CN103698911A - 一种阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及显示装置，用以提高对阵列基板不良现象的检测和分析的可靠性。所述阵列基板包括多个栅线组和多个栅极驱动电路，各栅线组与各栅极驱动电路一一对应相连，还包括：多条与所述栅极驱动电路一一对应的栅线测试控制线；多个与所述各栅线组中的各栅线一一对应相连的栅线测试用薄膜晶体管；其中，每一条栅线与对应的栅线测试用薄膜晶体管的漏极相连；与每一栅线组中的栅线相连的栅线测试用薄膜晶体管的栅极与每一条栅线测试控制线的一端相连。

Description

一种阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

在显示技术领域，平板显示装置，如液晶显示器（Liquid Crystal Display，LCD）和有机电致发光显示器（Organic Light Emitting Display，OLED）因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示技术领域占据重要的地位。

显示装置至少包括设置有像素阵列的阵列基板，一般地，阵列基板的显示区域设置有栅线、数据线，以及位于像素区域的像素电极等，还包括位于***区域或电路板上的栅极驱动电路和源极驱动电路。

现有技术，随着显示装置的功能和尺寸的不断增大，通常通过设置多个栅极驱动电路，和/或设置多个源极驱动电路满足高品质图像显示的要求。

在阵列基板生产过程中，当阵列基板上的功能模块存在缺陷时，显示过程中会出现各种与阵列基板有关的不良。例如，栅线和/或数据线断线引起的显示不良，栅极驱动电路和/或源极驱动电路缺陷引线的显示不良。

因此，对制作完成的阵列基板的不良进行准确检测非常重要，不良检测和分析的可靠性非常重要。

为了避免与阵列基板有关的显示不良，在制作完阵列基板后进行下一步工序之前，对阵列基板进行点屏测试（Cell Test），检测阵列基板引起不良的原因。

设栅极驱动电路和源极驱动电路通过芯片（IC）实现。其中，针对测试某一IC是否存在缺陷，现有做法为：测试存在IC和去除IC两种情况下，显示面板对应区域的图像显示是否一致。

现有需要测试某一IC是否存在缺陷，通过去除IC，外加直流信号的方式做测试，具体地，去除某一IC，在去除该IC露出栅线或数据线的区域涂覆银胶，即银胶将与所述IC相连的栅线或数据线全部相连，在银胶上外接引线，通过该引线为与银胶相连的栅线或数据线输入信号，测试无IC的情况下图像显示是否正常。

上述测试IC的方法存在以下缺陷，首先银胶的使用造成测试成本增加，且银胶在栅线和数据线上涂覆的均匀性会影响测试效果，不利于准确判断IC的缺陷。

现有技术，一种改进的阵列基板为，在阵列基板上设置测试薄膜晶体管，简称测试TFT，测试TFT的源极和漏极分别与测试端子和被测试的栅线或数据线相连，通过控制与测试TFT的栅极相连的测试控制线的电平信号，控制测试TFT的开启与关断。现有与阵列基板上的所有栅线对应的测试TFT的开启与关断通过一根测试控制线控制，所有栅线对应多个栅极驱动IC时。如果想测试某一IC是否存在缺陷时，在测试控制线启动与该被测试的IC对应的测试TFT时，同时启动与其他IC对应的测试TFT，对其他IC控制的阵列基板上的显示区域会有影响，确定和解析出的不良现象的可靠性较低。

发明内容

本发明实施例提供了一种阵列基板及显示装置，用以提高对阵列基板不良现象的检测和分析的可靠性。

本发明实施例提供的阵列基板包括：包括多个栅线组和多个栅极驱动电路，各栅线组与各栅极驱动电路一一对应相连，还包括：

多条与所述栅极驱动电路一一对应的栅线测试控制线；

多个与所述各栅线组中的各栅线一一对应相连的栅线测试用薄膜晶体管；

其中，每一条栅线与对应的栅线测试用薄膜晶体管的漏极相连；与每一栅线组中的栅线相连的栅线测试用薄膜晶体管的栅极与每一条栅线测试控制线的一端相连。

较佳地，还包括分别与所述每一条栅线测试控制线的另一端相连的栅线测试控制端子。

较佳地，各条栅线测试控制线同时与其中一个设定的栅线测试控制端子相连。

较佳地，还包括：多条与所述各栅线测试用薄膜晶体管一一对应相连的栅线测试信号线，与栅线测试信号线一一对应相连的栅线测试端子；

所述栅线测试信号线的一端与栅线测试用薄膜晶体管的源极相连，另一端与所述栅线测试端子相连。

较佳地，所述栅极驱动电路为栅极驱动芯片IC或阵列基板行驱动GOA电路。

较佳地，还包括：多个数据线组和多个源极驱动电路，各数据线组与各源极驱动电路一一对应相连，还包括：

多条与所述源极驱动电路一一对应的数据线测试控制线；

多个与各数据线组中的各数据线一一对应相连的数据线测试用薄膜晶体管；

其中，每一条数据线与对应的数据线测试用薄膜晶体管的漏极相连；与每一数据线组中的数据线相连的数据线测试用薄膜晶体管的源极与每一条数据线测试控制线的一端相连。

较佳地，还包括分别与所述每一条数据线测试控制线的另一端相连的数据线测试控制端子。

较佳地，各条数据线测试控制线同时还与其中一个设定的数据线测试控制端子相连。

较佳地，还包括：多条与所述各数据线测试用薄膜晶体管一一对应相连的数据线测试信号线，与数据线测试信号线一一对应相连的数据线测试端子；

所述数据线测试信号线的一端与数据线测试用薄膜晶体管的源极相连，另一端与所述数据线测试端子相连。

本发明实施例提供一种显示装置，包括上述任一方式的阵列基板。

本发明实施例提供另一种阵列基板，包括：多个数据线组和多个源极驱动电路，各数据线组与各源极驱动电路一一对应相连，还包括：

多条与所述源极驱动电路一一对应的数据线测试控制线；

多个与各数据线组中的各数据线一一对应相连的数据线测试用薄膜晶体管；

其中，每一条数据线与对应的数据线测试用薄膜晶体管的漏极相连；与每一数据线组中的数据线相连的数据线测试用薄膜晶体管的源极与每一条数据线测试控制线的一端相连。

较佳地，还包括分别与所述每一条数据线测试控制线的另一端相连的数据线测试控制端子。

较佳地，各条数据线测试控制线同时还与其中一个设定的数据线测试控制端子相连。

较佳地，还包括：多条与所述各数据线测试用薄膜晶体管一一对应相连的数据线测试信号线，与数据线测试信号线一一对应相连的数据线测试端子；

所述数据线测试信号线的一端与数据线测试用薄膜晶体管的源极相连，另一端与所述数据线测试端子相连。

本发明实施例提供另一种显示装置，包括所述另一种阵列基板。

本发明实施例通过提供一种测试栅线或数据线的栅线测试控制线和数据线测试控制线。栅线测试控制线的数量与栅极驱动电路的数量一致，一个栅极驱动电路对应一条栅线测试控制线；每一条栅线测试控制线分别在需要时控制对应的栅线测试用薄膜晶体管开启。同理，数据线测试控制线的数量与源极驱动电路的数量一致，一个源极驱动电路对应一条数据线测试控制线；每一条数据线测试控制线分别在需要时控制对应的数据线测试用薄膜晶体管开启。避免了现有技术通过银胶及外接引线测试栅线或数据线，并且避免了现有技术测试数据线时只能为数据线提供灰阶信号，无法提供RGB信号引起的不良解析的可靠性较低的问题。

附图说明

图1为本发明实施例一提供的阵列基板结构示意图之一；

图2为本发明实施例一提供的阵列基板结构示意图之二：

图3为图2所示的A区域内的结构局部放大示意图；

图4为本发明实施例一提供的栅线测试控制线的结构示意图；

图5为本发明实施例一提供的阵列基板结构示意图之三；

图6为本发明实施例二提供的阵列基板结构示意图之一；

图7为本发明实施例二提供的阵列基板结构示意图之二：

图8为本发明实施例二提供的阵列基板结构示意图之三；

图9为本发明实施例二提供的数据线测试控制线的结构示意图。

具体实施方式

本发明实施例提供了一种阵列基板及显示装置，用以提高对阵列基板不良现象的检测和分析的可靠性。

本发明通过为阵列基板设置与每一个驱动电路(至少包括栅极驱动电路和源极驱动电路)一一对应的多条测试控制线，该测试控制线用于控制测试用薄膜晶体管（TFT）的开启与关断，实现单独测试某一个驱动电路或测试某一驱动电路对应的栅极或数据线而不影响其他驱动电路或与其他驱动电路相连的栅线或数据线的目的，从而提高对阵列基板不良现象的检测和分析的可靠性。

本发明实施例提供的阵列基板可以实现对栅线或栅极驱动电路的检测，和/或实现对数据线或源极驱动电路的检测。

以下将分别针对测试栅线和数据线说明本发明实施例提供的阵列基板。

实施例一：

参见图1，本发明实施例提供的阵列基板，包括：

多个栅线组1，每一栅线组1包括多条栅线11；

多个栅极驱动电路2；各栅线组1与各栅极驱动电路2一一对应相连，栅极驱动电路2用于驱动与之相连的栅线11；

还包括：多条与栅极驱动电路2一一对应的栅线测试控制线3；

多个与各栅线组1中的各栅线11一一对应相连的栅线测试用薄膜晶体管12；

其中，每一条栅线11与对应的栅线测试用薄膜晶体管12的漏极相连；与每一栅线组中的栅线1相连的栅线测试用薄膜晶体管12的栅极与每一条栅线测试控制线3的一端相连。

需要说明的是，图1所示的阵列基板，栅线11、栅极驱动电路2、栅线测试用薄膜晶体管12和栅线测试控制线3均位于阵列基板显示区域之外的区域，该区域也称***区域。

图1仅是示意性地显示出三个栅极驱动电路2，每三条栅线11构成一个栅线组1，每一条栅线测试控制线3仅与一个栅线组1中的栅线11相连，控制与该一个栅线组相连的TFT12的开启或关闭；与一个栅线组1相连的栅线测试用薄膜晶体管12与一个栅极驱动电路2对应。

也就是说，栅线测试控制线3与栅线组1一一对应，栅线测试控制线3与栅极驱动电路2一一对应。

本发明上述实施例提供的阵列基板，***区域设置的与栅线一一对应连接的栅线测试用薄膜晶体管12和多条栅线测试控制线3，每一条栅线测试控制线3仅控制与一个栅极驱动电路2对应的栅线测试用薄膜晶体管12。

在具体实施过程中，阵列基板在制作完成之后，对盒工艺之后，需要对阵列基板进行点屏测试（Cell Test），即对阵列基板的各栅极驱动电路对应的显示区域进行测试，当测试结果体现显示区域的某一区域显示存在不良现象时，需要针对其中一个或多个栅极驱动电路进行测试，验证所述不良现象是否因栅极驱动电路存在缺陷引起。每一栅极驱动电路需要先后一一验证。

本发明当需要验证图1所示的某一栅极驱动电路2是否存在缺陷时，将该栅极驱动电路2去除掉，通过与该栅极驱动电路2对应的栅线测试控制线3控制与该栅线测试控制线3相连的栅线测试用薄膜晶体管12打开，从被打开的栅线测试用薄膜晶体管12的源极输入相应的测试信号，测试显示屏是否存在上述不良现象，如果存在与点屏测试时相同的不良现象，则说明去除掉的栅极驱动电路2无缺陷。由上述可知，与去除掉的栅极驱动电路2不对应的栅线测试用薄膜晶体管12未被打开，对应的阵列基板上的显示区域图像显示不受影响。

所述从被打开的栅线测试用薄膜晶体管12的源极输入相应的测试信号，该测试信号可以为驱动栅线的驱动信号。

进一步地，参见图2，图1所示的阵列基板还包括：分别与每一条栅线测试控制线3的另一端相连的栅线测试控制端子31，该栅线测试控制端子31用于为与之相连的栅线测试控制线3提供控制信号，该控制信号可以控制栅线测试用薄膜晶体管12的开启或关闭。

上述已经提及到，在测试某一栅极驱动电路2是否存在缺陷之前，需要对阵列基板进行点屏测试（Cell Test）。需要同时打开各栅线组1中的栅线11对应的栅线测试用薄膜晶体管12，同时向已经开启的栅线测试用薄膜晶体管12输入数据信号实现点屏测试。实现同时打开各栅线组1中的栅线11对应的栅线测试用薄膜晶体管12时，需要同时开启与每一条栅线测试控制线3相连的栅线测试控制端子31工作为对应的栅线测试用薄膜晶体管12提供开启电压。

由于各栅线测试用薄膜晶体管12的开启电压可以相同，因此，本发明在图2所示的阵列基板上，进一步地，参见图2，各条栅线测试控制线3同时与其中一个设定的栅线测试控制端子31相连。当需要同时打开各栅线组1中的栅线11对应的栅线测试用薄膜晶体管12时，仅需要开启设定的栅线测试控制端子31，该设置方式可以降低阵列基板的功耗，降低其他栅线测试控制端子31的使用寿命。

图3为图2所示的A区域的局部放大示意图，由图3可知，各条栅线测试控制线3同时与其中一个设定的栅线测试控制端子31（即图3所示的SW）相连。

在进行点屏测试时，通过设定的栅线测试控制端子31将所有的栅线测试用薄膜晶体管12开启，实现整个显示区域的图像显示。在进行点屏测试之后，将每一条栅线测试控制线3与设定的栅线测试控制端子31断开，具体可以通过激光将栅线测试控制线3与设定的栅线测试控制端子31相连的部分切割开，通过栅线测试控制线3控制与之对应的栅线测试用薄膜晶体管12开启，其余栅线测试用薄膜晶体管12关闭，以提高不良解析的可靠性。

图3所示的各条栅线测试控制线3以及栅线测试控制端子31仅是一种示例，并不用于说明各条栅线测试控制线3以及栅线测试控制端子31的具体结构。

在具体实施过程中，各条栅线测试控制线3以及栅线测试控制端子31可以设置为图4所示的结构。参见图4，可以在各栅极驱动电路和栅线之间设置一条导线，将该导线分割为多段导线，每一段导线作为一条栅线测试控制线3；各段导线3的一端通过引线32连接至栅线测试控制端子31。

各栅线测试控制线3通过引线32与设定的栅线测试控制端子31（图4中的SW）相连。

参见图5，本发明实施例提供的阵列基板，在图1所示的阵列基板或图2所示的阵列基板的基础上，还进一步包括：

多条与各栅线测试用薄膜晶体管12一一对应相连的栅线测试信号线4，与栅线测试信号线4一一对应相连的栅线测试端子41；

栅线测试信号线4的一端与栅线测试用薄膜晶体管12的源极相连，另一端与栅线测试端子41相连。

栅线测试端子41通过栅线测试信号线4为栅线测试用薄膜晶体管12的源极提供测试信号。

本发明上述实施例提供的栅极驱动电路可以为栅极驱动芯片IC或阵列基板行驱动电路（Gate On Array电路，简称GOA电路）。

图5所示的阵列基板，可以仅设置一条栅线测试信号线4与所有的栅线测试用薄膜晶体管12的源极相连。在点屏测试阶段，当所有的栅线测试用薄膜晶体管12开启时，通过一条栅线测试信号线4就可以驱动显示区域内各像素实现图像显示。

实施例二：

参见图6，本发明实施例二提供的阵列基板，包括：

多个数据线组5和多个源极驱动电路6，每一数据线组中的数据线5包括多条数据线51，各数据线组5与各源极驱动电路6一一对应相连，还包括：

多条与源极驱动电路6一一对应的数据线测试控制线7；

多个与各数据线组5中的各数据线51一一对应相连的数据线测试用薄膜晶体管52；

其中，每一条数据线51与对应的数据线测试用薄膜晶体管52的漏极相连；与每一数据线组1中的数据线51相连的数据线测试用薄膜晶体管52的源极与每一条数据线测试控制线7的一端相连。

本发明当需要验证图6所示的某一源极驱动电路6是否存在缺陷时，将该源极驱动电路6去除掉，通过与该源极驱动电路6对应的数据线测试控制线7控制与该数据线测试控制线7相连的数据线测试用薄膜晶体管52打开，从被打开的数据线测试用薄膜晶体管52的源极输入相应的测试信号，测试显示屏是否存在上述不良现象，如果存在与点屏测试时相同的不良现象，则说明去除掉的源极驱动电路6无缺陷。由上述可知，与去除掉的源极驱动电路6不对应的数据线测试用薄膜晶体管52未被打开，对应的阵列基板上的图像显示不受影响。

所述从被打开的数据线测试用薄膜晶体管52的源极输入相应的测试信号，该测试信号可以为源极驱动信号，例如该测试信号可以为灰阶信号，也可以为红绿蓝像素对应的信号（即RGB信号）；当测试信号为红绿蓝像素对应的信号，即独立控制红色像素对应的数据线（简称DR）、绿色像素对应的数据线（简称DG）和蓝色像素对应的数据线（简称DB）的信号数据的输入，提高不良解析的可靠性。

进一步地，参见图7，在图6所示的阵列基板的基础上，还包括：

分别与每一条数据线测试控制线7的另一端相连的数据线测试控制端子71。数据线测试控制端子71用于为数据线测试控制线7提供信号，该控制信号可以控制数据线测试用薄膜晶体管52的开启或关闭。

具体实施时，在测试某一源极驱动电路6是否存在缺陷之前，需要对阵列基板进行点屏测试（Cell Test）。需要同时打开各数据线组5中的数据线51对应的数据线测试用薄膜晶体管52。

为了实现同时开启数据线测试用薄膜晶体管52，参见图7，各条数据线测试控制线7同时还与其中一个设定的数据线测试控制端子71相连，如图7中的SW为设定的数据线测试控制端子71。

在进行点屏测试时，通过设定的数据线测试控制端子71将所有的数据线测试用薄膜晶体管52开启，实现整个显示区域的图像显示。在进行点屏测试之后，将每一条数据线测试控制线7与设定的数据线测试控制端子71断开，具体可以通过激光将数据线测试控制线7与设定的数据线测试控制端子71相连的部分切割开，通过数据线测试控制线7控制与之对应的数据线测试用薄膜晶体管52开启，其余数据线测试用薄膜晶体管52关闭，以提高不良解析的可靠性。

参见图8，在图6或图7所示的阵列基板的基础上，还包括：

多条与各数据线测试用薄膜晶体管52一一对应相连的数据线测试信号线8，与数据线测试信号线8一一对应相连的数据线测试端子81；

数据线测试信号线8的一端与数据线测试用薄膜晶体管52的源极相连，另一端与数据线测试端子81相连。

图8所示的阵列基板，可以仅设置一条数据线测试信号线8与所有的数据线测试用薄膜晶体管52的源极相连。在点屏测试阶段，当所有的数据线测试用薄膜晶体管52开启时，通过一条数据线测试信号线8就可以驱动显示区域内各像素实现图像显示。

图6至图8所示的阵列基板，数据线测试控制线7与据线测试控制端子71可以设置为如图9所示。

实施例三：

包括上述实施例一任一方式的阵列基板以及实施例二任一方式的阵列基板。即阵列基板上同时设置栅线、数据线、栅极驱动电路和源极驱动电路，同时还设置有用于测试栅线和数据线的栅线测试用薄膜晶体管和数据线测试用薄膜晶体管、栅线测试控制线和栅线测试信号线、数据线测试控制线和数据线测试信号线等。

本发明实施例通过提供一种测试栅线或数据线的栅线测试控制线和数据线测试控制线。栅线测试控制线的数量与栅极驱动电路的数量一致，一个栅极驱动电路对应一条栅线测试控制线；每一条栅线测试控制线分别在需要时控制对应的栅线测试用薄膜晶体管开启。同理，数据线测试控制线的数量与源极驱动电路的数量一致，一个源极驱动电路对应一条数据线测试控制线；每一条数据线测试控制线分别在需要时控制对应的数据线测试用薄膜晶体管开启。避免了现有技术通过银胶及外接引线测试栅线或数据线，并且避免了现有技术测试数据线时只能为数据线提供灰阶信号，无法提供RGB信号引起的不良解析的可靠性较低的问题。

本发明实施例还提供一种显示装置，包括上述实施例三提供的阵列基板。

本发明实施例还提供另一种显示装置，包括上述实施例一提供的阵列基板；或者包括上述实施例二提供的阵列基板。

显然，本领域的技术人员可以对本发明进行各种改动和变形而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变形属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变形在内。

Claims (15)

1.一种阵列基板，包括多个栅线组和多个栅极驱动电路，各栅线组与各栅极驱动电路一一对应相连，其特征在于，还包括：

多条与所述栅极驱动电路一一对应的栅线测试控制线；

多个与所述各栅线组中的各栅线一一对应相连的栅线测试用薄膜晶体管；

其中，每一条栅线与对应的栅线测试用薄膜晶体管的漏极相连；与每一栅线组中的栅线相连的栅线测试用薄膜晶体管的栅极与每一条栅线测试控制线的一端相连。

2.根据权利要求1所述的阵列基板，其特征在于，还包括分别与所述每一条栅线测试控制线的另一端相连的栅线测试控制端子。

3.根据权利要求2所述的阵列基板，其特征在于，各条栅线测试控制线同时与其中一个设定的栅线测试控制端子相连。

4.根据权利要求3所述的阵列基板，其特征在于，还包括：多条与所述各栅线测试用薄膜晶体管一一对应相连的栅线测试信号线，与栅线测试信号线一一对应相连的栅线测试端子；

所述栅线测试信号线的一端与栅线测试用薄膜晶体管的源极相连，另一端与所述栅线测试端子相连。

5.根据权利要求4所述的阵列基板，其特征在于，所述栅极驱动电路为栅极驱动芯片IC或阵列基板行驱动GOA电路。

6.根据权利要求1-5任一所述的阵列基板，还包括：多个数据线组和多个源极驱动电路，各数据线组与各源极驱动电路一一对应相连，其特征在于，还包括：

多条与所述源极驱动电路一一对应的数据线测试控制线；

多个与各数据线组中的各数据线一一对应相连的数据线测试用薄膜晶体管；

其中，每一条数据线与对应的数据线测试用薄膜晶体管的漏极相连；与每一数据线组中的数据线相连的数据线测试用薄膜晶体管的源极与每一条数据线测试控制线的一端相连。

7.根据权利要求6所述的阵列基板，其特征在于，还包括分别与所述每一条数据线测试控制线的另一端相连的数据线测试控制端子。

8.根据权利要求7所述的阵列基板，其特征在于，各条数据线测试控制线同时还与其中一个设定的数据线测试控制端子相连。

9.根据权利要求8所述的阵列基板，其特征在于，还包括：多条与所述各数据线测试用薄膜晶体管一一对应相连的数据线测试信号线，与数据线测试信号线一一对应相连的数据线测试端子；

所述数据线测试信号线的一端与数据线测试用薄膜晶体管的源极相连，另一端与所述数据线测试端子相连。

10.一种阵列基板，包括：多个数据线组和多个源极驱动电路，各数据线组与各源极驱动电路一一对应相连，其特征在于，还包括：

多条与所述源极驱动电路一一对应的数据线测试控制线；

多个与各数据线组中的各数据线一一对应相连的数据线测试用薄膜晶体管；

其中，每一条数据线与对应的数据线测试用薄膜晶体管的漏极相连；与每一数据线组中的数据线相连的数据线测试用薄膜晶体管的源极与每一条数据线测试控制线的一端相连。

11.根据权利要求10所述的阵列基板，其特征在于，还包括分别与所述每一条数据线测试控制线的另一端相连的数据线测试控制端子。

12.根据权利要求11所述的阵列基板，其特征在于，各条数据线测试控制线同时还与其中一个设定的数据线测试控制端子相连。

13.根据权利要求12所述的阵列基板，其特征在于，还包括：多条与所述各数据线测试用薄膜晶体管一一对应相连的数据线测试信号线，与数据线测试信号线一一对应相连的数据线测试端子；

所述数据线测试信号线的一端与数据线测试用薄膜晶体管的源极相连，另一端与所述数据线测试端子相连。

14.一种显示装置，其特征在于，包括权利要求1-9任一权项所述的阵列基板。

15.一种显示装置，其特征在于，包括权利要求10-13任一权项所述的阵列基板。

Images