CN109087921A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN109087921A CN109087921A CN201810934010.0A CN201810934010A CN109087921A CN 109087921 A CN109087921 A CN 109087921A CN 201810934010 A CN201810934010 A CN 201810934010A CN 109087921 A CN109087921 A CN 109087921A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- underlay substrate
- source
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 199
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000009413 insulation Methods 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 38
- 239000007769 metal material Substances 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 35
- 238000000059 patterning Methods 0.000 claims description 27
- 239000012780 transparent material Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000001755 magnetron sputter deposition Methods 0.000 description 9
- 238000002207 thermal evaporation Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 235000019504 cigarettes Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种阵列基板及其制造方法、显示装置，属于显示技术领域。该阵列基板包括：衬底基板以及依次设置在衬底基板上的栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内。本发明有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。本发明用于LCD显示装置。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
高开口率高级超维场开关(英文：High opening rate Advanced-SuperDimensional Switching；简称：HADS)型显示面板是一种典型的液晶显示器(英文：LiquidCrystal Display；简称：LCD)显示面板，其具有宽视角、高分辨率以及低功耗等优点，广泛应用于显示行业。
HADS型显示面板包括对盒成型的阵列基板和彩膜基板，以及充填在阵列基板和彩膜基板之间的液晶分子层。阵列基板包括衬底基板以及依次设置在衬底基板上的栅图形层、栅绝缘层、有源层、源漏图形层、钝化层和像素电极，栅图形层包括栅极以及与栅极连接的栅线(英文：Gate Line)，源漏图形层包括源极、漏极以及与源极连接的数据线(英文：Data Line)，漏极与像素电极连接，阵列基板还包括采用金属形成的Com电极(公共电极)，Com电极可以位于栅图形层中，且Com电极与数据线完全交叠(也即是Com电极在衬底基板上的正投影与数据线在衬底基板上的正投影重合)。由于Com电极与数据线完全交叠，因此数据线上的信号容易对Com电压(也即是Com电极上的电压)产生影响，导致Com电压的波动较大，影响HADS型显示面板的画面质量。相关技术中，可以通过增加Com电极的宽度，来降低Com电极的电阻，从而减小Com电压的波动。
但是，由于Com电极采用不透光的金属材料形成，增加Com电极的宽度会导致阵列基板的开口率降低，因此阵列基板的开口率较低。
发明内容
本发明提供一种阵列基板及其制造方法、显示装置，有助于解决阵列基板的开口率较低的问题。本发明的技术方案如下：
第一方面，提供一种阵列基板，所述阵列基板包括：
衬底基板以及依次设置在所述衬底基板上的栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，所述辅助电极与所述公共电极接触，且所述辅助电极在所述衬底基板上的正投影位于所述栅图形层和所述源漏图形层在所述衬底基板上的正投影区域内。
可选地，所述阵列基板还包括：设置在所述源漏图形层与所述公共电极之间的树脂层。
可选地，所述栅图形层包括栅极以及与所述栅极连接的栅线，所述源漏图形层包括源极、漏极以及与所述源极连接的数据线，所述辅助电极在所述衬底基板上的正投影位于所述栅线和所述数据线在所述衬底基板上的正投影区域内。
可选地，所述公共电极和所述辅助电极通过同一次工艺形成。
可选地，所述公共电极和所述像素电极均为透明电极，所述辅助电极为金属电极。
可选地，所述公共电极和所述像素电极均为氧化烟锡(英文：Indium Tin Oxide；简称：ITO)电极。
第二方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，所述辅助电极与所述公共电极接触，且所述辅助电极在所述衬底基板上的正投影位于所述栅图形层和所述源漏图形层在所述衬底基板上的正投影区域内。
可选地，所述在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，包括：
在衬底基板上依次形成栅图形层、栅绝缘层、有源层和源漏图形层，所述栅图形层包括栅极以及与所述栅极连接的栅线，所述源漏图形层包括源极、漏极以及与所述源极连接的数据线；
在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，所述辅助电极在所述衬底基板上的正投影位于所述栅线和所述数据线在所述衬底基板上的正投影区域内；
在形成有所述公共电极和所述辅助电极的衬底基板上依次形成钝化层和像素电极。
可选地，所述在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，包括：
在形成有所述源漏图形层的衬底基板上依次形成透明材质层和金属材质层；
通过一次构图工艺对所述透明材质层和金属材质层进行处理，得到所述公共电极和所述辅助电极。
可选地，所述通过一次构图工艺对所述透明材质层和金属材质层进行处理，得到所述公共电极和所述辅助电极，包括：
在所述金属材质层上形成光刻胶层；
采用半色调掩膜版对所述光刻胶层进行曝光、显影后，得到光刻胶图形，所述光刻胶图形包括：第一光刻胶区、第二光刻胶区和光刻胶完全去除区，所述第一光刻胶区对应待形成的所述辅助电极，所述第一光刻胶区和所述第二光刻胶区对应待形成的所述公共电极，所述光刻胶完全去除区对应其他区域；
对所述光刻胶完全去除区对应的金属材质层和透明材质层进行刻蚀，得到初始辅助电极和所述公共电极；
去除所述第二光刻胶区的光刻胶；
对所述第二光刻胶区对应的初始辅助电极进行刻蚀，得到所述辅助电极；
剥离所述第一光刻胶区的光刻胶。
可选地，在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极之前，所述方法还包括：在形成有所述源漏图形层的衬底基板上形成树脂层；
所述在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，包括：在形成有所述树脂层的衬底基板上形成公共电极和辅助电极。
可选地，所述公共电极和所述像素电极均为ITO电极。
第三方面，提供一种显示装置，所述显示装置包括第一方面或第一方面的任一可选方式所述的阵列基板
本发明提供的技术方案带来的有益效果是：
本发明提供的阵列基板及其制造方法、显示装置，由于阵列基板包括辅助电极，辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内，因此辅助电极的设置可以降低公共电极的电阻，且不会影响阵列基板的开口率。本发明有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的正视图；
图2是本发明实施例提供的阵列基板A-A’部位的剖面图；
图3是本发明实施例提供的阵列基板B-B’部位的剖面图；
图4是本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图5是本发明实施例提供的一种在衬底基板上依次形成栅图形层、栅绝缘层、有源层和源漏图形层后的示意图；
图6是本发明实施例提供的一种在形成有源漏图形层的衬底基板上形成树脂层后的示意图；
图7是本发明实施例提供的一种在形成有树脂层的衬底基板上形成公共电极和辅助电极后的示意图；
图8是本发明实施例提供的一种在形成有源漏图形层的衬底基板上形成公共电极和辅助电极的方法流程图；
图9是本发明实施例提供的一种在形成有树脂层的衬底基板上依次形成透明材质层和金属材质层后的示意图；
图10是本发明实施例提供的一种通过一次构图工艺对透明材质层和金属材质层进行处理的方法流程图；
图11是本发明实施例提供的一种在金属材质层上形成光刻胶层后的示意图；
图12是本发明实施例提供的一种采用半色调掩膜版对光刻胶层进行曝光、显影后的示意图；
图13是本发明实施例提供的一种对光刻胶完全去除区对应的金属材质层和透明材质层进行刻蚀后的示意图；
图14是本发明实施例提供的一种去除第二光刻胶区的光刻胶后的示意图；
图15是本发明实施例提供的一种对第二光刻胶区对应的初始辅助电极进行刻蚀后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
HADS型显示面板的阵列基板中，Com电极与数据线完全交叠，数据线上的信号容易对Com电压产生影响，导致Com电压波动较大，对HADS型显示面板的画质有影响。目前，在大尺寸薄膜晶体管(英文：Thin Film Transistor；简称：TFT)LCD显示面板尤其是电视机(英文：television；简称：TV)中，通常通过增加Com电极的宽度来降低Com电极的电阻，从而减小Com电压的波动，但是增加Com电极的宽度会影响阵列基板的开口率，从而影响HADS型显示面板的透光率。本发明实施例提供的方案，通过在阵列基板的栅图形层和源漏图形层的上方设置与Com电极接触的辅助电极来降低Com电极的电阻，可以在减小Com电压的波动的同时，保证阵列基板的开口率，从而保证HADS型显示面板的透光率。目前，一些显示产品具有层叠设置的双层液晶屏，若底层液晶屏的透光率较低，则会导致显示产品的整体亮度较低，本发明实施例提供的方案可以保证显示屏的透光率，尤其适用于具有双层液晶屏的显示产品。本发明的方案请参考下述实施例。
图1是本发明实施例提供的一种阵列基板的正视图，图2是图1所示的阵列基板的A-A’部位的剖面图，图3是图1所示的阵列基板的B-B’部位的剖面图，参见图1至图3，阵列基板包括：衬底基板00以及依次设置在衬底基板00上的栅图形层01、栅绝缘层02、有源层(图1至图3中均未示出)、源漏图形层03、公共电极04、辅助电极05、钝化层06和像素电极07，辅助电极05与公共电极04接触，且辅助电极05在衬底基板00上的正投影位于栅图形层01和源漏图形层03在衬底基板00上的正投影区域内。
综上所述，本发明实施例提供的阵列基板，由于辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内，辅助电极的设置可以降低公共电极的电阻，且不会影响阵列基板的开口率，因此，有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。
可选地，如图1至图3所示，栅图形层01包括栅极(图1至图3中均未示出)以及与栅极连接的栅线011，源漏图形层03包括源极(图1至图3中均未示出)、漏极(图1至图3中均未示出)以及与源极连接的数据线031，辅助电极05在衬底基板00上的正投影位于栅线011和数据线031在衬底基板00上的正投影区域内。可选地，辅助电极05在衬底基板00上的正投影与栅线011和数据线031在衬底基板00上的正投影重合。需要说明的是，实际应用中，栅极、栅绝缘层02、有源层、源极和漏极构成一个TFT，钝化层06上设置有过孔，像素电极07通过钝化层06上的过孔与源漏图形层03中的漏极连接，栅极控制TFT的开启和关闭，在TFT开启时，有源层导通，数据线031上的信号通过源极、有源层和漏极流向像素电极07，以向像素电极施加数据信号。
进一步地，请继续参考图2和图3，该阵列基板还包括：设置在源漏图形层03与公共电极04之间的树脂层08。该树脂层08可以采用有机树脂材料形成，该树脂层08的设置可以减小数据线031与公共电极04的交叠电容，降低数据线031上的信号对公共电极04的电压的影响。
可选地，公共电极04和辅助电极05可以通过同一次工艺形成。
可选地，衬底基板00可以为透明基板，其可以是采用玻璃、石英或透明树脂等具有一定坚固性的导光且非金属材料制成的基板。栅图形层01可以采用金属Mo(中文：钼)、金属Cu(中文：铜)、金属Al(中文：铝)及其合金材料形成。栅绝缘层02可以采用氧化硅、氮化硅或氧化铝等无机材料形成。有源层可以采用多晶硅(p-si)或铟镓锌氧化物(英文：indiumgallium zinc oxide；简称：IGZO)形成。源漏图形层03可以采用金属Mo、金属Cu、金属Al及其合金材料形成。公共电极04和像素电极07均为透明电极，辅助电极05为金属电极，示例地，公共电极04和像素电极07均为ITO电极，ITO电极指以ITO为材料形成的电极，辅助电极05可以采用金属Mo、金属Cu、金属Al及其合金材料形成。钝化层06可以采用氧化硅、氮化硅或氧化铝等无机材料形成，在一些场景中，钝化层06也可以称为绝缘层。
综上所述，本发明实施例提供的阵列基板，由于辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内，辅助电极的设置可以降低公共电极的电阻，且不会影响阵列基板的开口率，因此，有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。
本发明实施例提供的阵列基板可以应用于下文的方法，本发明实施例中阵列基板的制造方法和制造原理可以参见下文各实施例中的描述。
本发明实施例提供了一种阵列基板的制造方法，该阵列基板的制造方法可以用于制造上述阵列基板，该方法包括：
在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内。
综上所述，本发明实施例提供的阵列基板的制造方法，由于辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内，辅助电极的设置可以降低公共电极的电阻，且不会影响阵列基板的开口率，因此，有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。
可选地，在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，包括：
在衬底基板上依次形成栅图形层、栅绝缘层、有源层和源漏图形层，栅图形层包括栅极以及与栅极连接的栅线，源漏图形层包括源极、漏极以及与源极连接的数据线；
在形成有源漏图形层的衬底基板上形成公共电极和辅助电极，辅助电极在衬底基板上的正投影位于栅线和数据线在衬底基板上的正投影区域内；
在形成有公共电极和辅助电极的衬底基板上依次形成钝化层和像素电极。
可选地，在形成有源漏图形层的衬底基板上形成公共电极和辅助电极，包括：
在形成有源漏图形层的衬底基板上依次形成透明材质层和金属材质层；
通过一次构图工艺对透明材质层和金属材质层进行处理，得到公共电极和辅助电极。
可选地，通过一次构图工艺对透明材质层和金属材质层进行处理，得到公共电极和辅助电极，包括：
在金属材质层上形成光刻胶层；
采用半色调掩膜版对光刻胶层进行曝光、显影后，得到光刻胶图形，光刻胶图形包括：第一光刻胶区、第二光刻胶区和光刻胶完全去除区，第一光刻胶区对应待形成的辅助电极，第一光刻胶区和第二光刻胶区对应待形成的公共电极，光刻胶完全去除区对应其他区域；
对光刻胶完全去除区对应的金属材质层和透明材质层进行刻蚀，得到初始辅助电极和公共电极；
去除第二光刻胶区的光刻胶；
对第二光刻胶区对应的初始辅助电极进行刻蚀，得到辅助电极；
剥离第一光刻胶区的光刻胶。
可选地，在形成有源漏图形层的衬底基板上形成公共电极和辅助电极之前，该方法还包括：在形成有源漏图形层的衬底基板上形成树脂层；
在形成有源漏图形层的衬底基板上形成公共电极和辅助电极，包括：在形成有树脂层的衬底基板上形成公共电极和辅助电极。
可选地，公共电极和像素电极均为ITO电极。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
请参考图4，其示出了本发明实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造上述阵列基板，参见图4，该阵列基板的制造方法包括：
步骤401、在衬底基板上依次形成栅图形层、栅绝缘层、有源层和源漏图形层。
请参考图5，其示出了本发明实施例提供的一种在衬底基板00上依次形成栅图形层(图5中未示出)、栅绝缘层02、有源层(图5中未示出)和源漏图形层03后的示意图。其中，栅图形层包括栅极(图5中未示出)以及与栅极连接的栅线(图5中未示出)，源漏图形层03包括源极(图5中未示出)、漏极(图5中未示出)以及与源极连接的数据线031。本发明实施例中，在衬底基板00上依次形成栅图形层、栅绝缘层02、有源层和源漏图形层03可以包括以下四个步骤：
步骤一、在衬底基板00上形成栅图形层。其中，栅图形层可以采用金属Mo、金属Cu、金属Al及其合金材料形成。本实施例以采用金属Mo形成栅图形层为例进行说明。
示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板00上沉积一层金属Mo，得到金属Mo材质层，然后通过一次构图工艺对金属Mo材质层进行处理得到栅图形层。其中，一次构图工艺包括：光刻胶(英文：Photoresist；简称：PR)涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对金属Mo材质层进行处理得到栅图形层可以包括：在金属Mo材质层上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后通过显影工艺对曝光后的光刻胶进行处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，对金属Mo材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，金属Mo材质层上非曝光区对应的区域形成栅图形层。需要说明的是，本发明实施例是以采用正性光刻胶形成栅图形层为例进行说明的，实际应用中，还可以采用负性光刻胶形成栅图形层，本发明实施例对此不做限定。
步骤二、在形成有栅图形层的衬底基板00上形成栅绝缘层02。其中，栅绝缘层02可以采用氧化硅、氮化硅或氧化铝等无机材料形成，本实施例以采用氧化硅形成栅绝缘层02为例进行说明。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅图形层的衬底基板00上沉积一层氧化硅得到氧化硅材质层，将氧化硅材质层作为栅绝缘层02。实际应用中，当栅绝缘层02包括图形时，在形成氧化硅材质层之后，可以通过一次构图工艺对氧化硅材质层进行处理得到栅绝缘层02。通过一次构图工艺对氧化硅材质层进行处理的过程可以参考上述通过一次构图工艺对金属Mo材质层进行处理的过程，本实施例在此不再赘述。
步骤三、在形成有栅绝缘层02的衬底基板00上形成有源层。其中，有源层可以采用IGZO或p-si形成。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层02的衬底基板00上沉积一层IGZO得到IGZO材质层，然后通过一次构图工艺对IGZO材质层进行处理得到有源层。或者，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层02的衬底基板00上沉积一层非晶硅(a-si)得到a-si材质层，对a-si材质层进行高温退火使a-si转化为p-si得到p-si材质层，通过一次构图工艺对p-si材质层进行处理得到有源层。其中，通过一次构图工艺对IGZO材质层或p-si材质层进行处理过程可以参考上述通过一次构图工艺对金属Mo材质层进行处理的过程，本实施例在此不再赘述。
步骤四、在形成有有源层的衬底基板00上形成源漏图形层03。其中，源漏图形层03可以采用金属Mo、金属Cu、金属Al及其合金材料形成，源漏图形层03的形成材料与栅图形层的形成材料可以相同或不同。本实施例以采用金属Cu形成源漏图形层03为例进行说明。
示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有有源层的衬底基板00上沉积一层金属Cu，得到金属Cu材质层，然后通过一次构图工艺对金属Cu材质层进行处理得到源漏图形层03。通过一次构图工艺对金属Cu材质层进行处理过程可以参考上述通过一次构图工艺对金属Mo材质层进行处理的过程，本实施例在此不再赘述。
步骤402、在形成有源漏图形层的衬底基板上形成树脂层。
请参考图6，其示出了本发明实施例提供的一种在形成有源漏图形层03的衬底基板00上形成树脂层08后的示意图。该树脂层08可以采用有机树脂材料形成，该树脂层08的设置可以减小数据线031与后续形成的公共电极04的交叠电容，降低数据线031上的信号对公共电极04的电压的影响。
示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏图形层03的衬底基板00上沉积一层树脂材料得到树脂层08。实际应用中，当树脂层08包括图形时，在沉积树脂材料之后，还可以通过一次构图工艺对树脂材料进行处理得到树脂层08。
步骤403、在形成有树脂层的衬底基板上形成公共电极和辅助电极，辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内。
请参考图7，其示出了本发明实施例提供的一种在形成有树脂层08的衬底基板00上形成公共电极04和辅助电极05后的示意图，辅助电极05与公共电极04接触，且辅助电极05在衬底基板00上的正投影位于栅图形层(图7中未示出)和源漏图形层03在衬底基板00上的正投影区域内。在本发明实施例中，栅图形层包括栅极(图7中未示出)以及与栅极连接的栅线(图7中未示出)，源漏图形层03包括源极(图7中未示出)、漏极(图7中未示出)以及与源极连接的数据线031，辅助电极05在衬底基板00上的正投影位于栅图形层和源漏图形层03在衬底基板00上的正投影区域内具体可以为：辅助电极05在衬底基板00上的正投影位于栅线和数据线031在衬底基板00的正投影区域内。其中，公共电极04可以为透明电极，其具体可以为ITO电极，辅助电极05可以采用金属Mo、金属Cu、金属Al及其合金材料形成。
请参考图8，其示出了本发明实施例提供的一种在形成有源漏图形层的衬底基板上形成公共电极和辅助电极的方法流程图，参见图8，该方法包括：
子步骤4031、在形成有树脂层的衬底基板上依次形成透明材质层和金属材质层。
请参考图9，其示出了本发明实施例提供的一种在形成有树脂层08的衬底基板00上依次形成透明材质层X和金属材质层Y后的示意图。其中，透明材质层X可以为ITO材质层，金属材质层Y可以为金属Mo、金属Cu或金属Al材质层。示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有树脂层08的衬底基板00上依次沉积ITO和金属Al，得到ITO材质层和金属Al材质层，将ITO材质层作为透明材质层X，将金属Al材质层作为金属材质层Y。
子步骤4032、通过一次构图工艺对透明材质层和金属材质层进行处理，得到公共电极和辅助电极。
请参考图10，其示出了本发明实施例提供的一种通过一次构图工艺对透明材质层和金属材质层进行处理的方法流程图，参见图10，该方法包括：
子步骤40321、在金属材质层上形成光刻胶层。
请参考图11，其示出了本发明实施例提供的一种在金属材质层Y上形成光刻胶层R后的示意图，该光刻胶层R可以为正性光刻胶层或者负性光刻胶层，本发明实施例对此不做限定，本发明实施例以该光刻胶层R为正性光刻胶层为例进行说明，示例地，可以在金属材质层Y上涂覆一层具有一定厚度的正性光刻胶得到光刻胶层R。
子步骤40322、采用半色调掩膜版对光刻胶层进行曝光、显影后，得到光刻胶图形，光刻胶图形包括：第一光刻胶区、第二光刻胶区和光刻胶完全去除区，第一光刻胶区对应待形成的辅助电极，第一光刻胶区和第二光刻胶区对应待形成的公共电极，光刻胶完全去除区对应其他区域。
请参考图12，其示出了本发明实施例提供的一种采用半色调掩膜版(英文：HalfTone Mask；简称：HTM)对光刻胶层R进行曝光、显影后的示意图，采用HTM对光刻胶层R进行曝光、显影后得到光刻胶图形R1，光刻胶图形R1包括：第一光刻胶区R11、第二光刻胶区R12和光刻胶完全去除区R13，第一光刻胶区R11对应待形成的辅助电极，第一光刻胶区R11和第二光刻胶区R12对应待形成的公共电极，光刻胶完全去除区R13对应其他区域。
示例地，可以采用具有相应图形的HTM对光刻胶层R进行曝光，使得光刻胶层R形成完全曝光区、部分曝光区和非曝光区，之后对曝光后的光刻胶层R进行显影处理，去除完全曝光区的光刻胶，保留部分曝光区和非曝光区的光刻胶，得到如图12所示的光刻胶图形R1。
子步骤40323、对光刻胶完全去除区对应的金属材质层和透明材质层进行刻蚀，得到初始辅助电极和公共电极。
请参考图13，其示出了本发明实施例提供的一种对光刻胶完全去除区R13对应的金属材质层Y和透明材质层X进行刻蚀后的示意图。对光刻胶完全去除区R13对应的金属材质层Y和透明材质层X进行刻蚀之后，得到初始辅助电极Y1和公共电极04。可选地，可以依次对光刻胶完全去除区R13对应的金属材质层Y和光刻胶完全去除区R13对应的透明材质层X分别进行刻蚀，本发明实施例对此不作限定。
子步骤40324、去除第二光刻胶区的光刻胶。
请参考图14，其示出了本发明实施例提供的一种去除第二光刻胶区R12的光刻胶后的示意图。其中，可以采用显影、灰化或剥离等工艺去除第二光刻胶区R12的光刻胶。
子步骤40325、对第二光刻胶区对应的初始辅助电极进行刻蚀，得到辅助电极。
请参考图15，其示出了本发明实施例提供的一种对第二光刻胶区R12对应的初始辅助电极Y1进行刻蚀后的示意图，对第二光刻胶区R12对应的初始辅助电极Y1进行刻蚀之后得到辅助电极05。可选地，可以采用湿法刻蚀工艺对第二光刻胶区R12对应的初始辅助电极Y1进行刻蚀。
子步骤40326、剥离第一光刻胶区的光刻胶。
剥离第一光刻胶区R11的光刻胶后的示意图可以参考图7。
需要说明的是，本发明实施例是以通过同一次工艺形成公共电极04和辅助电极05为例进行说明的，实际应用中，公共电极04和辅助电极05也可以通过不同的工艺形成，本发明实施例对此不做限定。
步骤404、在形成有公共电极和辅助电极的衬底基板上依次形成钝化层和像素电极。
在形成有公共电极04和辅助电极05的衬底基板00上依次形成钝化层06和像素电极07后的示意图可以参考图3。本发明实施例中，在形成有公共电极04和辅助电极05的衬底基板00上依次形成钝化层06和像素电极07可以包括以下两个步骤：
步骤一、在形成有公共电极04和辅助电极05的衬底基板00上形成钝化层06。其中，钝化层06可以采用氧化硅、氮化硅或氧化铝等无机材料形成。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有公共电极04和辅助电极05的衬底基板00上沉积一层氮化硅得到氮化硅材质层，将氮化硅材质层作为钝化层06。
步骤二、在形成有钝化层06的衬底基板00上形成像素电极07。其中，像素电极07可以为透明电极，其具体可以为ITO电极。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有钝化层06的衬底基板00上沉积一层ITO得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到像素电极07。通过一次构图工艺对ITO材质层进行处理的过程可以参考上述通过一次构图工艺对金属Mo材质层进行处理的过程，本实施例在此不再赘述。
需要说明的是，实际应用中，钝化层06和树脂层08上均形成有过孔，且钝化层06上的过孔与树脂层08上的过孔连通，像素电极07依次通过钝化层06上的过孔和树脂层08上的过孔，与源漏图形层03的漏极接触。因此，在形成钝化层06之后，可以通过一次构图工艺对钝化层06和树脂层08进行处理，以在钝化层06和树脂层08上形成过孔。
综上所述，本发明实施例提供的阵列基板的制造方法，由于辅助电极与公共电极接触，且辅助电极在衬底基板上的正投影位于栅图形层和源漏图形层在衬底基板上的正投影区域内，辅助电极的设置可以降低公共电极的电阻，且不会影响阵列基板的开口率，因此，有助于解决阵列基板的开口率较低的问题，保证阵列基板的开口率。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的阵列基板，该显示装置可以为LCD显示装置，其可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板以及依次设置在所述衬底基板上的栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，所述辅助电极与所述公共电极接触，且所述辅助电极在所述衬底基板上的正投影位于所述栅图形层和所述源漏图形层在所述衬底基板上的正投影区域内。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述源漏图形层与所述公共电极之间的树脂层。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅图形层包括栅极以及与所述栅极连接的栅线，所述源漏图形层包括源极、漏极以及与所述源极连接的数据线，所述辅助电极在所述衬底基板上的正投影位于所述栅线和所述数据线在所述衬底基板上的正投影区域内。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述公共电极和所述像素电极均为透明电极，所述辅助电极为金属电极。
5.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，所述辅助电极与所述公共电极接触，且所述辅助电极在所述衬底基板上的正投影位于所述栅图形层和所述源漏图形层在所述衬底基板上的正投影区域内。
6.根据权利要求5所述的方法，其特征在于，所述在衬底基板上形成栅图形层、栅绝缘层、有源层、源漏图形层、公共电极、辅助电极、钝化层和像素电极，包括：
在衬底基板上依次形成栅图形层、栅绝缘层、有源层和源漏图形层，所述栅图形层包括栅极以及与所述栅极连接的栅线，所述源漏图形层包括源极、漏极以及与所述源极连接的数据线；
在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，所述辅助电极在所述衬底基板上的正投影位于所述栅线和所述数据线在所述衬底基板上的正投影区域内；
在形成有所述公共电极和所述辅助电极的衬底基板上依次形成钝化层和像素电极。
7.根据权利要求6所述的方法，其特征在于，所述在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，包括：
在形成有所述源漏图形层的衬底基板上依次形成透明材质层和金属材质层；
通过一次构图工艺对所述透明材质层和金属材质层进行处理，得到所述公共电极和所述辅助电极。
8.根据权利要求7所述的方法，其特征在于，所述通过一次构图工艺对所述透明材质层和金属材质层进行处理，得到所述公共电极和所述辅助电极，包括：
在所述金属材质层上形成光刻胶层；
采用半色调掩膜版对所述光刻胶层进行曝光、显影后，得到光刻胶图形，所述光刻胶图形包括：第一光刻胶区、第二光刻胶区和光刻胶完全去除区，所述第一光刻胶区对应待形成的所述辅助电极，所述第一光刻胶区和所述第二光刻胶区对应待形成的所述公共电极，所述光刻胶完全去除区对应其他区域；
对所述光刻胶完全去除区对应的金属材质层和透明材质层进行刻蚀，得到初始辅助电极和所述公共电极；
去除所述第二光刻胶区的光刻胶；
对所述第二光刻胶区对应的初始辅助电极进行刻蚀，得到所述辅助电极；
剥离所述第一光刻胶区的光刻胶。
9.根据权利要求6至8任一所述的方法，其特征在于，
在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极之前，所述方法还包括：在形成有所述源漏图形层的衬底基板上形成树脂层；
所述在形成有所述源漏图形层的衬底基板上形成公共电极和辅助电极，包括：在形成有所述树脂层的衬底基板上形成公共电极和辅助电极。
10.一种显示装置，其特征在于，所述显示装置包括权利要求1至4任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810934010.0A CN109087921A (zh) | 2018-08-15 | 2018-08-15 | 阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810934010.0A CN109087921A (zh) | 2018-08-15 | 2018-08-15 | 阵列基板及其制造方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109087921A true CN109087921A (zh) | 2018-12-25 |
Family
ID=64793499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810934010.0A Pending CN109087921A (zh) | 2018-08-15 | 2018-08-15 | 阵列基板及其制造方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109087921A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020113599A1 (zh) * | 2018-12-03 | 2020-06-11 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| WO2022178836A1 (zh) * | 2021-02-26 | 2022-09-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN115236907A (zh) * | 2022-07-26 | 2022-10-25 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置和制作方法 |
| CN115373189A (zh) * | 2022-07-29 | 2022-11-22 | 惠科股份有限公司 | 阵列基板、显示装置和驱动电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951132A (zh) * | 2015-06-02 | 2015-09-30 | 业成光电（深圳）有限公司 | 触控显示面板结构 |
| US20170010497A1 (en) * | 2015-07-06 | 2017-01-12 | Samsung Display Co., Ltd | Liquid crystal display and method for manufacturing same |
| US20180059449A1 (en) * | 2016-08-23 | 2018-03-01 | Samsung Display Co., Ltd. | Display device |
-
2018
- 2018-08-15 CN CN201810934010.0A patent/CN109087921A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104951132A (zh) * | 2015-06-02 | 2015-09-30 | 业成光电（深圳）有限公司 | 触控显示面板结构 |
| US20170010497A1 (en) * | 2015-07-06 | 2017-01-12 | Samsung Display Co., Ltd | Liquid crystal display and method for manufacturing same |
| US20180059449A1 (en) * | 2016-08-23 | 2018-03-01 | Samsung Display Co., Ltd. | Display device |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020113599A1 (zh) * | 2018-12-03 | 2020-06-11 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| WO2022178836A1 (zh) * | 2021-02-26 | 2022-09-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN115280231A (zh) * | 2021-02-26 | 2022-11-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN115280231B (zh) * | 2021-02-26 | 2023-11-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN115236907A (zh) * | 2022-07-26 | 2022-10-25 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置和制作方法 |
| CN115236907B (zh) * | 2022-07-26 | 2023-11-03 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置和制作方法 |
| CN115373189A (zh) * | 2022-07-29 | 2022-11-22 | 惠科股份有限公司 | 阵列基板、显示装置和驱动电路 |
| CN115373189B (zh) * | 2022-07-29 | 2023-07-18 | 惠科股份有限公司 | 阵列基板、显示装置和驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735888B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US9698178B2 (en) | Array substrate, method for manufacturing the same, and display apparatus | |
| CN105845737B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN109087921A (zh) | 阵列基板及其制造方法、显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN106653774B (zh) | 阵列基板及其制造方法、掩膜版、显示装置 | |
| US20180292696A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| WO2014015453A1 (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| WO2013155830A1 (zh) | 阵列基板的制造方法、阵列基板及显示装置 | |
| JP2010191421A (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| KR100698062B1 (ko) | 액정표시소자 및 그 제조방법 | |
| WO2014187113A1 (zh) | 阵列基板及制备方法、显示装置 | |
| WO2014166181A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置 | |
| US9791755B2 (en) | Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2020093458A1 (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| CN106353944A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| WO2013159520A1 (zh) | 薄膜晶体管阵列基板及其制造方法和液晶显示器 | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| WO2012017626A1 (ja) | 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181225 |
|
| RJ01 | Rejection of invention patent application after publication |