CN109065635B - 一种横向二极管器件 - Google Patents
一种横向二极管器件 Download PDFInfo
- Publication number
- CN109065635B CN109065635B CN201810962570.7A CN201810962570A CN109065635B CN 109065635 B CN109065635 B CN 109065635B CN 201810962570 A CN201810962570 A CN 201810962570A CN 109065635 B CN109065635 B CN 109065635B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- region
- silicon carbide
- drain region
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 156
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 114
- 239000000463 material Substances 0.000 claims description 13
- 239000002210 silicon-based material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000013590 bulk material Substances 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 2
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 14
- 229920005591 polysilicon Polymers 0.000 description 35
- 238000000034 method Methods 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 238000005530 etching Methods 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 210000004027 cell Anatomy 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004886 process control Methods 0.000 description 4
- 241000282414 Homo sapiens Species 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种横向二极管器件，属于功率半导体器件技术领域。其元胞结构包括自下而上依次设置的衬底电极、N型半导体衬底、介质层和N‑半导体漂移区，N‑半导体漂移区顶层一侧设置P型半导体基区，另一侧设置N+半导体漏区；N+半导体漏区上表面具有阴极金属；P型半导体基区顶层并排设置P+半导体接触区和N+半导体源区，N+半导体源区位于靠近N+半导体漏区的一侧；N+半导体源区、P型半导体基区和N‑半导体漂移区的上表面设置一个沟槽结构，沟槽结构上具有包括自下而上设置的介质层、多晶硅和阳极金属的栅极结构；P+半导体接触区和N+半导体源区上表面具有阳极金属。本发明具有高正向电流密度、低通态损耗、高整流效率和高电压阻断能力的特点。
Description
技术领域
本发明属于功率半导体器件技术领域，具体地说，是涉及一种横向二极管器件结构。
背景技术
人类的历史，就是一部面对大自然挑战的历史。随着人类工业革命深度和广度的不断扩展，人们在享受工业化成果带来便利的同时，也不断面临着种种危机。作为工业的“血液”，能源资源的可持续性利用一直以来受到世界各国的重视。而能源资源的日益消耗，也让人们感受到了“能源危机”。在寻求新型能源作为化石能源的替代的同时，人们也在思考如何让能源的利用率达到最大化。电能是人类能直接利用的主要能源，而管理着电能的电力***是人类提高电能使用率的关键途径。作为电力***的核心，半导体功率器件至少控制着世界上70％以上的电力能源，故其“电变换”能力及效率的高低，对能源资源利用率的提升具有重大意义。
功率器件目前仍主要以硅基晶闸管、功率PIN器件、功率双极结型器件、肖特基势垒二极管、功率MOSFET以及绝缘栅场效应晶体管为主，这些器件在全功率范围内得到了广泛的应用，以其悠久的历史、成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，因研究人员对其机理研究较为透彻，其性能均已接近硅材料的理论极限，通过对硅基功率器件的设计和优化达到性能上的大幅度提升已经困难重重。
碳化硅(SiC)和氮化镓(GaN)等为代表的宽禁带半导体材料，以其优异的材料特性引起了功率器件开发人员的广泛兴趣。碳化硅材料是第三代半导体材料的典型代表，也是目前晶体生长技术和器件制造水平最成熟、应用最广泛的宽禁带半导体材料之一。其相比于硅材料具有较大的禁带宽度，较高的热导率，较高的电子饱和漂移速度以及10倍于硅材料的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。由于碳化硅功率器件可显著降低电子设备的能耗，同时减小电子设备的体积，故碳化硅功率器件十分贴合当代社会节能减排的时代主题。
在功率器件开发及应用过程中较为常见的横向碳化硅二极管中，常规横向碳化硅PIN二极管尽管电压阻断能力较强，但正向导通压降大(约为3.1V)、双极导电机理不可避免地引起反向恢复特性差等问题，极不利于其在整流中的应用；而横向碳化硅肖特基二极管(SBD)尽管反向恢复特性极佳，但因其漏电较大，且高温可靠性较差，这些因素同样限制了横向碳化硅肖特基二极管在整流中的应用。横向碳化硅超势垒二极管弥补了两种传统横向二极管的不足，具有较低的正向导通压降以及很小的漏电流，以及较高的高温可靠性。该优势切合了当代社会发展节能减排的主题，故其在功率器件市场上受到了科研人员的广泛重视。传统横向碳化硅超势垒二极管元胞结构示意如图1所示。尽管超势垒器件克服了PIN二极管、肖特基二极管的诸多不足，然而作为沟道型器件，传统横向超势垒二极管具有正向导通电流密度低、反向阻断能力较差等不足之处，限制了传统横向碳化硅超势垒二极管在整流应用中的广泛使用。
发明内容
针对上述传统横向碳化硅超势垒二极管存在的正向导通电流密度低、反向阻断能力较差等的问题，本发明提出一种能提高正向导通电流密度、提升电压阻断能力的横向二极管器件及其制作方法。
本发明的技术方案为：
一种横向二极管器件，其元胞结构包括自下而上依次设置的衬底电极12、P型半导体衬底11、介质层10和N-半导体漂移区8，所述N-半导体漂移区8顶层一侧设置P型半导体基区7，另一侧设置N+半导体漏区9；所述N+半导体漏区9上表面具有阴极金属4；所述P型半导体基区7顶层远离所述N+半导体漏区9的一侧并排设置紧密接触的P+半导体接触区5和N+半导体源区6，所述N+半导体源区6位于靠近所述N+半导体漏区9的一侧且其深度不超过所述P+半导体接触区5的深度；
所述N+半导体源区6靠近所述P型半导体基区7的上表面、P型半导体基区7的上表面和所述N-半导体漂移区8靠近所述P型半导体基区7的上表面设置一个沟槽结构，所述沟槽结构上具有栅极结构，所述栅极结构包括自下而上设置的介质层3、多晶硅2和阳极金属1，且所述多晶硅2的下表面最底部低于所述沟槽结构的最顶部；所述阳极金属1延伸至所述N+半导体源区6和P+半导体接触区5的上表面。
具体的，所述沟槽结构内可以只包括所述介质层3和多晶硅2，即所述多晶硅2的下表面最底部低于所述沟槽结构的最顶部而所述阳极金属1的下表面最底部高于所述沟槽结构最顶部；所述沟槽结构内也可以还包括所述阳极金属1，即所述阳极金属1的下表面最底部低于所述沟槽结构最顶部。
具体的，所述沟槽结构内可以设置一个凹槽，该凹槽为在X方向上从所述N+半导体源区6至所述N-半导体漂移区8并穿过P型半导体基区7的结构，也可以在Z方向设置多个不连续的相同的凹槽。
具体的，所述栅极结构向所述N+半导体漏区9方向延伸并与所述N-半导体漂移区8上表面接触，且所述栅极结构和所述N+半导体漏区9不接触。
具体的，位于所述P型半导体基区7和N+半导体漏区9之间的所述N-半导体漂移区8内设置横向超结结构，所述横向超结结构包括交替排列的N柱和P柱，并通过工艺控制使得N柱与P柱的电荷数相同。
具体的，所述多晶硅2向所述N+半导体漏区9方向延伸并与所述N-半导体漂移区8上表面接触形成异质结，所述异质结具有整流特性。
具体的，当横向二极管内不存在异质结时，所述横向二极管的体材料可以为硅、碳化硅、砷化镓、氮化镓、锗、金刚石、氧化镓或硅锗中的一种或其他材料。
具体的，当横向二极管内存在异质结时，所述异质结中宽禁带材料和窄禁带材料可以分别为碳化硅和硅材料，也可以不仅限于碳化硅、硅材料，对于其它宽禁带材料和窄禁带材料的组合同样适用。
具体的，所述介质层10越靠近所述N+半导体漏区9的方向，其厚度越厚；所述介质层10从远离所述N+半导体漏区9的方向到靠近所述N+半导体漏区9的方向，其厚度按阶梯状增大分布，从而优化表面电场分布，避免击穿提前发生。
具体的，所述横向二极管器件不只限于SOI(Silicon-On-Insulator)绝缘硅技术，还可以用于体硅和结隔离技术。
一种制作本发明提出的横向二极管器件的制作方法，包括如下步骤：
第1步：自下而上依次层叠制作P型半导体衬底11、介质层10和N-半导体漂移区8；
第2步：在所述N-半导体漂移区8顶层一侧形成P型半导体基区7；
第3步：在所述N-半导体漂移区8顶层另一侧形成N+半导体漏区9，在所述P型半导体基区7顶层远离所述N+半导体漏区9的一侧形成N+半导体源区6；
第4步：在所述P型半导体基区7顶层且位于所述N+半导体源区6远离N+半导体漏区9的一侧形成P+半导体接触区5，所述P+半导体接触区5与所述N+半导体源区6紧密接触且其深度不小于所述N+半导体源区6的深度；
第5步：在所述N+半导体源区6、P型半导体基区7和N-半导体漂移区8的上表面刻蚀沟槽；
第6步：在所述沟槽的表面形成介质层3；
第7步：在器件表面淀积一层多晶硅，通过刻蚀去除不需要的多晶硅，形成位于所述介质层3表面的多晶硅2；
第8步：在所述P+半导体接触区5、N+半导体源区6和多晶硅2的上表面形成阳极金属1，在所述N+半导体漏区9上表面形成阴极金属4，在P型半导体衬底11下表面形成衬底电极12。
具体的，横向二极管的体材料为碳化硅，第1步中通过选取合适电阻率与厚度的碳化硅SOI衬底，用于制作所述P型半导体衬底11、介质层10和N-半导体漂移区8。
具体的，第2步通过高能离子注入工艺进行铝离子注入或者通过外延方式形成所述P型半导体基区7。
具体的，第3步通过光刻、离子注入等工序，利用NSD掩膜版进行磷离子注入形成所述N+半导体漏区9和N+半导体源区6。
具体的，第4步通过光刻、离子注入等工序，利用PSD掩膜版进行铝离子注入形成所述P+半导体接触区5。
具体的，第5步通过沟槽刻蚀工艺，利用Trench掩膜版在所述N+半导体源区6、P型半导体基区7和N-半导体漂移区8的上表面刻蚀沟槽结构，其中沟槽结构在沿所述P型半导体基区7与所述N-半导体漂移区8接触延伸的方向上可以刻蚀一个凹槽，或连续刻蚀多个凹槽，每个凹槽为从所述N+半导体源区6延伸至所述N-半导体漂移区8并穿过P型半导体基区7的结构。
具体的，第6步通过干氧氧化以及刻蚀工艺形成所述介质层3，所述介质层3可以延伸至所述N+半导体源区6和N-半导体漂移区8表面。
具体的，第7步中所淀积的多晶硅2，可以是N型多晶硅，也可以是P型多晶硅。
具体的，第6步形成所述介质层3后，刻蚀N-半导体漂移区8上表面靠近所述N+半导体漏区9的部分所述介质层3，使得第7步淀积多晶硅2时在这一部分直接淀积在N-半导体漂移区8上表面，所述N-半导体漂移区8为N-碳化硅漂移区8时，所述多晶硅2和所述N-碳化硅漂移区8形成具有整流特性的Si/SiC异质结。
具体的，在第7步刻蚀多晶硅2时，刻蚀部分沟槽结构内的多晶硅2，以使第8步淀积阳极金属1时，部分阳极金属1设置在沟槽结构内，即阳极金属1最底部深度低于沟槽结构最顶部深度。
具体的，第8步通过淀积、光刻以及刻蚀工艺分别形成所述阳极金属1、阴极金属4以及衬底电极12。
具体的，在第4步完成P+半导体接触区5的离子注入工艺后，可将N-半导体漂移区8位于P型半导体基区7和N+半导体漏区9之间的部分完全刻蚀一定深度，并使经过多次外延、热扩散以及刻蚀形成在沿所述P型半导体基区7与所述N-半导体漂移区8接触延伸的方向相间分布的P柱与N型外延层，并通过工艺控制，使得P柱与N型形成合适的掺杂浓度及宽度，使得N柱与P柱的电荷数相同，即在N-半导体漂移区8内且位于P型半导体基区7和N+半导体漏区9之间形成横向超结结构。
下面以碳化硅作为本发明的体材料为例对本发明的原理进行阐述，但值得说明的是本发明的体材料不仅限于碳化硅。
本发明针对传统横向碳化硅超势垒二极管存在的正向导通电流密度低、反向阻断能力较差等问题，通过在结构上的改进，提出了一种能优化碳化硅超势垒二极管上述不足、同时能优化其它电学性能的结构，如图2所示，图2中左边为XY平面的横向二极管器件的剖面图，横向二极管器件部分YZ平面的剖面图如图2右边结构，为简便示意，如图2右边结构仅为P型半导体基区7上表面的栅极结构的YZ平面示意图，一些实施例中，还可能包括N+半导体源区6靠近N+半导体漏区9的部分上表面和N-半导体漂移区8靠近P型半导体基区7的部分上表面，若无特殊说明，YZ平面的所有附图均包含此层意思。
为了便于理解本发明原理，以下先对横向超势垒二极管SBR器件工作原理作一简单说明：通过工艺控制，调节多晶硅2掺杂浓度、介质层3厚度、介质层3电荷数以及P型碳化硅基区7掺杂浓度等参数，使得由多晶硅2、介质层3以及P型碳化硅基区7组成的金属-绝缘层-半导体MIS结构，其阈值电压为0.1V左右。当阳极金属1处的阳极电压接近于0.1V时，由于MIS结构亚阈区电流的存在，小部分电子电流将流经N+碳化硅漏区9、N-碳化硅漂移区8、P型碳化硅基区7以及N+碳化硅源区6。该电子电流造成了P型碳化硅基区7上的压降。介质层3两侧的电势分布如图4所示，其中XY平面上的标记点a1、a2、b1和b2分别如图3所示，a1点为N+碳化硅源区6、P型碳化硅基区7和介质层3交界处；a2点为多晶硅2和介质层3交界处上一点，其X坐标与a1点相同；b1点为N-碳化硅漂移区8、P型碳化硅基区7和介质层3交界处；b2点为多晶硅2和介质层3交界处上一点，其X坐标与b1点相同。从图4可知，a1与a2两点几乎无电势差，而从a1、a2点到b、b2点，水平方向上电势差逐渐扩大。该差异使得阳极电压无需加至0.1V(即超势垒结构的栅压)，该器件即有明显电流通过，即器件此时已经导通。对于功率器件而言，其正常工作于较高电压以上，故对于本发明提供的横向二极管器件而言，低于0.1V的开启电压，即可认为接近于0V的开启电压。
由于超势垒二极管属于沟道型器件，正向导通时，受导电沟道薄的影响，其正向导通电流密度过低。本发明的结构通过改进传统超势垒二极管器件的P型碳化硅基区7表面结构，在P型碳化硅基区7表面形成沟槽结构，并在沟槽结构上形成栅极结构，使得传统超势垒二极管器件反型层面积大大增加，如图5所示。在相同的栅压下，本发明与传统超势垒二极管器件相比正向导通电流显著增加，如图6所示。可以看出沟槽结构的设置克服了传统超势垒二极管正向导通电流水平低下的不足，显著提升了器件正向导通性能。
同时，在此基础上，本发明在一些实施例中，通过多晶硅2与N-碳化硅漂移区8上表面接触形成具有整流特性的Si/SiC异质结的方式，使得超势垒器件正向导通电流水平进一步提升。为了便于解释此次改进，在该实施例中的本发明的超势垒二极管其功能块如图9左侧标注。其中，A功能块为超势垒结构部分；B功能块为Si/SiC异质结部分。因Si/SiC异质结大于0.1V的正向开启电压，故可认为在超势垒结构导通的时刻，Si/SiC异质结无电流流过，即多晶硅2电势处处相同。当阳极电压进一步上升，到达Si/SiC异质结膝电压，此时Si/SiC异质结导通。为了便于表示Si/SiC异质结导通时整个器件的I-V曲线，假定多晶硅2的多晶硅为P型多晶硅。P型多晶硅/N型碳化硅异质结的膝电压约为1.1V。故整个器件正向导通时，其正向I-V曲线如图9中右侧示意图所示。从图9可知，本实施例中器件正向导通电流水平得到了更大的提高。
除此之外，在一些实施例中本发明还做了进一步的改进，如图10所示在P型半导体基区7和N+半导体漏区9之间的N-半导体漂移区8内设置横向超结结构，横向超结结构在Z方向包括相同宽度、相同深度且相同掺杂的交替排列的N柱和P柱，本实施例中器件正向、反向I-V曲线如图11所示。横向超结结构优化了所提出的横向二极管器件反向阻断状态下的二维电场分布，使更薄的、同时掺杂浓度更高的漂移区即可阻断更大的反向电压，而对器件通态的优化，其主要方式之一即设计更薄、同时掺杂浓度更高的漂移区。从图11可知，由横向超结结构构成的N-半导体漂移区8表面显著提升了横向二极管器件的电压阻断能力，从而获得了更好的正向压降与击穿电压的折中特性。
综合以上分析，知本发明的有益效果为：本发明提供的一种横向二极管器件，通过形成沟槽结构显著提高了器件正向电流密度，从而降低了通态损耗，提升了整流效率；另外，本发明进一步优化了二极管器件结构，通过在器件表面形成异质结进一步提升了器件正向电流密度，从而进一步提升了二极管整流效率；最后，本发明还增加了横向超结结构，显著提升了本发明提出的器件的电压阻断能力，从而使所提出器件具有更好的正向压降与击穿电压的折中特性。
附图说明
图1是传统横向碳化硅超势垒二极管器件元胞结构示意图。
图2是本发明实施例1提供的一种横向二极管器件元胞结构在XY平面和YZ平面的示意图。
图3是对本发明实施例1提供的一种横向二极管器件进行原理解释。
图4是对本发明实施例1提供的一种横向二极管器件进行原理解释。
图5是对本发明实施例1提供的一种横向二极管器件进行原理解释。
图6是对本发明实施例1提供的一种横向二极管器件进行原理解释。
图7是本发明实施例2提供的一种横向二极管器件元胞结构在YZ平面的示意图。
图8是本发明实施例3提供的一种横向二极管器件元胞结构示意图。
图9是对本发明实施例3提供的一种横向二极管器件进行原理解释。
图10是本发明实施例4提供的一种横向二极管器件元胞结构示意图。
图11是对本发明实施例4提供的一种横向二极管器件进行原理解释。
图12是本发明实施例5提供一种横向二极管器件的碳化硅衬底示意图。
图13是本发明实施例5提供的一种横向二极管器件通过离子注入工艺形成P型碳化硅基区7示意图。
图14是本发明实施例5提供的一种横向二极管器件通过光刻、离子注入等工序，形成N+碳化硅源区6、N+碳化硅漏区9示意图。
图15是本发明实施例5提供的一种横向二极管器件通过光刻、离子注入等工序，形成P+碳化硅接触区5示意图。
图16是本发明实施例5提供的一种横向二极管器件通过沟槽结构刻蚀工艺，利用Trench掩膜版在P型碳化硅基区7表面刻蚀出指定尺寸的沟槽结构示意图。
图17是本发明实施例5提供的一种横向二极管器件通过干氧氧化及光刻工艺，形成介质层3示意图。
图18是本发明实施例5提供的一种横向二极管器件通过淀积及刻蚀工艺，形成多晶硅2示意图。
图19是本发明实施例5提供的一种横向二极管器件通过淀积、光刻以及刻蚀工艺形成阳极1、阴极4以及衬底电极12示意图。
具体实施方式
以下结合附图和具体实施例详细描述本发明的技术方案和实现原理，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1：
本实施例以一款600V的横向二极管器件的结构为例，如图2所示，本实施例中的横向二极管器件的元胞结构包括自下而上依次设置的衬底电极12、N型碳化硅衬底11、介质层10以及N-碳化硅漂移区8，N-碳化硅漂移区8顶层一侧设置P型碳化硅基区7，另一侧设置N+碳化硅漏区9；N+碳化硅漏区9上表面具有阴极金属4；P型碳化硅基区7顶层并排设置P+碳化硅接触区5和N+碳化硅源区6，N+碳化硅源区6位于靠近N+碳化硅漏区9的一侧且其深度不超过P+碳化硅接触区5的深度；N+碳化硅源区6、P型碳化硅基区7和N-碳化硅漂移区8的上表面设置一个沟槽结构，沟槽结构在Z方向设置多个不连续的凹槽，沟槽结构上具有栅极结构，栅极结构包括自下而上设置的介质层3、多晶硅2和阳极金属1，本实施例中沟槽结构的凹槽内仅包括介质层3和多晶硅2，阳极金属1下表面最低处高于沟槽结构最顶部；P+碳化硅接触区5和N+碳化硅源区6上表面具有阳极金属1。
其中，阳极金属1、阴极金属4以及衬底电极12的厚度为0.5μm～2μm，阳极金属1宽度为0.8～1.2μm，阴极金属4宽度为0.2～0.3μm，衬底电极12宽度为3.4～5.2μm；N型碳化硅衬底11厚度为300μm～500μm，宽度为3.4μm～5.2μm；N-碳化硅漂移区8宽度为3.4μm～5.2μm、掺杂浓度为2e15～8e15/cm3，P+碳化硅基区7厚度约为0.3μm～0.4μm，宽度约为0.6μm～0.9μm，掺杂浓度约为1e16～1e17/cm3；P+碳化硅接触区5厚度约为0.2μm～0.3μm，宽度约为0.2μm～0.3μm，掺杂浓度约为1e18～2e19/cm3；N+碳化硅源区6厚度约为0.15μm～0.2μm，宽度约为0.2μm～0.3μm，掺杂浓度约为1e18～2e19/cm3；N+碳化硅漏区9厚度约为0.15μm～0.2μm，宽度约为0.2μm～0.3μm，掺杂浓度约为1e18～2e19/cm3；P型碳化硅基区7上表面沟槽结构深度约为0.1μm～0.18μm，凹槽间距约为0.1μm～0.2μm；介质层3厚度约为10nm～50nm；多晶硅2厚度约为0.8μm～1.5μm。本实施例中的横向二极管器件，具有三维超势垒结构，沟槽结构的设置提升了器件正向导通性能。
实施例2：
本实施例针对实施例1作出一定程度上的修改，其结构与实施例1大致相同，不同之处在于，沟槽结构内部还具有阳极金属1，即阳极金属1下表面的深度深于沟槽结构最顶部，如图7所示。该改进能够降低栅电阻，提高对栅电荷的充电速度，进而优化器件整流性能，使得器件栅控能力得到进一步提升。
实施例3：
本实施例针对实施例1、实施例2作出一定程度上的修改，其结构与实施例2大致相同，不同之处在于，本实施例中，栅极结构向N+碳化硅漏区9方向延伸，且靠近N+碳化硅漏区9的一端多晶硅2与N-碳化硅漂移区8上表面接触形成具有整流特性的Si/SiC异质结，结面宽度约为0.1μm～0.3μm，如图8所示。本实施例中的横向二极管器件，具有三维超势垒结构和Si/SiC异质结，该异质结显著增加了本实施例中二极管的正向导通电流水平。
实施例4：
本实施例针对实施例1、实施例2以及实施例3作出一定程度上的修改，其结构与实施例3大致相同，不同之处在于，本实施例在位于所述P型半导体基区7和N+半导体漏区9之间的所述N-半导体漂移区8内设置横向超结结构，横向超结结构在Z方向包括交替排列的N柱和P柱，如图10所示。通过控制和调整工艺参数，使得N柱及P柱满足电荷量相等即Qn＝Qp的需求。本实施例提出的横向超结结构通过优化阻断模式下的电场分布，提升了器件电压阻断能力，获得了更好的正向压降与电压阻断能力的折中特性。本实施例中的横向二极管器件，具有三维超势垒结构、Si/SiC异质结和横向超结结构，使得本实施例的二极管器件具有多方面性能优于传统超势垒二极管的优势。。
实施例5：
本实施例同样以600V的二极管器件制作方法为例，对上述1～4实施例的具体实现方式进行说明，根据本领域常识，可根据实际需求制备不同性能参数的器件。
第1步：选取合适电阻率与厚度的碳化硅SOI衬底，自下而上依次层叠制作N型碳化硅衬底11、介质层10以及N-碳化硅漂移区8。SOI衬底厚度为300μm～500μm，宽度为3.4μm～5.2μm，其中，N-碳化硅漂移区宽度为3.4μm～5.2μm、掺杂浓度为2e15～8e15/cm3，如图12所示。
第2步：通过高能离子注入工艺，注入能量约为1500～2000keV，进行铝离子注入，在N-碳化硅漂移区8顶层一侧形成厚度约为0.3μm～0.4μm，宽度约为0.6μm～0.9μm，掺杂浓度约为1e16～1e17/cm3的P型碳化硅基区7。该步骤也可以通过外延的方式形成P型碳化硅基区7。最终形成P型碳化硅基区7后的器件结构如图13所示。
第3步：通过光刻、离子注入等工序，利用NSD掩膜版进行磷离子注入，注入能量约为1300～1700keV，在P型碳化硅基区7顶层远离N+碳化硅漏区9的一侧和N-碳化硅漂移区8顶层另一侧形成厚度约为0.15μm～0.2μm，宽度约为0.2μm～0.3μm，掺杂浓度约为1e18～2e19/cm3的N+碳化硅源区6和N+碳化硅漏区9，如图14所示。
第4步：通过光刻、离子注入等工序，利用PSD掩膜版进行铝离子注入，注入能量约为1300～1700keV，在P型碳化硅基区7顶层且位于N+碳化硅源区6远离N+碳化硅漏区9的一侧处形成厚度约为0.2μm～0.3μm，宽度约为0.2μm～0.3μm，掺杂浓度约为1e18～2e19/cm3的P+碳化硅接触区5，如图15所示。然后在1600℃～1700℃下激活杂质。
第5步：通过沟槽结构刻蚀工艺，利用Trench掩膜版在N+碳化硅源区6、P型碳化硅基区7和N-碳化硅漂移区8的上表面沿着N+碳化硅源区6和P型碳化硅基区7接触面延伸的方向刻蚀出呈现凹凸分布的沟槽结构，如图16所示。其中，沟槽结构深度约为0.1μm～0.18μm，沟槽结构内的各个凹槽间距约为0.1μm～0.2μm。
第6步：在约1100℃～1300℃的温度下，通过干氧氧化工艺在器件表面以及沟槽结构内的凹槽侧壁及底部形成厚度约为10nm～50nm的介质层3，如图17所示。通过刻蚀去除不需要的介质层3。
第7步：通过淀积及刻蚀工艺，在器件表面淀积一层多晶硅，通过刻蚀去除不需要的多晶硅，形成厚度约为0.8μm～1.6μm的多晶硅2，如图18所示。该步骤不刻蚀凹槽内的多晶硅。
第8步：通过淀积、光刻以及刻蚀工艺分别在P+碳化硅接触区5上表面、N+碳化硅源区6上表面和多晶硅2上表面形成厚度为0.5μm～2μm的阳极金属1，在N+碳化硅漏区9上表面形成厚度为0.5μm～2μm的阴极金属4，在N型碳化硅衬底11下表面形成厚度为0.5μm～2μm的衬底电极12。其中，阳极金属1的宽度为0.8～1.2μm，阴极金属4宽度为0.2～0.3μm，衬底电极12宽度为3.4～5.2μm，如图19所示。至此，器件制作完成。其中，P型碳化硅基区上方YZ平面上的结构如图19中右侧图示意。
进一步地，在第7步刻蚀多晶硅5时，可刻蚀部分凹槽内的多晶硅2，深度约为0.05μm～0.15μm，以使第8步淀积阳极金属1时，部分阳极金属1底部深度深于沟槽结构顶部，如图7所示。该方式有利于提高栅控能力，进一步提高器件正向导通电流水平。
进一步地，在第6步刻蚀介质层3时，通过刻蚀去除P型碳化硅基区7靠近N+半导体漏区9的一侧且位于N-碳化硅漂移区8上方的部分介质层3，以使第7步淀积多晶硅2时，刻蚀了介质层3处的多晶硅2与N-碳化硅漂移区8形成接触，进而形成Si/SiC异质结，如图8所示；其结面宽度约为0.1μm～0.4μm。
进一步地，在第7步中所淀积的多晶硅2，多晶硅2既可以是N型多晶硅，也可以是P型多晶硅。
进一步地，在第4步完成P+碳化硅接触区5的离子注入工艺后，可将N-碳化硅漂移区8位于P型碳化硅基区7和N+碳化硅漏区9之间的部分完全刻蚀一定深度，并使经过多次外延、热扩散以及刻蚀形成在沿P型碳化硅基区7与N-碳化硅漂移区8接触延伸的方向相间分布的P柱与N型外延层，并通过工艺控制，使得P柱与N型形成合适的掺杂浓度及宽度，使得N柱与P柱的电荷数相同，即在N-碳化硅漂移区8内且位于P型碳化硅基区7和N+碳化硅漏区9之间形成横向超结结构，如图10所示。
综上所述，本发明通过刻蚀的沟槽结构，显著提升了二极管器件正向导通电流水平；一些实施例中在N-半导体漂移区8上表面制作异质结，增加了器件通态下的多子电流分支，进一步提升了器件正向导通电流水平；一些实施例中还在所提出的器件的N-半导体漂移区8内设置横向超结结构，显著提升了器件电压阻断能力，同时降低了器件正向导通电阻，获得了良好的反向阻断与正向压降之间的折中关系。
同时需要申明的是：本领域工程技术人员根据本领域基本知识可以知道，本发明所述的一种横向二极管器件结构及工艺，所用的N型多晶硅亦可以采用P型多晶硅实现，也可通过P型单晶硅实现，当然还可通过N型单晶硅实现；所用的介质材料除了可以采用二氧化硅SiO2实现，也可通过采用氮化硅Si3N4、二氧化铪HfO2、三氧化二铝Al2O3等高K介质材料实现。同时，制造工艺的具体实施方式也可以根据实际需要进行调整。
Claims (6)
1.一种横向二极管器件，其元胞结构包括自下而上依次设置的衬底电极（12）、P 型半导体衬底（11）、介质层（10）和 N-半导体漂移区（8），所述 N-半导体漂移区（8）顶层一侧设置 P 型半导体基区（7），另一侧设置 N+半导体漏区（9）；所述 N+半导体漏区（9）上表面具有阴极金属（4）；所述 P 型半导体基区（7）顶层远离所述 N+半导体漏区（9）的一侧并排设置紧密接触的 P+半导体接触区（5）和 N+半导体源区（6），所述 N+半导体源区（6）位于靠近所述 N+半导体漏区（9）的一侧且其深度不超过所述 P+半导体接触区（5）的深度；
其特征在于，所述 N+半导体源区（6）靠近所述 P 型半导体基区（7）的上表面、P 型半导体基区（7）的上表面和所述 N-半导体漂移区（8）靠近所述 P 型半导体基区（7）的上表面设置一个沟槽结构，所述沟槽结构上具有栅极结构，所述栅极结构包括自下而上设置的介质层（3）、多晶硅（2）和阳极金属（1），且所述多晶硅（2）的下表面最底部低于所述沟槽结构的最顶部；所述阳极金属（1）延伸至所述 N+半导体源区（6）和 P+半导体接触区（5）的上表面；
所述多晶硅（2）向所述 N+半导体漏区（9）方向延伸并与所述 N-半导体漂移区（8）上表面接触形成异质结，且所述多晶硅（2）与所述 N+半导体漏区（9）不接触。
2.根据权利要求 1 所述的横向二极管器件，其特征在于，位于所述 P 型半导体基区（7）和 N+半导体漏区（9）之间的所述 N-半导体漂移区（8）内设置横向超结结构，所述横向超结结构包括交替排列的 N 柱和 P 柱。
3.根据权利要求 1 所述的横向二极管器件，其特征在于，所述沟槽结构的最顶部高于所述阳极金属（1）的下表面最底部。
4.根据权利要求 1 所述的横向二极管器件，其特征在于，所述栅极结构向所述 N+半导体漏区（9）方向延伸并与所述 N-半导体漂移区（8）上表面接触，且所述栅极结构和所述N+半导体漏区（9）不接触。
5.根据权利要求 1、2、3 或4 中任一项所述的横向二极管器件，其特征在于，所述横向二极管的体材料为硅、碳化硅、砷化镓、氮化镓、锗、金刚石、氧化镓或硅锗中的一种。
6.根据权利要求 1 所述的横向二极管器件，其特征在于，所述异质结中宽禁带材料和窄禁带材料分别为碳化硅和硅材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810962570.7A CN109065635B (zh) | 2018-08-22 | 2018-08-22 | 一种横向二极管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810962570.7A CN109065635B (zh) | 2018-08-22 | 2018-08-22 | 一种横向二极管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065635A CN109065635A (zh) | 2018-12-21 |
| CN109065635B true CN109065635B (zh) | 2021-05-14 |
Family
ID=64686859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810962570.7A Active CN109065635B (zh) | 2018-08-22 | 2018-08-22 | 一种横向二极管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065635B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028375A1 (ja) * | 2007-08-28 | 2009-03-05 | Seiko Instruments Inc. | 半導体装置及びその製造方法 |
| JP2009170468A (ja) * | 2008-01-10 | 2009-07-30 | Sharp Corp | Ｍｏｓ電界効果トランジスタ |
| US7956412B2 (en) * | 2007-12-04 | 2011-06-07 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| CN103855221A (zh) * | 2012-12-03 | 2014-06-11 | 英飞凌科技股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN104769715A (zh) * | 2012-07-31 | 2015-07-08 | 硅联纳半导体(美国)有限公司 | 共用衬底上的功率裝置集成 |
| CN105097911A (zh) * | 2015-07-29 | 2015-11-25 | 电子科技大学 | 一种具有结型半导体层的hemt器件 |
-
2018
- 2018-08-22 CN CN201810962570.7A patent/CN109065635B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028375A1 (ja) * | 2007-08-28 | 2009-03-05 | Seiko Instruments Inc. | 半導体装置及びその製造方法 |
| US7956412B2 (en) * | 2007-12-04 | 2011-06-07 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| JP2009170468A (ja) * | 2008-01-10 | 2009-07-30 | Sharp Corp | Ｍｏｓ電界効果トランジスタ |
| CN104769715A (zh) * | 2012-07-31 | 2015-07-08 | 硅联纳半导体(美国)有限公司 | 共用衬底上的功率裝置集成 |
| CN103855221A (zh) * | 2012-12-03 | 2014-06-11 | 英飞凌科技股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN105097911A (zh) * | 2015-07-29 | 2015-11-25 | 电子科技大学 | 一种具有结型半导体层的hemt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065635A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN109192779B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN108807504B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN109119463B (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN108807505B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN111668312B (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN106024895A (zh) | 一种集成肖特基二极管的积累型屏蔽栅mosfet | |
| CN109148566B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN109119487B (zh) | 一种超势垒二极管器件 | |
| CN105957865A (zh) | 一种集成沟槽肖特基的mosfet | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| CN108735823B (zh) | 一种二极管及其制作方法 | |
| CN109192780B (zh) | 一种横向mosfet器件及其制备方法 | |
| CN109065635B (zh) | 一种横向二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |