CN108964660A - 一种基于相位延时补偿的高分辨率低功耗展频控制电路 - Google Patents

一种基于相位延时补偿的高分辨率低功耗展频控制电路 Download PDF

Info

Publication number
CN108964660A
CN108964660A CN201810797370.0A CN201810797370A CN108964660A CN 108964660 A CN108964660 A CN 108964660A CN 201810797370 A CN201810797370 A CN 201810797370A CN 108964660 A CN108964660 A CN 108964660A
Authority
CN
China
Prior art keywords
phase
spread spectrum
frequency
triangular
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810797370.0A
Other languages
English (en)
Other versions
CN108964660B (zh
Inventor
唐枋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Paixin Chuangzhi Microelectronics Co ltd
Original Assignee
Chongqing Core Technology Co Ltd In Pai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Core Technology Co Ltd In Pai filed Critical Chongqing Core Technology Co Ltd In Pai
Priority to CN201810797370.0A priority Critical patent/CN108964660B/zh
Publication of CN108964660A publication Critical patent/CN108964660A/zh
Application granted granted Critical
Publication of CN108964660B publication Critical patent/CN108964660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于相位延时补偿的高分辨率低功耗展频控制电路；该展频电路由小数分频电路和三角波发生器构成，三角波发生器产生固定频率的信号，叠加在分频器小数部分，使得整个小数分频数受到三角波调制，进而得到展频输出。小数分频器则采用相位延时补偿技术，同时调制器中累加器余数和反馈信号与锁相环参考信号之间相位差存在着正比关系，将累加器中的余数取出，译码之后控制反馈信号的相位(可编程延时器)，小数分频瞬时相位误差，实现了真正意义上的小数分频。

Description

一种基于相位延时补偿的高分辨率低功耗展频控制电路
技术领域
本发明涉及一种展频电路，具体来讲是一种基于相位延时补偿的高分辨率低功耗展频控制电路。
背景技术
目前，展频技术对尖峰时钟进行调制处理，使其从一个窄带时钟变成为一个具有边带谐波的频谱，从而达到将尖峰能量分散到展频区域的多个频率段，达到降低尖峰能量，抑制EMI的效果。目前展频技术的应用越来越广泛。
经过检索发现，专利号CN201010169367.8的发明专利公开了一种展频电路，包括一反相器、一电流源、一控制单元以及一整形电路。反相器输入端接收一原始时脉信号。电流源耦接至反相器的电流传输端。控制单元，包括一控制电路，依据原始时脉信号改变电流源的电流大小以控制反相器的输出端的充放电速度，使得输出端输出一电压信号。整形电路对电压信号进行整形而得到一展频时脉信号。
专利号CN201320529544.8的实用新型披露了一种锁相环电路；在实施例中，该锁相环电路包括：开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。与现有技术的扩频锁相环相比，本实用新型实施例的扩频锁相环结构简单，功率消耗低，硅开销低，并且在扩频比和调制频率两方面均具有灵活性。
专利号CN200510075533.7的发明专利公开了一种展频锁相回路的控制电路，其具有：参考除频器；相位侦测器；充电泵浦；滤波电路；电压控制振荡电路；以及调变控制电路；由上述结构可使该电压控制振荡电路的输出频率可在固定范围内作均匀的展开，且能量可作均匀的分布。
但是经过分析发现，现有的展频控制电路存在以下不足，主要体现在分辨率低，功耗高，因而无法提高展频的精度；故需要提供一种基于相位延时补偿的高分辨率低功耗展频控制电路来满足其需求。
发明内容
因此，为了解决上述不足，本发明在此提供一种基于相位延时补偿的高分辨率低功耗展频控制电路。具有高分辨率低功耗的特点，通过控制反馈信号的相位，消除小数分频的相位误差，提高了小数分频的精度，从而提高了展频的精度。
本发明是这样实现的，构造一种基于相位延时补偿的高分辨率低功耗展频控制电路，其特征在于：该展频电路具有小数分频电路和三角波发生器；三角波发生器产生固定频率的信号，叠加在分频器的小数部分，使得整个小数分频数受到三角波调制，进而得到展频输出。
作为上述技术方案的改进，所述基于相位延时补偿的高分辨率低功耗展频控制电路；该展频电路具体包括，
预4分频电路，预4频电路结构由2个差分输入D触发器(4个锁存器)相连构成，产生8相位输出；
累加器，累加器将小数控制字的分数部分反复累加，产生量化输出，余数部分则送到译码器调节反馈信号延时；当展频信号使能时，分数部分将另外加上展频电路产生的三角波；
译码器，是将累加器中剩余的值(8位)进行译码，分为高3位和低5位，高 3位对应相位选择器的8位控制信号，低5位则对应相位插值器的32位温度计码。对应译码表如图。其中32位温度计码由低6位分数控制，低6位中的最高位控制了温度计码的方向，这是因为该位变化时，相位插值器输入的两路相位信号的相位关系会发生翻转，这样做，保证了整个8位可编程延时器的单调性。
相位选择器，相位选择器的作用是根据控制字选择两路临近的相位信号，但是输入信号只有8路，意味着只有7个临近的相位区间，不能覆盖整个周期，所以当译码值为7时，cki<0>将会被延时一个周期，这样就产生了8个临近的相位区间，并且覆盖了整个周期。
相位插值器，相位插值器其作用是在温度计码的控制下对输入信号ck1,ck2 进行相位插值，相位插值器的关键是插值线性度。
N/N+1模分频器，N/N+1模分频器主要通过五位计数器对整数分频预置数进行div_int[4:0]模分频，输出分频时钟ckp；通过四分频器产生的8相位时钟 ck[7:0]对整数分频时钟进行采样，产生八个相位的分频时钟cki[7:0],再由相位选择信号sel[8:1]选择cki输出ck1,ck2，配合相位插值模块实现真正意义上的8位小数分频。
三角波发生器，主要产生用于调制8位小数分频值的三角波。
其中，预4分频电路的输出端与N/N+1模分频器连接，三角波发生器的输出端与累加器输入连接，累加器输出分别与N/N+1模分频器和译码器连接，N/N+1模分频器的输出与相位选择器连接，相位选择器和译码器的输出分别与相位插值器连接。
小数分频器则采用相位延时补偿技术，同时调制器中累加器余数和反馈信号与锁相环参考信号之间相位差存在着正比关系，将累加器中的余数取出，译码之后控制反馈信号的相位(可编程延时器)，从而消除小数分频带来的相位误差，实现了真正意义上的小数分频。
作为上述技术方案的改进，所述基于相位延时补偿的高分辨率低功耗展频控制电路；对于三角波发生器来讲，输入信号div_num[8:0]、ssc_ppm[3:0]和 ssc_cnt[9:0]控制三角波的斜率：k_triangular＝div_num*ssc_ppm*2^9 /ssc_cnt；ssc_ppm[3:0]控制展频深度ssc_depth＝-(ssc_ppm *0.000488218)。
本发明具有如下优点：该展频电路由小数分频电路和三角波发生器构成，三角波发生器产生固定频率的信号，叠加在分频器的小数部分，使得整个小数分频数受到三角波调制，进而得到展频输出。小数分频器则采用相位延时补偿技术，同时调制器中累加器余数和反馈信号与锁相环参考信号之间相位差存在着正比关系，将累加器中的余数取出，译码之后控制反馈信号的相位(可编程延时器)，从而消除小数分频带来的相位误差，实现了真正意义上的小数分频。本发明针对展频电路在满足低功耗的条件下提出了一种新的展频电路结构。可以消除小数分频带来的相位误差，从而提高了展频精度。而且可以对分频比进行配置，并且通过了仿真验证。
附图说明
图1是本发明展频电路总体结构示意图；
图2是本发明预4分频电路示意图；
图3是本发明预4分频电路仿真波形示意图；
图4是本发明累加器结构示意图；
图5是本发明累加器仿真波形示意图；
图6是本发明相位选择器示意图；
图7是本发明相位插值器整体结构示意图；
图8是本发明相位插值器仿真结果示意图；
图9是本发明N/N+1分频电路结构示意图；
图10是本发明N/N+1分频电路仿真结果示意图；
图11是本发明三角波发生器顶层控制字示意图；
图12是本发明三角波发生器仿真结果示意图；
图13是本发明SSC测试电路示意图；
图14是本发明SSC输出信号示意图。
具体实施方式
下面将结合附图1-图14对本发明进行详细说明，对本发明实施例中的技术 方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施 例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明通过改进在此提供一种基于相位延时补偿的高分辨率低功耗展频控 制电路；展频电路总体结构如图1所示，该展频电路由小数分频电路和三角波 发生器构成，三角波发生器产生固定频率的信号，叠加在分频器的小数部分， 使得整个小数分频数受到三角波调制，进而得到展频输出。小数分频器则采用 相位延时补偿技术，同时累加器余数和反馈信号与锁相环参考信号之间相位差 存在着正比关系，将累加器中的余数取出，译码之后控制反馈信号的相位(可 编程延时器)，从而消除小数分频带来的相位误差，实现了真正意义上的小数分 频。
其中，该展频控制电路具体具有包括；
1.预4分频电路：预4频电路结构如图2，由2个差分输入D触发器(4个锁存 器)相连构成，产生8相位输出。仿真结果如图3所示。
2.累加器：如图4所示为累加器结构，累加器将小数控制字的分数部分反复 累加，产生量化输出，余数部分则送到译码器调节反馈信号延时。当展频信号 使能时，分数部分将另外加上展频电路产生的三角波。图5为累加器的仿真波形。
3.译码器：译码器是将累加器中剩余的值(8位)进行译码，分为高3位和 低5位，高3位对应相位选择器的8位控制信号，低5位则对应相位插值器的32位 温度计码。对应译码表如图。其中32位温度计码由低6位分数控制，低6位中的 最高位控制了温度计码的方向，这是因为该位变化时，相位插值器输入的两路 相位信号的相位关系会发生翻转，这样做，保证了整个8位可编程延时器的单调 性。
4.相位选择器：如图6为相位选择器的结构和工作原理，相位选择器的作用 是根据控制字选择两路临近的相位信号，但是输入信号只有8路，意味着只有7 个临近的相位区间，不能覆盖整个周期，所以当译码值为7时，cki<0>将会被延 时一个周期，这样就产生了8个临近的相位区间，并且覆盖了整个周期。
5.相位插值器：相位插值器整体结构如图7，其作用是在温度计码的控制下 对输入信号ck1,ck2进行相位插值，相位插值器的关键是插值线性度，相位插值 器仿真结果如图8，从仿真结果来看，该相位插值器线性度良好。整个8位延时 器仿真结果如图8。
6.N/N+1模分频器：如图10所示为N/N+1模分频器，主要通过五位计数器对 整数分频预置数进行div_int[4:0]模分频，输出分频时钟ckp；通过四分频器产 生的8相位时钟ck[7:0]对整数分频时钟进行采样，产生八个相位的分频时钟 cki[7:0],再由相位选择信号sel[8:1]选择cki输出ck1,ck2，配合相位插值模块 实现真正意义上的8位小数分频。仿真结果如图12。
7.三角波发生器：如图11ssc_cnt_gen为三角波发生器模块，主要产生用 于调制8位小数分频值的三角波。输入信号div_num[8:0]、ssc_ppm[3:0]和 ssc_cnt[9:0]控制三角波的斜率：k_triangular＝div_num*ssc_ppm*2^9 ；ssc_ppm[3:0]控制展频深度ssc_depth＝-(ssc_ppm*0.000488218)； 仿真结果图12。
对于本发明来讲，展频电路公式推导如下：
(1)展频深度计算：
(2)展频频率计算：
If reference clock is 25MHz,
ssc_cnt[9:0]＝01100 01101(397)
25MHz/(397*2)＝31.48615KHz(展频频率)
If reference clock is 30MHz,
ssc_cnt[9:0]＝01110 11100(476)
30MHz/(476*2)＝31.51261KHz(展频频率)。
本发明展频电路总体仿真如下：
我们搭建如图13的展频测试电路，配置情况为：输入信号ckp,ckn为5G， 分频比20，展频深度ssc_ppm为1111(大约15*500ppm＝7500ppm)，调制频率 ssc_cnt按31.5kHz配置。仿真输出结果如图14所示和所配置的输入一致。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本 发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的， 本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它 实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要 符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种基于相位延时补偿的高分辨率低功耗展频控制电路，其特征在于：该展频电路具有小数分频电路和三角波发生器；三角波发生器产生固定频率的信号，叠加在分频器小数部分，使得整个小数分频数受到三角波调制，进而得到展频输出。
2.根据权利要求1所述一种基于相位延时补偿的高分辨率低功耗展频控制电路，其特征在于：该展频电路具体包括；
预4分频电路，预4频电路结构由2个差分输入D触发器相连构成，产生8相位输出；
累加器，累加器将小数控制字的分数部分反复累加，产生量化输出，余数部分则送到译码器调节反馈信号延时；当展频信号使能时，分数部分将另外加上展频电路产生的三角波；
译码器，是将累加器中剩余的值进行译码，分为高3位和低5位，高3位对应相位选择器的8位控制信号，低5位则对应相位插值器的32位温度计码，其中32位温度计码由低6位分数控制，低6位中的最高位控制了温度计码的方向，当该位变化时，相位插值器输入的两路相位信号的相位关系会发生翻转，这样做，保证了整个8位可编程延时器的单调性；
相位选择器，相位选择器的作用是根据控制字选择两路临近的相位信号，但是输入信号只有8路，意味着只有7个临近的相位区间，不能覆盖整个周期，所以当译码值为7时，cki<0>将会被延时一个周期，这样就产生了8个临近的相位区间，并且覆盖了整个周期；
相位插值器，相位插值器其作用是在温度计码的控制下对输入信号ck1,ck2进行相位插值，相位插值器的关键是插值线性度；
N/N+1模分频器，N/N+1模分频器主要通过五位计数器对整数分频预置数进行div_int[4:0]模分频，输出分频时钟ckp；通过四分频器产生的8相位时钟ck[7:0]对整数分频时钟进行采样，产生八个相位的分频时钟cki[7:0],再由相位选择信号sel[8:1]选择cki输出ck1,ck2，配合相位插值模块实现真正意义上的8位小数分频；
三角波发生器，主要产生用于调制8位小数分频值的三角波；
其中，预4分频电路的输出端与N/N+1模分频器连接，三角波发生器的输出端与累加器输入连接，累加器的输出分别与N/N+1模分频器和译码器连接，N/N+1模分频器的输出与相位选择器连接，相位选择器和译码器的输出分别与相位插值器连接；
小数分频器则采用相位延时补偿技术，同时调制器中累加器余数和反馈信号与锁相环参考信号之间相位差存在着正比关系，将累加器中的余数取出，译码之后控制反馈信号的相位，从而小数分频带来的相位误差，实现了真正意义上的小数分频。
3.根据权利要求2所述一种基于相位延时补偿的高分辨率低功耗展频控制电路，其特征在于：
对于三角波发生器来讲，输入信号div_num[8:0]、ssc_ppm[3:0]和ssc_cnt[9:0]控制三角波的斜率：k_triangular＝div_num*ssc_ppm*2^9/ssc_cnt；ssc_ppm[3:0]控制展频深度ssc_depth＝-(ssc_ppm*0.000488218)。
CN201810797370.0A 2018-07-19 2018-07-19 一种基于相位延时补偿的高分辨率低功耗展频控制电路 Active CN108964660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810797370.0A CN108964660B (zh) 2018-07-19 2018-07-19 一种基于相位延时补偿的高分辨率低功耗展频控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810797370.0A CN108964660B (zh) 2018-07-19 2018-07-19 一种基于相位延时补偿的高分辨率低功耗展频控制电路

Publications (2)

Publication Number Publication Date
CN108964660A true CN108964660A (zh) 2018-12-07
CN108964660B CN108964660B (zh) 2024-02-06

Family

ID=64481947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810797370.0A Active CN108964660B (zh) 2018-07-19 2018-07-19 一种基于相位延时补偿的高分辨率低功耗展频控制电路

Country Status (1)

Country Link
CN (1) CN108964660B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765583A (zh) * 2019-03-04 2019-05-17 华通信安(北京)科技发展有限公司 一种基于gnss接收机秒脉冲的时钟同步方法
WO2020215208A1 (zh) * 2019-04-23 2020-10-29 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法
WO2021008362A1 (zh) * 2019-07-17 2021-01-21 晶晨半导体(上海)股份有限公司 数字频率生成器及其状态切换方法
CN113972902A (zh) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
CN114283857A (zh) * 2021-12-16 2022-04-05 上海艾为电子技术股份有限公司 分频信号的延时补偿、分频方法、***和分频器
CN115664388A (zh) * 2022-12-26 2023-01-31 成都信息工程大学 一种用于δς小数分频锁相环的三角波发生电路
US11949420B2 (en) 2019-04-23 2024-04-02 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209033A (ja) * 1999-01-18 2000-07-28 Nec Corp 位相同期ル―プ回路及びそれを使用した周波数変調方法
US20040232960A1 (en) * 2003-03-14 2004-11-25 Stmicroelectronics S.R.L. Phase-error-compensation techniques in a fractional-N PLL frequency synthesizer
JP2005236536A (ja) * 2004-02-18 2005-09-02 Nippon Precision Circuits Inc 分散変調型クロック発生回路
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101520672A (zh) * 2009-03-20 2009-09-02 东南大学 用于sata的全数字扩频时钟发生器
CN103078637A (zh) * 2012-12-31 2013-05-01 上海贝岭股份有限公司 展频锁相环控制电路
TW201424271A (zh) * 2012-12-12 2014-06-16 Novatek Microelectronics Corp 展頻時脈產生器
CN106549667A (zh) * 2015-09-22 2017-03-29 大唐半导体设计有限公司 数字小数分频器及其分频方法
US20170222652A1 (en) * 2014-08-12 2017-08-03 Renesas Electronics Corporation Spread spectrum clock generator

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209033A (ja) * 1999-01-18 2000-07-28 Nec Corp 位相同期ル―プ回路及びそれを使用した周波数変調方法
US20040232960A1 (en) * 2003-03-14 2004-11-25 Stmicroelectronics S.R.L. Phase-error-compensation techniques in a fractional-N PLL frequency synthesizer
JP2005236536A (ja) * 2004-02-18 2005-09-02 Nippon Precision Circuits Inc 分散変調型クロック発生回路
CN101378259A (zh) * 2007-08-31 2009-03-04 锐迪科微电子（上海）有限公司 相位选择可编程分频器
CN101520672A (zh) * 2009-03-20 2009-09-02 东南大学 用于sata的全数字扩频时钟发生器
TW201424271A (zh) * 2012-12-12 2014-06-16 Novatek Microelectronics Corp 展頻時脈產生器
CN103078637A (zh) * 2012-12-31 2013-05-01 上海贝岭股份有限公司 展频锁相环控制电路
US20170222652A1 (en) * 2014-08-12 2017-08-03 Renesas Electronics Corporation Spread spectrum clock generator
CN106549667A (zh) * 2015-09-22 2017-03-29 大唐半导体设计有限公司 数字小数分频器及其分频方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
唐枋 等: "用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计", 《电子学报》 *
唐枋 等: "用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计", 《电子学报》, no. 2, 28 February 2013 (2013-02-28), pages 352 - 356 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765583A (zh) * 2019-03-04 2019-05-17 华通信安(北京)科技发展有限公司 一种基于gnss接收机秒脉冲的时钟同步方法
WO2020215208A1 (zh) * 2019-04-23 2020-10-29 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法
US11381229B2 (en) 2019-04-23 2022-07-05 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
US11916557B2 (en) 2019-04-23 2024-02-27 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
US11949420B2 (en) 2019-04-23 2024-04-02 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
WO2021008362A1 (zh) * 2019-07-17 2021-01-21 晶晨半导体(上海)股份有限公司 数字频率生成器及其状态切换方法
CN113972902A (zh) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
WO2022017033A1 (zh) * 2020-07-23 2022-01-27 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
US11831321B2 (en) 2020-07-23 2023-11-28 Boe Technology Group Co., Ltd. Clock signal generation circuit and method, and electronic device
CN114283857A (zh) * 2021-12-16 2022-04-05 上海艾为电子技术股份有限公司 分频信号的延时补偿、分频方法、***和分频器
CN114283857B (zh) * 2021-12-16 2024-05-28 上海艾为电子技术股份有限公司 分频信号的延时补偿、分频方法、***和分频器
CN115664388A (zh) * 2022-12-26 2023-01-31 成都信息工程大学 一种用于δς小数分频锁相环的三角波发生电路

Also Published As

Publication number Publication date
CN108964660B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN108964660A (zh) 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN102769462A (zh) 直接数字频率锁相倍频器电路
US9071195B2 (en) Method and system for signal synthesis
CN101807918B (zh) 基于同步坐标系的单相锁相环及其实现方法
CN103490777A (zh) 低杂散频率合成器
CN102210103A (zh) 利用σ-δ调制器控制的分频器进行的频率变换
US8655934B2 (en) Broadband low noise complex regenerative frequency dividers
CN105223558A (zh) 一种超宽带任意波形信号产生方法
CN105634443A (zh) 时钟产生装置与其小数分频器
CN104300975A (zh) 一种小数_整数分频器电路及其实现方法
CN205051679U (zh) 频率源发生器
CN202111689U (zh) 一种用于人员安检装置的毫米波宽带捷变频信号源
Fang et al. Design and simulation of DDS based on Quartus II
CN204836137U (zh) 频率综合器
Song et al. Piecewise linear modulation technique for spread spectrum clock generation
CN203387498U (zh) 原子频标伺服锁定装置及原子频标
CN103595407B (zh) 一种基于可编程连续变模分频器的小数分频电路及方法
CN108983157A (zh) 产生宽带线性调频信号的***及方法
CN104639042A (zh) 低功耗可调倍频器
Liu Design of typical waveform generator based on DDS/SOPC
CN209358517U (zh) 一种用于分布式干扰的宽带混频合成装置
CN104660218A (zh) 一种任意波形合成器
CN203352564U (zh) 被动型原子频标
Suganthi et al. Design and implementation of numerically controlled oscillator
Ashrafi et al. Comments on" A 13-bit resolution ROM-less direct digital frequency synthesizer based on a trigonometric quadruple angle formula"

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231228

Address after: Building 3, No. 36 Xiyong Avenue, Shapingba District, Chongqing, 400000 (R&D Building Phase III, 03 # 104105106107)

Applicant after: Chongqing paixin Chuangzhi Microelectronics Co.,Ltd.

Address before: 408499 No. 2-2, building 1, block a, demolition and resettlement complex building, Shuangfu Industrial Park, Shuangfu Town, Jiangjin District, Chongqing

Applicant before: CHONGQING PAIXIN RUWEI TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant