TW201424271A - 展頻時脈產生器 - Google Patents

展頻時脈產生器 Download PDF

Info

Publication number
TW201424271A
TW201424271A TW101146980A TW101146980A TW201424271A TW 201424271 A TW201424271 A TW 201424271A TW 101146980 A TW101146980 A TW 101146980A TW 101146980 A TW101146980 A TW 101146980A TW 201424271 A TW201424271 A TW 201424271A
Authority
TW
Taiwan
Prior art keywords
frequency
signal
output
spread spectrum
output frequency
Prior art date
Application number
TW101146980A
Other languages
English (en)
Inventor
Hung-Yuan Hsu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101146980A priority Critical patent/TW201424271A/zh
Priority to US13/832,018 priority patent/US8786335B2/en
Publication of TW201424271A publication Critical patent/TW201424271A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種展頻時脈產生器，包含有一頻率比較器，用來根據一參考訊號及相關於一輸出頻率訊號之一頻率訊號，產生一補償訊號；一三角波產生器，用來根據一頻率控制訊號，產生一三角波訊號；一加法器，耦接於該三角波產生器及該頻率比較器之間，用來將該補償訊號補償至該三角波訊號，以產生一加法結果；以及一頻率合成器，耦接於該頻率比較器及該加法器，用來產生該輸出頻率訊號，並根據該加法結果調整該輸出頻率訊號，以降低該輸出頻率訊號之頻率偏移。

Description

展頻時脈產生器
本發明係指一種展頻時脈產生器，尤指一種可校正輸出頻率訊號之頻率偏移量之展頻時脈產生器。
於習知技術中，展頻時脈產生器可利用類比式時脈產生器或數位式時脈產生器來產生展頻時脈訊號。類比式時脈產生器之頻寬設計受限於展頻頻率規格，需要額外增加電路面積以達成展頻效果，不僅如此，類比式時脈產生器還需要一鎖相迴路來完成高解析度的頻率合成，因而容易因為製程的變異而影響展頻的幅度。而數位式時脈產生器雖已包含一鎖相迴路，但其未透過鎖相迴路內之回授路徑來產生展頻時脈訊號，因此，所產生之展頻訊號容易產生頻率飄移。
請參考第1圖，第1圖為習知一展頻時脈產生器10之示意圖。展頻時脈產生器10包含有一頻率合成器100及一三角波產生器102。頻率合成器100包含有一第一除頻器104、一相位偵測器106、一迴路濾波器108、一電壓控制振盪器110、一第二除頻器112、一第三除頻器114及一第一三角積分調變器116。第一除頻器100用 來對一參考頻率fin進行除頻，以產生一參考訊號Sin。相位偵測器106耦接於第一除頻器104，用來根據參考訊號Sin及一第一回饋訊號Sfb，產生一相位差訊號Sph。迴路濾波器108耦接於相位偵測器106，用來根據相位差訊號Sph，產生一濾波電壓訊號Sflt。電壓控制振盪器110耦接於迴路濾波器108，用來根據濾波電壓訊號Sflt，產生電壓輸出訊號Svo。第三除頻器114耦接於電壓控制振盪器110及第二除頻器112之間，用來對電壓輸出訊號Svo進行除頻，以產生輸出頻率訊號Sof。第二除頻器112耦接於相位偵測器106及第三除頻器114之間，用來根據輸出頻率訊號Sof，產生第一回饋訊號Sfb。第一三角積分調變器116耦接於第二除頻器112與三角波產生器102之間，用來控制第二除頻器112之一除頻倍率T1。至於三角波產生器102則耦接於頻率合成器100之第一三角積分調變器116，用來根據一頻率控制訊號ftw，產生一三角波訊號Stw。
在頻率合成器100中，第二除頻器112為一整數運算，透過第一三角積分調變器116來控制第二除頻器112之運作，可使第二除頻器112之除頻倍率T1為一時變整數，因而使除頻倍率T1之一平均值為一非整數值，以達成高解析度之頻率合成運作，接著將三角波產生器102產生之三角波形輸出至具有高解析度之頻率合成器100後，即可完成展頻需求。然而，頻率合成器100於不同的頻率、電壓、溫度等等環境下都可能造成增益的變化，展頻時輸出之頻率訊號亦會出現上下不對稱的情況。因此，如何減少不同環境因素對展頻時輸出之頻率訊號造成之頻率偏移，已成為業界所努力的目標 之一。
因此，本發明主要提供一種展頻時脈產生器，其可提供一頻率補償量以減少輸出頻率訊號之頻率偏移量。
本發明揭露一種展頻時脈產生器，包含有一頻率比較器，用來根據一參考訊號及相關於一輸出頻率訊號之一頻率訊號，以產生一補償訊號；一三角波產生器，用來根據一頻率控制訊號，產生一三角波訊號；一加法器，耦接於該三角波產生器及該頻率比較器之間，用來將該補償訊號補償至該三角波訊號，以產生一加法結果；以及一頻率合成器，耦接於該頻率比較器及該加法器，用來產生該輸出頻率訊號，並根據該加法結果調整該輸出頻率訊號，以降低該輸出頻率訊號之偏移。
本發明另揭露一種產生一展頻時脈之方法，該方法包含有由一頻率比較器根據一參考訊號及相關於一輸出頻率訊號之一頻率訊號，以產生一補償訊號；由一三角波產生器根據一頻率控制訊號，以產生一三角波訊號；由一加法器將該補償訊號補償至該三角波訊號，以產生一加法結果；以及由一頻率合成器產生該輸出頻率訊號，並根據該加法結果來調整該輸出頻率訊號，以降低該輸出頻率訊號之偏移。
本發明主要精神係利用頻率比較器來比較展頻時脈產生器之參考訊號及相關於輸出頻率訊號之頻率訊號，再將比較結果補償至展頻時脈產生器之三角波訊號，進而控制展頻時脈產生器之頻率合成器之運作，以調整展頻時脈產生器之輸出頻率訊號。其中，頻率訊號可選擇展頻時脈產生器之回饋訊號，亦可以選擇展頻時脈產生器之輸出頻率訊號，又或者是選擇對輸出頻率訊號進行除頻後之訊號。參考訊號與相關於輸出頻率訊號之頻率訊號皆可依照系統之需求做調整，例如倍率調整，而不限於此。
請參考第2圖，第2圖為本發明實施例一展頻時脈產生器20之示意圖。展頻時脈產生器20係建立於習知之展頻時脈產生器10之上，故相同元件延用相同名稱及符號表示。展頻時脈產生器20相較於展頻時脈產生器10增加了一頻率比較器200及一加法器202。加法器202耦接於三角波產生器102與頻率合成器100之間，而頻率比較器200則耦接於頻率合成器100與加法器202之間。
詳細來說，頻率比較器200用來比較第一除頻器100所產生之參考訊號Sin及第二除頻器112所產生之第一回饋訊號Sfb，並據以產生一補償訊號Scomp。加法器202用來將補償訊號Scomp補償至三角波訊號Stw，以產生一加法結果R。接著，第一三角積分調變器 116利用加法結果R來控制第二除頻器112之除頻倍率T1，以調整頻率合成器100之輸出頻率訊號Sof。換句話說，透過頻率比較器200之比較動作以及加法器202之補償動作，展頻時脈產生器20可將頻率比較器200所產生之補償量補償至三角波訊號Stw，以進一步地控制第二除頻器112之除頻倍率T1，並據以調整頻率合成器100之輸出頻率訊號Sof，因而達成降低輸出頻率訊號Sof之平均頻率偏移之目的。至於展頻時脈產生器20之頻率合成器100之運作已於先前技術中詳細說明，於此不再贅述。
簡言之，展頻時脈產生器20利用頻率比較器200來對參考訊號Sin及第一回饋訊號Sfb進行比較，再透過加法器202將比較結果補償至用來展頻之三角波訊號Stw，進而調整頻率合成器100之輸出頻率訊號Sof，以減少不同環境因素對輸出頻率訊號Sof造成之頻率偏移。
展頻時脈產生器20主要係以第二除頻器112所產生之第一回饋訊號Sfb作為相關於輸出頻率訊號Sof之頻率訊號，並將之與參考訊號Sin進行比較，進而補償三角波訊號Stw，及調整輸出頻率訊號Sof。除此之外，亦可直接將輸出頻率訊號Sof與參考訊號Sin進行比較，亦可達成相似效果。
請參考第3圖，第3圖為本發明實施例一展頻時脈產生器30之示意圖。展頻時脈產生器30係建立於展頻時脈產生器20之上， 二者結構大致相同，差別在於展頻時脈產生器30以一頻率比較器300取代展頻時脈產生器20之頻率比較器200。頻率比較器300不同於頻率比較器200之處在於頻率比較器300係用來根據參考訊號Sin及輸出頻率訊號Sof，以產生一補償訊號Scomp。至於其它部份的運作方式皆如第2圖之說明，於此不再贅述。
值得一提的是，頻率比較器300係針對參考訊號Sin及輸出頻率訊號Sof進行比較，再將比較結果補償至用來展頻之三角波訊號Stw，進而調整頻率合成器100之輸出頻率訊號Sof。換句話說，頻率比較器300、加法器202及頻率合成器100形成一迴路，且該迴路包含有頻率合成器100之鎖相迴路(由相位偵測器106、迴路濾波器108、電壓控制振盪器110、第二除頻器112、第三除頻器114所組成)，由此可知，頻率比較器300產生之補償訊號Scomp會回饋至頻率合成器100之鎖相迴路，並於頻率合成器100產生輸出頻率訊號Sof時，將頻率比較器300之補償結果生效於輸出頻率訊號Sof。也就是說，每一次的展頻運作皆可透過補償動作來影響下一次的展頻運作。
簡言之，展頻時脈產生器30利用頻率比較器300之比較結果來調整頻率合成器100之輸出頻率訊號Sof，如此一來，不僅可以減少不同環境因素對輸出頻率訊號Sof造成之頻率偏移，亦可以將頻率比較器300之補償結果可生效於輸出頻率訊號Sof。
另一方面，本發明另可採用對輸出頻率訊號Sof進行除頻後之訊號作為相關於輸出頻率訊號Sof之頻率訊號。請繼續參考第4圖，第4圖為本發明實施例一展頻時脈產生器40之示意圖。展頻時脈產生器40相較於展頻時脈產生器30增加了一第四除頻器402及一第二三角積分調變器404，並以一頻率比較器400取代頻率比較器300。第四除頻器402耦接於第三除頻器114與頻率比較器400之間，用來對輸出頻率訊號Sof進行除頻，以產生一除頻訊號Sd，並將除頻訊號Sd輸出至頻率比較器400。第二三角積分調變器404則耦接於第四除頻器402，透過用來產生三角波訊號Stw之頻率控制訊號ftw來控制第四除頻器402之一除頻倍率T2。再者，頻率比較器400不同於頻率比較器300之處係根據參考訊號Sin及除頻訊號Sd來產生補償訊號Scomp，使得參考訊號Sin及除頻訊號Sd係於相同倍率下進行比較。另外，第四除頻器402為一整數運算，透過第二三角積分調變器404來控制第四除頻器402之運作，可使第四除頻器402之除頻倍率T2為一時變整數，因而使得除頻倍率T2之一平均值為一非整數值。至於其它部份的運作方式皆如第3圖所述，於此不再贅述。
值得一提的是，第四除頻器402及第二三角積分調變器404係用來將參考訊號Sin及輸出頻率訊號Sof調整至相同倍率，因此，若是透過第四除頻器402已可使相關於輸出頻率訊號Sof之除頻訊號Sd與參考訊號Sin具有相同倍率，則可省略第二三角積分調變器404，如第5圖之展頻時脈產生器50所示。同理，若透過第三除頻 器114已可使輸出頻率訊號Sof與參考訊號Sin具有相同倍率，則可省略第四除頻器402及第二三角積分調變器404，如第3圖所示。
簡言之，展頻時脈產生器40與展頻時脈產生器30之運作方式大致相同，不同之處在於展頻時脈產生器40係當將參考訊號Sin與輸出頻率訊號Sof無法調整至相同倍率時，將不同倍率之參考訊號Sin與輸出頻率訊號Sof調整至相同倍率，使頻率比較器400可正常執行比較動作。因此，展頻時脈產生器40如同展頻時脈產生器30仍可達到減少不同環境因素對輸出頻率訊號Sof造成之頻率偏移之目的，亦可將頻率比較器400之補償結果生效於輸出頻率訊號Sof。
由上述之展頻時脈產生器20、30及40可歸納出一種產生一展頻時脈之方法，該方法係由頻率比較器(其可為頻率比較器200、頻率比較器300或頻率比較器400)根據參考訊號Sin及相關於輸出頻率訊號Sof之頻率訊號，以產生補償訊號Scomp，再由三角波產生器102根據頻率控制訊號ftw，以產生三角波訊號Stw，接著由加法器202將補償訊號Scomp補償至三角波訊號Stw，以產生加法結果R，再由頻率合成器100產生輸出頻率訊號Sof，並根據加法結果R來調整輸出頻率訊號Sof，以降低輸出頻率訊號Sof之頻率偏移。其中，相關於輸出頻率訊號Sof之頻率訊號可選擇第一回饋訊號Sfb，或是輸出頻率訊號Sof，又或者是對輸出頻率訊號Sof除頻後之除頻訊號Sd。至於此方法之詳細說明如前所述，於此不贅述。
於習知技術中，展頻時脈產生器並未透過其鎖相迴路內之回授路徑來產生展頻時脈訊號，因此，所產生之展頻訊號容易產生飄移，而且，展頻時脈產生器之頻率合成器於不同的頻率、電壓、溫度等等環境下都可能造成增益的變化，展頻時輸出之頻率訊號亦會出現上下不對稱的情況。相較之下，本發明於展頻時脈產生器外另加上一頻率比較器來針對頻率合成器之參考訊號及輸出頻率訊號進行比較，再透過一加法器將比較結果補償至用來展頻之三角波訊號，進而調整展頻時脈產生器之輸出頻率訊號，以減少不同環境因素對輸出頻率訊號造成之頻率偏移。
綜上所述，透過頻率比較器及加法器之運作，本發明之展頻時脈產生器可利用頻率比較器產生之補償結果來補償用來展頻之三角波訊號，以減少不同環境因素對展頻時脈產生器之輸出頻率訊號造成之頻率偏移。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、20、30、40、50‧‧‧展頻時脈產生器
100‧‧‧頻率合成器
102‧‧‧三角波產生器
104‧‧‧第一除頻器
106‧‧‧相位偵測器
108‧‧‧迴路濾波器
110‧‧‧電壓控制振盪器
112‧‧‧第二除頻器
114‧‧‧第三除頻器
116‧‧‧第一三角積分調變器
200、300、400‧‧‧頻率比較器
202‧‧‧加法器
402‧‧‧第四除頻器
404‧‧‧第二三角積分調變器
fin‧‧‧參考頻率
ftw‧‧‧頻率控制訊號
Sin‧‧‧參考訊號
Sfb‧‧‧第一回饋訊號
Sph‧‧‧相位差訊號
Sflt‧‧‧濾波電壓訊號
Svo‧‧‧電壓輸出訊號
Sof‧‧‧輸出頻率訊號
Stw‧‧‧三角波訊號
Scomp‧‧‧補償訊號
R‧‧‧加法結果
Sd‧‧‧除頻訊號
T1、T2‧‧‧除頻倍率
第1圖為習知一展頻時脈產生器之示意圖。
第2圖為本創作實施例一展頻時脈產生器之示意圖。
第3圖為本創作實施例一展頻時脈產生器之示意圖。
第4圖為本創作實施例一展頻時脈產生器之示意圖。
第5圖為本創作實施例一展頻時脈產生器之示意圖。
20‧‧‧展頻時脈產生器
100‧‧‧頻率合成器
102‧‧‧三角波產生器
104‧‧‧第一除頻器
106‧‧‧相位偵測器
108‧‧‧迴路濾波器
110‧‧‧電壓控制振盪器
112‧‧‧第二除頻器
114‧‧‧第三除頻器
116‧‧‧第一三角積分調變器
200‧‧‧頻率比較器
202‧‧‧加法器
fin‧‧‧參考頻率
ftw‧‧‧頻率控制訊號
Sin‧‧‧參考訊號
Sfb‧‧‧第一回饋訊號
Sph‧‧‧相位差訊號
Sflt‧‧‧濾波電壓訊號
Svo‧‧‧電壓輸出訊號
Sof‧‧‧輸出頻率訊號
Stw‧‧‧三角波訊號
Scomp‧‧‧補償訊號
R‧‧‧加法結果
T1‧‧‧除頻倍率

Claims (15)

  1. 一種展頻時脈產生器，包含有：一頻率比較器，用來根據一參考訊號及相關於一輸出頻率訊號之一頻率訊號，產生一補償訊號；一三角波產生器，用來根據一頻率控制訊號，產生一三角波訊號；一加法器，耦接於該三角波產生器及該頻率比較器之間，用來將該補償訊號補償至該三角波訊號，以產生一加法結果；以及一頻率合成器，耦接於該頻率比較器及該加法器，用來產生該輸出頻率訊號，並根據該加法結果調整該輸出頻率訊號，以降低該輸出頻率訊號之偏移。
  2. 如請求項1所述之展頻時脈產生器，其中該頻率合成器包含有：一第一除頻器，用來對一參考頻率進行除頻，以產生該參考訊號；一相位偵測器，耦接於該第一除頻器，用來根據該參考訊號及一第一回饋訊號，產生一相位差訊號；一迴路濾波器，耦接於該相位偵測器，用來根據該相位差訊號，產生一濾波電壓訊號；一電壓控制振盪器，耦接於該迴路濾波器，用來根據該濾波電壓訊號，產生該輸出頻率訊號；一第二除頻器，耦接於該相位偵測器及該電壓控制振盪器之 間，用來根據該輸出頻率訊號，產生該第一回饋訊號；一第三除頻器，耦接於該電壓控制振盪器及該第二除頻器之間，用來對該輸出頻率訊號進行除頻，以產生該輸出頻率訊號；以及一第一三角積分調變器，耦接於該第二除頻器與該加法器之間，用來根據該加法結果，控制該第二除頻器之一第一除頻倍率。
  3. 如請求項2所述之展頻時脈產生器，其中相關於該輸出頻率訊號之該頻率訊號係該第一回饋訊號。
  4. 如請求項2所述之展頻時脈產生器，其中相關於該輸出頻率訊號之該頻率訊號係該輸出頻率訊號。
  5. 如請求項4所述之展頻時脈產生器，其另包含有一第四除頻器，用來對該輸出頻率訊號進行除頻，以產生一除頻訊號作為該頻率訊號。
  6. 如請求項5所述之展頻時脈產生器，其另包含有一第二三角積分調變器，耦接於該第四除頻器，用來控制該第四除頻器之一第二除頻倍率。
  7. 如請求項5所述之展頻時脈產生器，其中該第四除頻器係一整 數除頻器，且該第二除頻倍率係為一時變整數，使該第二除頻倍率之一平均值為一非整數值。
  8. 如請求項2所述之展頻時脈產生器，其中該第一除頻器係為一整數除頻器，且該第一除頻倍率係一時變整數，使該第一除頻倍率之一平均值為一非整數值。
  9. 一種產生一展頻時脈之方法，該方法包含有：由一頻率比較器根據一參考訊號及相關於一輸出頻率訊號之一頻率訊號，產生一補償訊號；由一三角波產生器根據一頻率控制訊號，以產生一三角波訊號；由一加法器將該補償訊號補償至該三角波訊號，以產生一加法結果；以及由一頻率合成器產生該輸出頻率訊號，並根據該加法結果來調整該輸出頻率訊號，以降低該輸出頻率訊號之偏移。
  10. 如請求項9所述之方法，其中由該頻率合成器根據該加法結果來調整該輸出頻率訊號之步驟包含有：對一參考頻率進行除頻，以產生該參考訊號；根據該參考訊號及一第一回饋訊號，產生一相位差訊號；對該相位差訊號進行濾波，以產生一濾波電壓訊號；根據該濾波電壓訊號，產生該輸出頻率訊號；根據該加法結果，決定一第一除頻倍率；以及 根據該第一除頻倍率對該輸出頻率訊號進行除頻，以產生該第一回饋訊號。
  11. 如請求項10所述之方法，其中相關於該輸出頻率訊號之該頻率訊號係該第一回饋訊號。
  12. 如請求項10所述之方法，其中相關於該輸出頻率訊號之該頻率訊號係該輸出頻率訊號。
  13. 如請求項12所述之方法，其另包含有根據一第二除頻倍率對該輸出頻率訊號進行除頻。
  14. 如請求項13所述之方法，其中該除頻運算係一整數除頻運算，且該第二除頻倍率係為一時變整數，使該第二除頻倍率之一平均值為一非整數值。
  15. 如請求項10所述之方法，其中該除頻運算係一整數除頻運算，且該第一除頻倍率係為一時變整數，使該第一除頻倍率之一平均值為一非整數值。
TW101146980A 2012-12-12 2012-12-12 展頻時脈產生器 TW201424271A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101146980A TW201424271A (zh) 2012-12-12 2012-12-12 展頻時脈產生器
US13/832,018 US8786335B2 (en) 2012-12-12 2013-03-15 Spread-spectrum clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146980A TW201424271A (zh) 2012-12-12 2012-12-12 展頻時脈產生器

Publications (1)

Publication Number Publication Date
TW201424271A true TW201424271A (zh) 2014-06-16

Family

ID=50880297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146980A TW201424271A (zh) 2012-12-12 2012-12-12 展頻時脈產生器

Country Status (2)

Country Link
US (1) US8786335B2 (zh)
TW (1) TW201424271A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964660A (zh) * 2018-07-19 2018-12-07 重庆湃芯入微科技有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484939B2 (en) * 2014-05-16 2016-11-01 Lattice Semiconductor Corporation Techniques for fractional-N phase locked loops
EP3624344B1 (en) * 2017-07-04 2021-08-25 Mitsubishi Electric Corporation Pll circuit
US11714127B2 (en) * 2018-06-12 2023-08-01 International Business Machines Corporation On-chip spread spectrum characterization
EP3806338B1 (en) * 2018-07-10 2023-05-10 Mitsubishi Electric Corporation Phase-locked loop circuit
US11146307B1 (en) * 2020-04-13 2021-10-12 International Business Machines Corporation Detecting distortion in spread spectrum signals
US11693446B2 (en) 2021-10-20 2023-07-04 International Business Machines Corporation On-chip spread spectrum synchronization between spread spectrum sources
US11764795B2 (en) * 2021-11-29 2023-09-19 Qualcomm Incorporated Fractional phase locked loop (PLL) with digital control driven by clock with higher frequency than PLL feedback signal
US11962509B2 (en) * 2022-04-19 2024-04-16 Dell Products, Lp Spread spectrum high-speed serial link

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108452A1 (en) * 2005-04-15 2006-10-19 Semtech Neuchâtel SA Electronic circuit for the analog-to-digital conversion of an analog input signal
US7327172B2 (en) * 2005-06-27 2008-02-05 Lsi Corporation Integrated clock generator with programmable spread spectrum using standard PLL circuitry
TWI376877B (en) * 2008-12-26 2012-11-11 Ind Tech Res Inst Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same
JP5473669B2 (ja) * 2010-02-23 2014-04-16 ルネサスエレクトロニクス株式会社 クロック生成回路と半導体装置
JP2012060505A (ja) * 2010-09-10 2012-03-22 On Semiconductor Trading Ltd 振動スピーカの駆動制御回路
KR20120047379A (ko) * 2010-11-03 2012-05-14 한국전자통신연구원 확산 스펙트럼 클럭 발생 회로
US8742864B2 (en) * 2010-11-04 2014-06-03 Qualcomm Incorporated Method and digital circuit for generating a waveform from stored digital values
JP2012205046A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体集積回路およびその動作方法
US8692599B2 (en) * 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964660A (zh) * 2018-07-19 2018-12-07 重庆湃芯入微科技有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN108964660B (zh) * 2018-07-19 2024-02-06 重庆湃芯创智微电子有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路

Also Published As

Publication number Publication date
US20140159787A1 (en) 2014-06-12
US8786335B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
TW201424271A (zh) 展頻時脈產生器
JP5672092B2 (ja) スペクトラム拡散クロック発生回路
US9838026B2 (en) Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators
US6559698B1 (en) Spread spectrum type clock generating circuit
US20100214031A1 (en) Spectrum spread clock generation device
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
JP2015527826A (ja) 可変周波数コムラインおよび周波数トグリングを利用するシンセサイザー方法
JP6494888B2 (ja) Ｐｌｌ回路
US9280928B2 (en) Apparatus and method for driving LED display
US8004324B2 (en) Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function
US6943598B2 (en) Reduced-size integrated phase-locked loop
US10547315B2 (en) Frequency divider and a transceiver including the same
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
JP2006324750A (ja) クロック生成回路
KR20150088661A (ko) 가변 주파수 신호 합성 방법 및 이를 이용한 가변 주파수 신호 합성기
US9571071B2 (en) Frequency synthesizer circuit
JP2008048320A (ja) Ｐｌｌ回路
JP4033154B2 (ja) フラクショナルｎ周波数シンセサイザ装置
US10666271B1 (en) Frequency synthesizer and method of operating the same
TWI474622B (zh) 應用雜訊濾波技巧的非整數頻率合成器及其操作方法
JP2009016973A (ja) シンセサイザ
US20130200932A1 (en) Delay Lock Loop Circuit and Method
JP2015103895A (ja) スペクトラム拡散クロック発生回路
JP5793127B2 (ja) 周波数シンセサイザ
TW201340616A (zh) 頻率合成器