CN108962848B - 一种功率器件及其制作方法 - Google Patents

一种功率器件及其制作方法 Download PDF

Info

Publication number
CN108962848B
CN108962848B CN201810782322.4A CN201810782322A CN108962848B CN 108962848 B CN108962848 B CN 108962848B CN 201810782322 A CN201810782322 A CN 201810782322A CN 108962848 B CN108962848 B CN 108962848B
Authority
CN
China
Prior art keywords
groove
trench
layer
silicon wafer
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810782322.4A
Other languages
English (en)
Other versions
CN108962848A (zh
Inventor
徐立根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Liuhe Technology Venture Capital Development Co.,Ltd.
Original Assignee
Nanjing Liuhe Technology Venture Capital Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Liuhe Technology Venture Capital Development Co ltd filed Critical Nanjing Liuhe Technology Venture Capital Development Co ltd
Priority to CN201810782322.4A priority Critical patent/CN108962848B/zh
Publication of CN108962848A publication Critical patent/CN108962848A/zh
Application granted granted Critical
Publication of CN108962848B publication Critical patent/CN108962848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种功率器件及其制作方法，包括：在硅片上表面形成第一沟槽，在所述硅片下表面形成第二沟槽；在所述第一沟槽内形成源极和栅极结构；在所述第二沟槽内形成背面电极；在所述硅片上表面所述第一沟槽两侧形成第三沟槽和第四沟槽，在所述硅片下表面所述第二沟槽两侧形成第五沟槽和第六沟槽；在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽的侧壁和底面形成介质层；在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内形成第一金属层；在所述正面电极的上表面和所述背面电极的下表面分别形成第一防水层和第二防水层；将所述硅片上表面连接第一散热结构，将所述硅片下表面连接第二散热结构，增加功率器件的热耗散。

Description

一种功率器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体涉及一种功率器件及其制作方法。
背景技术
功率电子器件正朝着模块化、智能化的方向发展，大规模、超大规模集成电路的出现导致功率电子器件的集成度越来越高，基板上各类芯片的组装数及组装密度也越来越大要缩小功率电子模块的体积，进一步提高功率密度，就要求无论在稳态还是瞬态条件下，功率模块都能够拥有良好的电、热性能和工作可靠性。这些都导致芯片在使用过程中承受越来越多的高温或温度漂移。高温对功率电子产品的可靠性及快速老化有很大影响，而过高温度以及温度循环常常直接导致产品提前失效。因此，有效的热管理成为功率电子未来发展的一大挑战，对封装技术和封装材料的研发和进步提出了更高的要求。
目前常用的冷却封装技术为双面冷却器件形式，但这仍不能有效散热。因此，需要一种大幅度提高功率电子元器件的最大输出功率，降低功率电子元器件工作温度从而提高其工作寿命以及保证元器件表面均匀散热，防止工作温度过高而导致整个器件的可靠性降低的散热封装器件。
发明内容
本发明正是基于上述问题，提出了一种功率器件及其制作方法，在增加功率器件的热耗散的同时提高功率器件的工作可靠性。
有鉴于此，本发明实施例一方面提出了一种功率器件，该功率器件包括：
硅片；
第一沟槽，形成于所述硅片上表面；
第二沟槽，形成于所述硅片下表面；
源极和栅极结构，形成于所述第一沟槽内，其中，所述源极和栅极结构包括正面电极；
背面电极，形成于所述第二沟槽内；
形成于所述硅片上表面所述第一沟槽两侧的第三沟槽和第四沟槽；
形成于所述硅片下表面所述第二沟槽两侧的第五沟槽和第六沟槽；
介质层，形成于所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽的侧壁和底面；
第一金属层，形成于所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内；
第一防水层和第二防水层，分别形成于所述正面电极的上表面和所述背面电极的下表面，并分别填满所述第一沟槽和所述第二沟槽；
第一散热结构和第二散热结构，分别与所述硅片上表面和所述硅片下表面连接。
进一步地，还包括形成于所述硅片上表面和所述硅片下表面的第二金属层，所述第一金属层与所述第二金属层相连接。
进一步地，位于所述硅片上表面的所述第二金属层的上表面与所述第一防水层的上表面持平。
进一步地，所述第一沟槽与所述第二沟槽相对设置。
进一步地，所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽均包括相互平行的两个沟槽。
本发明实施例另一方面提供一种功率器件的制作方法，该方法包括：
提供硅片；
在所述硅片上表面形成第一沟槽，在所述硅片下表面形成第二沟槽；
在所述第一沟槽内形成源极和栅极结构，其中，所述源极和栅极结构包括正面电极；
在所述第二沟槽内形成背面电极；
在所述硅片上表面所述第一沟槽两侧形成第三沟槽和第四沟槽，在所述硅片下表面所述第二沟槽两侧形成第五沟槽和第六沟槽；
在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽的侧壁和底面形成介质层；
在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内形成第一金属层；
在所述正面电极的上表面和所述背面电极的下表面分别形成第一防水层和第二防水层，所述第一防水层和所述第二防水层分别填满所述第一沟槽和所述第二沟槽；
将所述硅片上表面连接第一散热结构，将所述硅片下表面连接第二散热结构。
进一步地，所述在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内形成第一金属层具体包括：
在所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内形成第一金属层；
在所述硅片上表面以及所述硅片下表面形成第二金属层，将所述第一金属层与所述第二金属层连接。
进一步地，所述在所述正面电极的上表面和所述背面电极的下表面分别形成第一防水层和第二防水层，所述第一防水层和所述第二防水层分别填满所述第一沟槽和所述第二沟槽具体包括：
将位于所述硅片上表面的所述第二金属层的上表面与所述第一防水层的上表面持平。
进一步地，将所述第一沟槽与所述第二沟槽相对设置。
进一步地，所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽均包括相互平行的两个沟槽。
本发明实施例提出的技术方案通过，本发明实施例提出的技术方案从功率器件结构入手，通过在芯片内增加散热结构，该结构和芯片双面基板连接，大大增加了功率器件芯片的热耗散，提高了工作可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一个实施例提供的功率器件的制作方法的流程示意图；
图2是本发明的一个实施例提供的功率器件的结构示意图；
图3至图7是本发明的一个实施例提供的功率器件的制作方法步骤的结构示意图；
图中：1、硅片；2、第一沟槽；3、第二沟槽；4、源极和栅极结构；41、正面电极；5、背面电极；6、第三沟槽；61、第三二沟槽；7、第四沟槽；71、第四一沟槽；72、第四二沟槽；8、第五沟槽；81、第五一沟槽；82、第五二沟槽；9、第六沟槽；91、第六一沟槽；92、第六二沟槽；10、介质层；11、第一金属层；12、第二金属层；13、第一防水层；14、第二防水层；15、第一散热结构；151、第一散热片；152、第一覆铜陶瓷基板；16、第二散热结构；161、第二散热片；162、第二覆铜陶瓷基板。
具体实施方式
以下将参阅附图更详细地描述本发明。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
下面参阅附图，对本发明实施例一种功率器件的制作方法加以详细阐述。
以下结合图1至图7对本发明实施例提供的一种功率器件及其制作方法进行详细说明。
本发明实施例提供一种功率器件的制作方法，如图1和图2所示，该功率器件的制作方法包括：
步骤S01：提供硅片1，在所述硅片1上表面形成第一沟槽2，在所述硅片1下表面形成第二沟槽3；
步骤S02：在所述第一沟槽2内形成源极和栅极结构4，其中，所述源极和栅极结构4包括正面电极41，在所述第二沟槽3内形成背面电极5；
步骤S03：在所述硅片1上表面所述第一沟槽2两侧形成第三沟槽6和第四沟槽7，在所述硅片1下表面所述第二沟槽3两侧形成第五沟槽8和第六沟槽9；
步骤S04：在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9的侧壁和底面形成介质层10；
步骤S05：在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9内形成第一金属层11；
步骤S06：在所述正面电极41的上表面和所述背面电极5的下表面分别形成第一防水层13和第二防水层14，所述第一防水层13和所述第二防水层14分别填满所述第一沟槽2和所述第二沟槽3；
步骤S07：将所述硅片1上表面连接第一散热结构15，将所述硅片1下表面连接第二散热结构16。
请参阅图3，执行步骤S01，具体为：提供硅片1，在所述硅片1上表面形成第一沟槽2，在所述硅片1下表面形成第二沟槽3。需要说明的是，所述硅片1为集成电路中的载体，所述硅片1起到支撑的作用，所述硅片1也可以参与所述集成电路的工作。优选地，所述硅片1为单晶硅片，这是因为单晶硅材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在所述硅片1上表面形成第一沟槽2。所述第一沟槽2通过在所述硅片1上表面刻蚀形成，其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，使用的干法刻蚀具体为，在所述硅片1的上表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述硅片1的上表面形成光刻胶层，在所述光刻胶层上通过刻蚀形成在所述硅片1上表面的第一沟槽2，去除所述第一光刻胶层。所述第二沟槽3与所述第一沟槽2的结构和作用相同，因此所述第一沟槽2与所述第二沟槽3实质相同，因此，所述第二沟槽3形成的方法也与所述第一沟槽2相同，同样优选地为干法刻蚀，由于上面已有详细描述，在此不再赘述所述第二沟槽3形成的方法。
请参阅图4，执行步骤S02，具体为：在所述第一沟槽2内形成源极和栅极结构4，其中，所述源极和栅极结构4包括正面电极41，在所述第二沟槽3内形成背面电极5。在本发明的一些实施例中，在所述第一沟槽2的底面形成源极和栅极结构4。所述源极和栅极结构4包括源极和栅极，所述源极和栅极组成所述正面电极41。在本发明的一些实施例中，所述形成的源极和栅极结构4可以通过常规工艺在所述第一沟槽2的底面形成。适用于本发明实施例技术方案中的源极和栅极结构4有很多种，例如，所述功率器件结构可以为VDMOS(verticaldouble-diffused MOSFET，即垂直双扩散金属氧化物半导体场效应晶体管)中的源极和栅极结构，也可以为LDMOS(Laterally Diffused Metal Oxide Semiconductor，即横向扩散金属氧化物半导体)中的源极和栅极结构，也可以为IGBT(Insulated Gate BipolarTransistor，即绝缘栅双极型晶体管)的源极和栅极结构，但不限于上述几种功率器件结构。
在本发明的一些实施例中，将所述硅片1的下表面覆盖金属材料，使得所述硅片1下表面金属化，以形成背面金属层，所述背面金属层形成背面电极5。
请参阅附图5，执行步骤S03，具体为：在所述硅片1上表面所述第一沟槽2两侧形成第三沟槽6和第四沟槽7，在所述硅片1下表面所述第二沟槽3两侧形成第五沟槽8和第六沟槽9。所述第三沟槽6和所述第四沟槽7均通过在所述硅片1上表面刻蚀形成，所述第五沟槽8和所述第六沟槽9均通过在所述硅片1下表面刻蚀形成，其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，使用的干法刻蚀具体为，在所述硅片1的上表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述硅片1的上表面形成第二光刻胶层，在所述第二光刻胶层上通过刻蚀形成从所述硅片1上表面延伸至所述硅片1内的所述第三沟槽6和所述第四沟槽7，去除所述第二光刻胶层；同理，在所述硅片1的下表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述硅片1的下表面形成第三光刻胶层，在所述第三光刻胶层上通过刻蚀形成从所述硅片1下表面延伸至所述硅片1内的所述第五沟槽8和所述第六沟槽9，去除所述第三光刻胶层。优选地，所述第三沟槽6和所述第四沟槽7的深度大于所述第一沟槽2的深度，所述第五沟槽8和所述第六沟槽9的深度大于所述的第二沟槽3的深度，即所述第三沟槽6和所述第四沟槽7相对于所述第一沟槽2为深沟槽，所述第五沟槽8和所述第六沟槽9相对于所述第二沟槽3为深沟槽，使得所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9尽可能地深入到所述硅片1的内部，从而最大程度地增大与所述硅片1的接触面积，更多地将所述硅片1内产生或传导的热量散发到所述硅片1外部。
请参阅附图5，执行步骤S04，具体为：在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9的侧壁和底面形成介质层10。所述介质层10的材料为氧化硅或氮化硅或氮氧化硅，具体可以通过采用溅射或热氧化法或化学气相沉积工艺形成所述介质层10。优选的，所述介质层10为热氧化形成的氧化硅层，在后续的掺杂步骤中，所述氧化硅层作为保护层，并且将作为最终器件的层间绝缘层。另外，所述介质层10设有一定的厚度，使得所述介质层10起到隔离电流和绝缘的作用。
请参阅附图5，执行步骤S05，具体地：在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9内形成第一金属层11。在本发明的一些实施例中，由于所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9的侧壁和底面均形成有介质层10，因此，所述第一金属层11形成于所述介质层10内，并且所述第一金属层11将所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9填满。
进一步地，所述在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9内形成第一金属层11具体包括：在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9内形成第一金属层11；在所述硅片1上表面以及所述硅片1下表面形成第二金属层12，将所述第一金属层11与所述第二金属层12连接。在本发明的一些实施例中，所述硅片1除了所述第一沟槽2和所述第二沟槽3之外的上表面以及下表面均覆盖一层金属，形成第二金属层12，需要说明的是，所述第一金属层11与所述第二金属层12联通，使得所述第一金属层11与所述第二金属层12接触并连接，从而将所述硅片1内产生或传导过来的热量散发到硅片1的外部。
请参阅附图6，执行步骤S06，具体地：在所述正面电极41的上表面和所述背面电极5的下表面分别形成第一防水层13和第二防水层14，所述第一防水层13和所述第二防水层14分别填满所述第一沟槽2和所述第二沟槽3。在本发明的一些实施例中，所述第一防水层13和所述第二防水层14均为防水层，需要说明的是，所述防水层为塑胶树脂材料制成，且所述防水层用于封装所述源极和栅极结构4，以及封装背面电极5形成的漏极结构。所述防水层不仅使得所述硅片1以及形成的源极和栅极以及漏极结构防水，还能防污染，使得整个器件结构钝化，提升功率器件的可靠性。
在本发明的一些实施例中，所述正面电极41和所述背面电极5都覆盖有防水层，且防水层的大部分都不去除，这是为了在所述正面电极41和所述背面电极5上形成的防水层中形成通孔，并引出连接线。
请参阅附图7，执行步骤S07，具体为：将所述硅片1上表面连接第一散热结构15，将所述硅片1下表面连接第二散热结构16。在本发明的一些实施例中，所述第一散热结构15包括第一散热片151和第一覆铜陶瓷基板152，所述第二散热结构16包括第二散热片161和第二覆铜陶瓷基板162，其中，所述第一散热片151通过第一黏胶层(图未示)与所述第一覆铜陶瓷基板152连接，且所述第一覆铜陶瓷基板152通过所述第二黏胶层(图未示)与所述硅片1上表面的所述第二金属层12以及所述第一防水层13连接。对应的，所述第二散热片161通过第三黏胶层(图未示)与所述第二覆铜陶瓷基板162连接，且所述第二覆铜陶瓷基板162通过所述第四黏胶层(图未示)与所述硅片1下表面的所述第二金属层12以及所述第儿防水层连接。
进一步地，所述在所述正面电极41的上表面和所述背面电极5的下表面分别形成第一防水层13和第二防水层14，所述第一防水层13和所述第二防水层14分别填满所述第一沟槽2和所述第二沟槽3具体包括：将位于所述硅片1上表面的所述第二金属层12的上表面与所述第一防水层13的上表面持平。在本发明的一些实施例中，由于所述第一防水层13和所述第二防水层14将所述源极和栅极结构4以及漏极结构全封上，因此，所述硅片1上表面的所述第二金属层12以及所述第一防水层13与连接的与第二黏胶层之间不留空隙，所述硅片1下表面的所述第二金属层12以及所述第二防水层14与连接的与第四黏胶层之间不留空隙。
进一步地，将所述第一沟槽2与所述第二沟槽3相对设置。在本发明的一些实施例中，所述第一沟槽2与所述第二沟槽3相对设置，尤其所述第一沟槽2与所述第二沟槽3对称设置。当所述第一沟槽2与所述第二沟槽3相对设置时，使得所述第一沟槽2内和所述第二沟槽3内形成的功率器件具有良好的结构和较优的性能。
如图2所示，本发明实施例提供一种功率器件，所示功率器件包括：
硅片1；
第一沟槽2，形成于所述硅片1上表面；
第二沟槽3，形成于所述硅片1下表面；
源极和栅极结构4，形成于所述第一沟槽2内，其中，所述源极和栅极结构4包括正面电极41；
背面电极5，形成于所述第二沟槽3内；
形成于所述硅片1上表面所述第一沟槽2两侧的第三沟槽6和第四沟槽7；
形成于所述硅片1下表面所述第二沟槽3两侧的第五沟槽8和第六沟槽9；
介质层10，形成于所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9的侧壁和底面；
第一金属层11，形成于所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9内；
第一防水层13和第二防水层14，分别形成于所述正面电极41的上表面和所述背面电极5的下表面，并分别填满所述第一沟槽2和所述第二沟槽3；
第一散热结构15和第二散热结构16，分别与所述硅片1上表面和所述硅片1下表面连接。
可选地，关于所述第一沟槽2、所述第二沟槽3的形状，所述第一子沟槽和所述第二子沟槽的形状可以为矩形沟槽，也可以是方形沟槽，本领域技术人员还可以根据器件的电学性能选择不同形状的沟槽。
需要说明的是，所述第三沟槽6和所述第四沟槽7的开口朝向所述硅片1的上表面，对应的，所述第三沟槽6和所述第四沟槽7的底面位于所述第三沟槽6和所述第四沟槽7的开口的下方。所述第五沟槽8和所述第六沟槽9的开口朝向所述硅片1的下表面，对应的，所述第五沟槽8和所述第六沟槽9的底面位于所述第三沟槽6和所述第四沟槽7的开口的上方。
进一步地，在本发明的一些实施例中，如图5、图6以及图7所示，所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9均包括相互平行的两个沟槽。在本发明的一些实施例中，所述第三沟槽6与所述第四沟槽7可以平行设置，也可以不平行设置，对应地，所述第五沟槽8与所述第六沟槽9可以平行设置，也可以不平行设置，优选地，所述第三沟槽6与所述第四沟槽7平行设置，所述第五沟槽8与所述第六沟槽9平行设置，且所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9均包括相互平行的两个沟槽，从而使得形成的功率器件结构对称，使得散热更均匀。
在本发明的一些实施例中，所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9均包括相互平行的两个沟槽具体为，所述第三一沟槽61与所述第三二沟槽62相互平行，所述第四一沟槽71与所述第四二沟槽72相互平行，所述第五一沟槽81与所述第五二沟槽82相互平行，所述第六一沟槽91与所述第六沟槽92相互平行。
在本发明的一些实施例中，所述第一沟槽2两侧分别可以为一个沟槽，也可以为两个沟槽，甚至可以为三个或三个以上的沟槽，本领域技术人员可以根据实际情况确定所述第一沟槽2两侧分别形成的沟槽的数量。所述第二沟槽3两侧形成的沟槽的数量可以参照所述第一沟槽2两侧形成的沟槽的数量，在此不再进行赘述。优选地，所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9均包括相互平行的两个沟槽，考虑到硅片1需要尽可能地散热，而散热的最佳材料为金属材料，因此在本发明的较佳实施例中，在所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9中填充有金属层，所述金属层主要用于散热。但是考虑到所述硅片1需要重量尽可能小，集成程度尽可能高的芯片需求，不宜在芯片内集成过多的金属层，以免造成芯片的重量过高。因此，在本发明的较佳实施例中，所述第三沟槽6、所述第四沟槽7、所述第五沟槽8和所述第六沟槽9均包括相互平行的两个沟槽。
以上结合附图详细说明了本发明的技术方案，本发明从功率器件结构入手，通过在硅片1内增加包括有所述介质层10和所述第一金属层11以及所述第二金属层12的散热结构，该散热结构分布与第一散热片151、第二散热片161、第一覆铜陶瓷基板152、第二覆铜陶瓷基板162连接，从而使得热量通过上述结构散发出去，大大增加了功率器件芯片的热耗散，提高了工作可靠性。另外，该散热结构分布在芯片隔离和划片道区域内，不需要增加芯片面积。本发明制作的功率器件制造工艺简单，该散热结构可以在芯片常规制作过程中同时形成，使得制造成本降低。增加散热结构后，散热片通过金属和芯片内部连接，大大改善了芯片散热速度，降低了热阻，提高产品可靠性。需要说明的是，形成的芯片结构区域位于硅片1形成的深沟槽内，形成芯片结构后可以直接填充封装树脂，适用于圆片级封装。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种功率器件，其特征在于，包括：
硅片；
第一沟槽，形成于所述硅片上表面；
第二沟槽，形成于所述硅片下表面；
源极和栅极结构，形成于所述第一沟槽内，其中，所述源极和栅极结构包括正面电极；
背面电极，形成于所述第二沟槽内；
形成于所述硅片上表面所述第一沟槽两侧的第三沟槽和第四沟槽；
形成于所述硅片下表面所述第二沟槽两侧的第五沟槽和第六沟槽；
介质层，形成于所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽的侧壁和底面；
第一金属层，形成于所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽内；
第一防水层和第二防水层，分别形成于所述正面电极的上表面和所述背面电极的下表面，并分别填满所述第一沟槽和所述第二沟槽；
第一散热结构和第二散热结构，分别与所述硅片上表面和所述硅片下表面连接；
还包括形成于所述硅片上表面和所述硅片下表面的第二金属层，所述第一金属层与所述第二金属层相连接；位于所述硅片上表面的所述第二金属层的上表面与所述第一防水层的上表面持平；
所述第一沟槽与所述第二沟槽相对设置；
所述第三沟槽、所述第四沟槽、所述第五沟槽和所述第六沟槽均包括相互平行的两个沟槽；
所述第一散热结构包括第一散热片和第一覆铜陶瓷基板，所述第二散热结构包括第二散热片和第二覆铜陶瓷基板，所述第一散热片通过第一黏胶层与所述第一覆铜陶瓷基板连接，且所述第一覆铜陶瓷基板通过所述第二黏胶层与所述硅片上表面的所述第二金属层以及所述第一防水层连接；所述第二散热片通过第三黏胶层与所述第二覆铜陶瓷基板连接，且所述第二覆铜陶瓷基板通过所述第四黏胶层与所述硅片下表面的所述第二金属层以及所述第二防水层连接；
所述硅片上表面的所述第二金属层以及所述第一防水层与连接的第二黏胶层之间不留空隙，所述硅片下表面的所述第二金属层以及所述第二防水层与连接的第四黏胶层之间不留空隙。
CN201810782322.4A 2018-07-17 2018-07-17 一种功率器件及其制作方法 Active CN108962848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810782322.4A CN108962848B (zh) 2018-07-17 2018-07-17 一种功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810782322.4A CN108962848B (zh) 2018-07-17 2018-07-17 一种功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN108962848A CN108962848A (zh) 2018-12-07
CN108962848B true CN108962848B (zh) 2021-09-21

Family

ID=64495766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810782322.4A Active CN108962848B (zh) 2018-07-17 2018-07-17 一种功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108962848B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065620A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2006303145A (ja) * 2005-04-20 2006-11-02 Toyota Motor Corp 半導体装置
CN103117309A (zh) * 2013-02-22 2013-05-22 南京邮电大学 一种横向功率器件结构及其制备方法
CN103811336A (zh) * 2014-02-21 2014-05-21 成都方舟微电子有限公司 低功率应用的igbt功率器件及其制造方法
CN204885170U (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076715A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065620A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2006303145A (ja) * 2005-04-20 2006-11-02 Toyota Motor Corp 半導体装置
CN103117309A (zh) * 2013-02-22 2013-05-22 南京邮电大学 一种横向功率器件结构及其制备方法
CN103811336A (zh) * 2014-02-21 2014-05-21 成都方舟微电子有限公司 低功率应用的igbt功率器件及其制造方法
CN204885170U (zh) * 2015-08-21 2015-12-16 中国东方电气集团有限公司 具有自适应性的场截止电流控制型功率器件

Also Published As

Publication number Publication date
CN108962848A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US8609502B1 (en) Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2007273931A (ja) 電力用半導体素子、その製造方法及びその駆動方法
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
CN108172621A (zh) Ldmos晶体管及其制造方法
CN103579304A (zh) 包含消除应力层的半导体器件及制造方法
JP2009531868A (ja) マルチプレート分離構造を有する半導体デバイス
JP6737009B2 (ja) 半導体装置およびその製造方法
KR20100095791A (ko) 발광소자 패키지 및 그 제조방법
JP6127820B2 (ja) 半導体装置
CN108962848B (zh) 一种功率器件及其制作方法
CN112466936A (zh) 一种高压igbt器件及其制备方法
JP2011176026A (ja) 半導体素子の製造方法
KR101525653B1 (ko) 3차원 집적회로 구조체
CN109103153B (zh) 一种功率器件及其制备方法
CN106876350B (zh) 功率模块及其制造方法
CN108417545B (zh) 一种功率器件及其制备方法
JP2006173296A (ja) 半導体装置とその製造方法
CN211376620U (zh) 半导体结构和封装件
CN219286414U (zh) 半导体器件
CN108922872A (zh) 一种功率器件芯片及其制作方法
TWI782860B (zh) 半導體結構及其製造方法
CN113421913B (zh) 一种soi芯片、制备方法、智能功率模块、电器及空调
KR100258177B1 (ko) 전력소자 제조 방법 및 그 구조
CN117293173B (zh) 一种横向功率mosfet器件及其制造方法
KR20100130721A (ko) Ｄｔｉ를 이용한 열 우회로가 구비된 ｓｏｉ 웨이퍼 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210902

Address after: 211500 No. 59 Wang Qiao Road, Xiongzhou Street, Liuhe District, Nanjing City, Jiangsu Province

Applicant after: Nanjing Liuhe Technology Venture Capital Development Co.,Ltd.

Address before: 518000 1-b02 east side of Shenzhen Department Store building, 123 Shennan Road, Dongmen street, Luohu District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN FULAIGUO TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant