CN108880233A

CN108880233A - 一种电荷泵电路

Info

Publication number: CN108880233A
Application number: CN201810877012.0A
Authority: CN
Inventors: 何均
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2018-08-03
Filing date: 2018-08-03
Publication date: 2018-11-23
Anticipated expiration: 2038-08-03
Also published as: CN108880233B

Abstract

本发明提供一种电荷泵电路，通过增加两级电平选高电路，使两级电平选高电路的输出端与第一PMOS管和第二PMOS管的衬底相连，且其输出电压为输入信号VIN、基准电压以及输出信号VOUT三者中的最大者。当电荷泵不工作时，输入信号VIN等于输出信号VOUT，且为非正电压，由于基准电压为非负电压，则上述两级电平选高电路的输出为基准电压，这样PMOS管的寄生二极管就不会发生导通，避免了PMOS管烧毁的风险；当电荷泵正常工作时，输出信号VOUT电压为输入信号VIN和电源电压VDD之和，通过两级电平选高电路后，PMOS管的衬底电压为输出信号VOUT与基准电压的较大者，则PMOS管的寄生二极管不会发生导通。

Description

一种电荷泵电路

技术领域

本发明涉及半导体集成电路技术领域，更具体的说，是涉及一种电荷泵电路。

背景技术

由于电荷泵的升压功能，以产生所需要的高电压，供其它电路使用。传统的电荷泵电路如图1所示，其中，M1和M2为两个普通的NMOS管，P1和P2是两个普通PMOS管，CLK和CLKN是两个由电源电压VDD驱动的反相时钟信号，C1、C2是两个容值大小相同的电容，VIN为输入信号，VOUT为电荷泵输出信号，具体实现原理是：当CLK＝0，CLKN＝VDD时，M2、P1导通，B点被充电到VIN，A点被充电到VIN+VDD；同理，当CLK＝VDD，CLKN＝0时，M1、P2导通，A点被充电到VIN，B点被充电到VIN+VDD，最终，输出稳定在VIN+VDD的电压，即该电荷泵电路实现了电源电压VDD的升压功能。

但是在某些应用场合，输入信号可能会出现负电压，若直接用图1中的电荷泵电路，就会产生风险，例如：在电荷泵不工作时，当输入信号VIN是负压信号时，A点、B点以及VOUT电压也应该是电路中的最低电压即负压，这样所有MOS管才能被完全关断。但是，如图1所示，若A点、B点及VOUT点电压为负电压，由于P1、P2两个PMOS管的衬底直接分别接到各自的第一端，因此，其衬底的电压也为负压，而P1、P2的Psub电位接地，则会存在两个PMOS管的寄生二极管导通的风险，严重时可能会烧毁MOS管。

发明内容

有鉴于此，本发明提供了一种电荷泵电路，用于支持负压输入，确保在负压输入时，避免PMOS管的寄生二极管导通，进而避免MOS管烧毁的风险。

为实现上述目的，本发明提供如下技术方案：

一种电荷泵电路，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容、第二电容以及两级电平选高电路，其中：

所述第一NMOS管的衬底与所述第一NMOS管的第一端相连，所述第二NMOS管的衬底与所述第二NMOS管的第一端相连，所述第一NMOS管的第一端与所述第二NMOS管的第一端的公共端作为信号输入端，所述信号输入端接收输入信号VIN；

所述第一NMOS管的控制端与所述第二NMOS管的第二端相连，所述第一NMOS管的第二端与所述第二NMOS管的第一端相连，所述第一PMOS管的第一端与所述第二PMOS管的第一端的公共端作为电压输出端，所述电压输出端输出信号VOUT；

所述第一PMOS管的第二端与所述第二PMOS管的控制端相连，所述第一PMOS管的控制端与所述第二PMOS管的第二端相连，所述第一NMOS管的第二端和所述第一PMOS管的第二端的公共端通过所述第一电容接收第一时钟信号，所述第二NMOS管的第二端和所述第二PMOS管的第二端的公共端通过所述第二电容接收第二时钟信号；

所述两级电平选高电路包括第一输入端、第二输入端、第三输入端和输出端，所述两级电平选高电路的第一输入端与所述信号输入端相连，所述两级电平选高电路的第二输入端与基准电压相连，所述基准电压为非负，所述两级电平选高电路的第三输入端与所述电压输出端相连，所述两级电平选高电路的输出端分别与所述第一PMOS管和所述第二PMOS管的衬底相连；

所述两级电平选高电路的输出为所述输入信号VIN、所述基准电压以及所述输出信号VOUT三者中的最大者，其中，当所述电荷泵电路不工作时，所述输入信号VIN等于所述输出信号VOUT，且为非正电压，由于基准电压为非负电压，则上述两级电平选高电路的输出为基准电压；当所述电荷泵电路正常工作时，所述输入信号VIN可正可负，且所述输出信号VOUT等于所述输入信号VIN和电源电压VDD之和，则所述两级电平选高电路的输出为所述输出信号VOUT与所述基准电压的较大者。

进一步地，所述两级电平选高电路包括：第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，其中：

所述第三PMOS管的第二端和所述第四PMOS管的控制端的公共端作为所述两级电平选高电路的第一输入端与所述信号输入端相连；

所述第三PMOS管的控制端和所述第四PMOS管的第二端的公共端作为所述两级电平选高电路的第二输入端与所述基准电压相连；

所述第三PMOS管的衬底与所述第三PMOS管的第一端相连，所述第四PMOS管的衬底与所述第四PMOS管的第一端的相连，所述第三PMOS管的第一端和所述第四PMOS管的第一端的公共端分别与所述第五PMOS管的控制端和所述第六PMOS管的第二端相连；

所述第五PMOS管的衬底与所述第五PMOS管的第一端相连，所述第六PMOS管的衬底与所述第六PMOS管的第一端相连，所述第五PMOS管的第一端和所述第六PMOS管的第一端的公共端作为所述两级电平选高电路的输出端分别与所述第一PMOS管和所述第二PMOS管的衬底相连；

所述第五PMOS管的第二端与所述第六PMOS管的第二端的公共端作为所述两级电平选高电路的第三输入端与所述电压输出端相连。

进一步地，所述第一电容的电容值和所述第二电容的电容值大小相同。

进一步地，所述第一时钟信号和所述第二时钟信号为反相时钟信号。

进一步地，所述第一NMOS管和所述第二NMOS管的第一端为源极，所述第一NMOS管和所述第二NMOS管的第二端为漏极，所述第一NMOS管和所述第二NMOS管的控制端为栅极。

进一步地，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第一端为源极，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第二端为漏极，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的控制端为栅极。

经由上述的技术方案可知，与现有技术相比，本发明公开了一种电荷泵电路，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容、第二电容以及两级电平选高电路，其中，上述第一PMOS管和上述第二PMOS管的衬底电压为上述两级电平选高电路输出电压，且上述两级电平选高电路的输出电压为输入信号VIN、基准电压以及输出信号VOUT三者中的最大者。当电荷泵电路不工作时，输入信号VIN等于输出信号VOUT，且为非正电压，由于基准电压为非负电压，则上述两级电平选高电路的输出为基准电压，这样PMOS管的寄生二极管就不会发生导通，避免了PMOS管烧毁的风险；当电荷泵正常工作时，输出信号VOUT电压为输入信号VIN和电源电压VDD之和，通过两级电平选高电路后，第一PMOS管和第二PMOS管的衬底电压为输出信号VOUT与基准电压的较大者，则PMOS管的寄生二极管不会发生导通。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中提供的传统的电荷泵电路结构示意图；

图2为本发明实施例提供的一种电荷泵电路结构示意图；

图3为本发明实施例提供的另一种电荷泵电路结构示意图；

图4为本发明实施例提供的又一种电荷泵电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，本发明实施例提供了一种电荷泵电路，该电荷泵电路包括：第一NMOS管M1、第二NMOS管M2、第一PMOS管P1、第二PMOS管P2、第一电容C1、第二电容C2以及两级电平选高电路1，其中：

上述第一NMOS管M1的衬底与上述第一NMOS管M1的第一端相连，上述第二NMOS管M2的衬底与上述第二NMOS管M2的第一端相连，上述第一NMOS管M1的第一端与上述第二NMOS管M2的第一端的公共端作为信号输入端，上述信号输入端接收输入信号VIN；

上述第一NMOS管M1的控制端与上述第二NMOS管M2的第二端相连，上述第一NMOS管M1的第二端与上述第二NMOS管M2的第一端相连，上述第一PMOS管P1的第一端与上述第二PMOS管P2的第一端的公共端作为电压输出端，上述电压输出端输出信号VOUT；

上述第一PMOS管P1的第二端与上述第二PMOS管P2的控制端相连，上述第一PMOS管P1的控制端与上述第二PMOS管P2的第二端相连，上述第一NMOS管M1的第二端和上述第一PMOS管P1的第二端的公共端通过上述第一电容C1接收第一时钟信号CLK，上述第二NMOS管M2的第二端和上述第二PMOS管P2的第二端的公共端通过上述第二电容C2接收第二时钟信号CLKN；

上述两级电平选高电路1包括第一输入端、第二输入端、第三输入端和输出端，上述两级电平选高电路1的第一输入端与上述信号输入端相连，上述两级电平选高电路1的第二输入端与基准电压相连，上述基准电压为非负，上述两级电平选高电路1的第三输入端与上述电压输出端VOUT相连，上述两级电平选高电路1的输出端分别与上述第一PMOS管P1和上述第二PMOS管P2的衬底相连；

上述两级电平选高电路的输出为上述输入信号VIN、上述基准电压以及上述输出信号VOUT三者中的最大者，其中，当上述电荷泵电路不工作时，上述输入信号VIN等于上述输出信号VOUT，且为非正电压，由于上述基准电压为非负电压，则上述两级电平选高电路的输出为基准电压；当上述电荷泵电路正常工作时，上述输入信号VIN可正可负，且上述输出信号VOUT等于上述输入信号VIN和电源电压VDD之和，则上述两级电平选高电路的输出为上述输出信号VOUT与上述基准电压的较大者。

需要说明的是，在本发明实施例中，上述基准电压为非负，即上述基准电压可以为接地端，也可以是正电压。

如图2所示，本发明实施例提供的电荷泵电路，其第一PMOS管P1和第二PMOS管P2的衬底的电压由两级电平选高电路1提供，两级电平选高电路的输出为VIN、基准电压、VOUT三者中的最大者。

如图3和图4所示，上述两级电平选高电路1包括：第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第六PMOS管P6，其中：

上述第三PMOS管P3的第二端和上述第四PMOS管P4的控制端的公共端作为上述两级电平选高电路1的第一输入端与上述信号输入端相连；

上述第三PMOS管P3的控制端和上述第四PMOS管P4的第二端的公共端作为上述两级电平选高电路1的第二输入端与上述基准电压相连；

上述第三PMOS管P3的衬底与上述第三PMOS管P3的第一端相连，上述第四PMOS管P4的衬底与上述第四PMOS管P4的第一端的相连，上述第三PMOS管P3的第一端和上述第四PMOS管P4的第一端的公共端分别与上述第五PMOS管P5的控制端和上述第六PMOS管P6的第二端相连；

上述第五PMOS管P5的衬底与上述第五PMOS管P5的第一端相连，上述第六PMOS管P6的衬底与上述第六PMOS管的第一端相连，上述第五PMOS管P5的第一端和上述第六PMOS管P6的第一端的公共端作为上述两级电平选高电路1的输出端分别与上述第一PMOS管P1和上述第二PMOS管P2的衬底相连；

上述第五PMOS管P5的第二端与上述第六PMOS管P6的第二端的公共端作为上述两级电平选高电路1的第三输入端与上述电压输出端VOUT相连。

具体的，图1、图2和图3中，上述第一电容C1的电容值和上述第二电容C2的电容值大小相同。

具体的，上述第一时钟信号CLK和上述第二时钟信号CLKN为反相时钟信号，即，上述第一时钟信号CLK和上述第二时钟信号CLKN为两个由电源VDD驱动的反相时钟信号。

具体的，上述第一NMOS管M1和上述第二NMOS管M2的第一端为源极，上述第一NMOS管M1和上述第二NMOS管M2的第二端为漏极，上述第一NMOS管M1和上述第二NMOS管M2的控制端为栅极。

具体的，上述第一PMOS管P1、上述第二PMOS管P2、上述第三PMOS管、上述第四PMOS管、上述第五PMOS管以及上述第六PMOS管的第一端为源极，上述第一PMOS管P1、上述第二PMOS管P2、上述第三PMOS管、上述第四PMOS管、上述第五PMOS管以及上述第六PMOS管的第二端为漏极，上述第一PMOS管P1、上述第二PMOS管P2、上述第三PMOS管、上述第四PMOS管、上述第五PMOS管以及上述第六PMOS管的控制端为栅极。

需要说明的是，在本发明实施例中，如图4所示，本发明实施例提供的电荷泵电路中上述第一PMOS管P1和上述第二PMOS管P2的衬底的电压由上述第三PMOS管、上述第四PMOS管、上述第五PMOS管以及上述第六PMOS管的四个PMOS管产生，

如图4所示，基准电压为GND，即上述两级电平选高电路1的第二输入端接地，具体实现原理为：

当输入信号VIN小于基准电压GND，第四PMOS管P4导通，则C点电位等于GND电压；当输入信号VIN大于基准电压GND，第三PMOS管P3导通，则C点电位等于VIN电压，即，C点电位可表示为C＝MAX(VIN，GND)；同理分析可知：VPsub＝MAX(C，VOUT)，因此，VPsub＝MAX(VIN，GND，VOUT)。简单的说明，当电荷泵不工作，输入信号VIN等于输出信号VOUT，且为非正电压，由于基准电压接地，则上述两级电平选高电路的输出为基准电压GND，这样第一PMOS管P1和第二PMOS管P2的寄生二极管就不会发生导通，避免了PMOS管烧毁的风险；当电荷泵正常工作时，输出信号VOUT电压等于输入信号VIN和电源电压VDD之和，通过两级电平选高电路后，第一PMOS管P1和第二PMOS管P2的衬底电压为输出信号VOUT与基准电压GND的较大者，则第一PMOS管P1和第二PMOS管P2的寄生二极管不会发生导通。

本发明的衬底切换电路，可以很好的解决寄生二极管导通的问题，以实现电荷泵的负压输入，可以极大的提高电荷泵电路的应用场景范围。

本发明实施例提供的一种电荷泵电路，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容、第二电容以及两级电平选高电路，其中，上述第一PMOS管和上述第二PMOS管的衬底电压为上述两级电平选高电路输出的电压，且上述两级电平选高电路的输出为输入信号VIN、基准电压以及输出信号VOUT三者中的最大者，当电荷泵电路不工作时，输入信号VIN等于输出信号VOUT，且为非正电压，由于基准电压为非负电压，则上述两级电平选高电路的输出为基准电压，这样PMOS管的寄生二极管就不会发生导通的情况，避免了PMOS管烧毁的风险；当电荷泵正常工作时，输出信号VOUT电压等于输入信号VIN和电源电压VDD之和，通过两级电平选高电路后，第一PMOS管P1和第二PMOS管P2的衬底电压为输出信号VOUT与基准电压的较大者，这样第一PMOS管P1和第二PMOS管P2的寄生二极管不会发生导通。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上结合附图对本发明所提出的电路进行了示例性描述，以上实施例的说明只是用于帮助理解本发明的核心思想。对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种电荷泵电路，其特征在于，包括：第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一电容、第二电容以及两级电平选高电路，其中：

2.根据权利要求1所述的电荷泵电路，其特征在于，所述两级电平选高电路包括：第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，其中：

3.根据权利要求1所述的电荷泵电路，其特征在于，所述第一电容的电容值和所述第二电容的电容值大小相同。

4.根据权利要求1所述的电荷泵电路，其特征在于，所述第一时钟信号和所述第二时钟信号为反相时钟信号。

5.根据权利要求1所述的电荷泵电路，其特征在于，所述第一NMOS管和所述第二NMOS管的第一端为源极，所述第一NMOS管和所述第二NMOS管的第二端为漏极，所述第一NMOS管和所述第二NMOS管的控制端为栅极。

6.根据权利要求2所述的电荷泵电路，其特征在于，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第一端为源极，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的第二端为漏极，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管以及所述第六PMOS管的控制端为栅极。