CN103248218A - 电荷泵单级电路及电荷泵电路 - Google Patents

Abstract

本发明公开了一种电荷泵单级电路及电荷泵电路，克服现有Dickson电荷泵受NMOS阈值电压的影响工作效率偏低的缺陷，该电荷泵单级电路中，第一传输单元包括第一时钟接入端、接入第一输入信号的第一输入端及输出第一输出信号的第一输出端；第二传输单元包括第二时钟接入端、接入第二输入信号的第二输入端及输出第二输出信号的第二输出端；第一及第二时钟接入端分别接入两相互补时钟信号中的其中一相，第一传输单元跟随所接入的时钟信号将电荷从第一输入端传输至第一输出端，第二传输单元跟随所接入的时钟信号将电荷从第二输入端传输至第二输出端。本发明消除了传统Dickson电荷泵受NMOS阈值电压的影响，大幅提高电荷传输效率。

Description

电荷泵单级电路及电荷泵电路

技术领域

本发明涉及集成电路设计领域，尤其涉及一种电荷泵单级电路及一种电荷泵电路。

背景技术

图1是现有的Dickson电荷泵电路的示意图。在图1所示的电荷泵电路中，包含逐级相连的x(x为整数)个NMOS管，各级NMOS管均以二极管接法(即栅极和漏极连接在一起)串接在一起，其中第一级NMOS管N1的漏极接入输入电压Vdd，第二级NMOS管N2的漏极连接第一级NMOS管N1的源极，第三级NMOS管N3的漏极连接第二级NMOS管N2的源极，......，第x级NMOS管Nx的漏极连接第x-1级NMOS管Nx-1的源极，源极为电压输出端。对应前x-1级的NMOS管，对应接入有x-1级的泵电容，其中各级泵电容的第一端接入对应级数的NMOS管的源极，另一端交替接入第一相时钟信号clka和第二相时钟信号clka’。第x级(也称输出级)NMOS管Nx的源极连接输出电容Cout的第一端，输出电容Cout的第二端接地。其中，各级NMOS管均是电荷传输管，串联在一起形成一条电荷传输路径；第一相时钟信号clka和第二相时钟信号clka’为如图2所示的两相互补时钟。在两相互补时钟(第一相时钟信号clka和第二相时钟信号clka’)的作用下，图1所示的电荷泵电路可以将电荷从Vdd逐级传输至输出电压Vout，抬高电荷泵的输出电压。

图3是具有互补功能的Dickson电荷泵电路的示意图。其主要由两条如图1所示的电荷传输路径构成，两条电荷传输路径的第一级NMOS管的漏极连接在一起后接入输入电压Vdd，最后一级(第x级，其中x为整数)的NMOS管的源极连接在一起后连接输出电容Cout的第一端，并提供输出电压Vout。

图3所示的具有互补功能的Dickson电荷泵电路与图1所示的Dickson电荷泵电路相比，主要区别在于两相互补时钟交替接入到电荷传输路径上的顺序不同，具体地，接入到第一传输路径中的第一级NMOS管N1的是第一相时钟信号clka，接入到第二传输路径中的第一级NMOS管N1’的是第二相时钟信号clka’。

但是，Dickson电荷泵中，NMOS二极管的栅极和漏极连接在一起，电荷传输期间NMOS管工作在饱和区，使得源极电压始终比漏极电压低一个阈值电压Vth，这样前一级的电荷不能完全地传输至后级，降低了电荷传输效率，且工作电压越低，阈值电压Vth的影响就越显著。另外，NMOS管的级数越高，其源极上的电压就越高，而在P-sub的标准CMOS工艺中，NMOS的衬底接地，则VsB(MOS管的源极和衬底之间的电压差)增大，受体效应的影响，阈值电压Vth增大，这进一步减小了Dickson电荷泵后级的电压增益，且电荷传输路径上的NMOS管的级数越多，越靠近输出级，单级增益就越小。以上这些不足，都降低了Dickson电荷泵的工作效率。

因此，传统的Dickson电荷泵受NMOS阈值电压的影响工作效率偏低，且其受工作电压和级数的限制比较明显，需要加以改进。

发明内容

本发明所要解决的技术问题是克服现有的Dickson电荷泵受NMOS阈值电压的影响工作效率偏低的缺陷。

为了解决上述技术问题，本发明提供了一种电荷泵单级电路，包括第一传输单元和第二传输单元，其中：

所述第一传输单元包括第一时钟接入端、第一输入端及第一输出端，所述第一输入端用于接入第一输入信号，所述第一输出端用于输出第一输出信号；

所述第二传输单元包括第二时钟接入端、第二输入端及第二输出端，所述第二输入端用于接入第二输入信号，所述第二输出端用于输出第二输出信号；

所述第一时钟接入端及第二时钟接入端分别接入两相互补时钟信号中的其中一相，所述第一传输单元用于跟随所接入的时钟信号将电荷从所述第一输入端传输至第一输出端，所述第二传输单元用于跟随所接入的时钟信号将电荷从所述第二输入端传输至第二输出端。

优选地，所述第一传输单元包括第一传输电路、包括四个控制端的第一输入控制电路及包括四个控制端的第一输出控制电路，其中：

所述第一传输电路包括所述第一时钟接入端、第一输入端及第一输出端，还包括第一输入控制端及第一输出控制端；

所述第一输入控制电路的第一控制端连接所述第一输入端，第二控制端连接所述第一时钟接入端，第三控制端连接所述第一输入控制端；

所述第一输出控制电路的第一控制端连接所述第一输出端，第二控制端连接所述第一时钟接入端，第三控制端连接所述第一输出控制端；

所述第一输入控制电路的第四控制端及所述第一输出控制电路的第四控制端分别连接所述第二传输单元，用于跟随所述第一时钟接入端接入的时钟信号关断或者开启所述第二传输单元传输电荷。

优选地，所述第一传输电路包括第一传输NMOS管Nt1、第一传输PMOS管Pt1以及第一传输电容Ct1，其中：

所述第一传输NMOS管Nt1的漏极为所述第一输入端，栅极为所述第一输入控制端，源极连接所述第一传输电容Ct1的第一端及所述第一传输PMOS管Pt1的漏极；

所述第一传输电容Ct1的第二端为所述第一时钟接入端；

所述第一传输PMOS管Pt1的栅极为所述第一输出控制端，源极和衬底连接在一起，为所述第一输出端。

优选地，所述第一输入控制电路包括第一充电NMOS管Nc1及第一NMOS管控制电容Cn1，其中：

所述第一充电NMOS管Nc1的漏极为所述第一输入控制电路的第一控制端，栅极为所述第一输入控制电路的第三控制端，源极为所述第一输入控制电路的第四控制端；

所述第一NMOS管控制电容Cn1的第一端连接所述第一充电NMOS管Nc1的源极，第二端为所述第一输入控制电路的第二控制端。

优选地，所述第一输出控制电路包括第一充电PMOS管Pc1及第一PMOS管控制电容Cp1，其中：

所述第一充电PMOS管Pc1的源极和衬底连接在一起，为所述第一输出控制电路的第一控制端，栅极为所述第一输出控制电路的第三控制端，漏极为所述第一输出控制电路的第四控制端；

第一PMOS管控制电容Cp1的第一端连接所述第一充电PMOS管Pc1的漏极，第二端为所述第一输出控制电路的第二控制端。

优选地，所述第二传输单元包括第二传输电路、包括四个控制端的第二输入控制电路及包括四个控制端的第二输出控制电路，其中：

所述第二传输电路包括所述第二时钟接入端、第二输入端及第二输出端，还包括第二输入控制端及第二输出控制端；

所述第二输入控制电路的第一控制端连接所述第二输入端，第二控制端连接所述第二时钟接入端，第三控制端连接所述第二输入控制端；

所述第二输出控制电路的第一控制端连接所述第二输出端，第二控制端连接所述第二时钟接入端，第三控制端连接所述第二输出控制端；

所述第二输入控制电路的第四控制端及所述第二输出控制电路的第四控制端分别连接所述第一传输单元，用于跟随所述第二时钟接入端接入的时钟信号关断或者开启所述第一传输单元传输电荷。

优选地，所述第二传输电路包括第二传输NMOS管Nt1’、第二传输PMOS管Pt1’以及第二传输电容Ct1’，其中：

所述第二传输NMOS管Nt1’的漏极为所述第二输入端，栅极为所述第二输入控制端，源极连接所述第二传输电容Ct1’的第一端及所述第二传输PMOS管Pt1’的漏极；

所述第二传输电容Ct1’的第二端为所述第二时钟接入端；

所述第二传输PMOS管Pt1’的栅极为所述第二输出控制端，源极和衬底连接在一起，为所述第二输出端。

优选地，所述第二输入控制电路包括第二充电NMOS管Nc1’及第二NMOS管控制电容Cn1’，其中：

所述第二充电NMOS管Nc1’的漏极为所述第二输入控制电路的第一控制端，栅极为所述第二输入控制电路的第三控制端，源极为所述第二输入控制电路的第四控制端；

所述第二NMOS管控制电容Cn1’的第一端连接所述第二充电NMOS管Nc1’的源极，第二端为所述第二输入控制电路的第二控制端。

优选地，所述第二输出控制电路包括第二充电PMOS管Pc1’及第二PMOS管控制电容Cp1’，其中：

所述第二充电PMOS管Pc1’的源极和衬底连接在一起，为所述第二输出控制电路的第一控制端，栅极为所述第二输出控制电路的第三控制端，漏极为所述第二输出控制电路的第四控制端；

第二PMOS管控制电容Cp1’的第一端连接所述第二充电PMOS管Pc1’的漏极，第二端为所述第二输出控制电路的第二控制端。

本发明还提供了一种电荷泵电路，包括至少两级如前所述的单级电路，其中：

第一级单级电路的第一输入端及第二输入端连接在一起，做为所述电荷泵电路的输入端；最后一级单级电路的第一输出端及第二输出端连接在一起，做为所述电荷泵电路的输出端，且经输出电容接地；

所述电荷泵电路的级数x大于2时，第i级单级电路的第一输入端连接第i-1级单级电路的第一输出端，第二输入端连接第i-1级单级电路的第二输出端；其中，i大于等于2小于等于x-1，第x级单级电路为所述最后一级单级电路；

相邻两级的单级电路的第一传输单元接入的时钟信号互补。

与现有技术相比，本发明的实施例可以保证电荷传输管在导通时工作在深线性区，在关断时工作在截止区，且电荷可以接近100％的传输，消除了传统Dickson电荷泵受NMOS阈值电压的影响，大幅提高电荷传输效率。本发明的实施例克服了现有的Dickson电荷泵受工作电压和级数的限制比较明显的缺陷。本发明的实施例比现有的Dickson电荷泵更适合工作在低输入电压下(1.2伏V甚至更低)。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。在附图中：

图1是现有的Dickson电荷泵电路的示意图。

图2是两相互补时钟波形示意图。

图3是具有互补功能的Dickson电荷泵电路的示意图。

图4是本发明实施例提供的一种电荷泵单级电路。

图5是本发明实施例提供的一种电荷泵电路的结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。

图4是本发明实施例提供的一种电荷泵单级电路。如图4所示，本实施例电荷泵单级电路包括第一传输单元410和第二传输单元420。

第一传输单元410包括第一时钟接入端、第一输入端及第一输出端，第一输入端用于接入第一输入信号，第一输出端用于输出第一输出信号；

第二传输单元420包括第二时钟接入端、第二输入端及第二输出端，第二输入端用于接入第二输入信号，第二输出端用于输出第二输出信号；

第一时钟接入端及第二时钟接入端分别接入两相互补时钟信号中的其中一相，第一传输单元用于跟随所接入的时钟信号将电荷从第一输入端传输至第一输出端，第二传输单元用于跟随所接入的时钟信号将电荷从第二输入端传输至第二输出端。

本实施例中，第一传输单元410包括第一传输电路、包括四个控制端的第一输入控制电路及包括四个控制端的第一输出控制电路，其中：

第一传输电路包括第一时钟接入端、第一输入端及第一输出端，还包括第一输入控制端及第一输出控制端；

第一输入控制电路的第一控制端连接第一输入端，第二控制端连接第一时钟接入端，第三控制端连接第一输入控制端；

第一输出控制电路的第一控制端连接第一输出端，第二控制端连接第一时钟接入端，第三控制端连接第一输出控制端；

第一输入控制电路的第四控制端及第一输出控制电路的第四控制端分别连接第二传输单元，用于跟随两相互补时钟信号其中一相关断或者开启第二传输单元传输电荷。

本实施例中，第一传输NMOS管Nt1的漏极为第一输入端，栅极为第一输入控制端，源极连接第一传输电容Ct1的第一端及第一传输PMOS管Pt1的漏极；第一传输电容Ct1的第二端为第一时钟接入端；第一传输PMOS管Pt1的栅极为第一输出控制端，源极和衬底连接在一起，为第一输出端。

本实施例中，第一输入控制电路包括第一充电NMOS管Nc1及第一NMOS管控制电容Cn1，其中：

第一充电NMOS管Nc1的漏极为第一输入控制电路的第一控制端，栅极为第一输入控制电路的第三控制端，源极为第一输入控制电路的第四控制端；第一NMOS管控制电容Cn1的第一端连接第一充电NMOS管Nc1的源极，第二端为第一输入控制电路的第二控制端。

本实施例中，第一输出控制电路包括第一充电PMOS管Pc1及第一PMOS管控制电容Cp1，其中：

第一充电PMOS管Pc1的源极和衬底连接在一起，为第一输出控制电路的第一控制端，栅极为第一输出控制电路的第三控制端，漏极为第一输出控制电路的第四控制端；第一PMOS管控制电容Cp1的第一端连接第一充电PMOS管Pc1的漏极，第二端为第一输出控制电路的第二控制端。

本实施例中，第二传输单元420包括第二传输电路、包括四个控制端的第二输入控制电路及包括四个控制端的第二输出控制电路，其中：

第二传输电路包括第二时钟接入端、第二输入端及第二输出端，还包括第二输入控制端及第二输出控制端；

第二输入控制电路的第一控制端连接第二输入端，第二控制端连接第二时钟接入端，第三控制端连接第二输入控制端；

第二输出控制电路的第一控制端连接第二输出端，第二控制端连接第二时钟接入端，第三控制端连接第二输出控制端；

第二输入控制电路的第四控制端及第二输出控制电路的第四控制端分别连接第一传输单元，用于跟随两相互补时钟信号其中另一相关断或者开启第一传输单元传输电荷。

本实施例中，第二传输电路包括第二传输NMOS管Nt1’、第二传输PMOS管Pt1’以及第二传输电容Ct1’，其中：

第二传输NMOS管Nt1’的漏极为第二输入端，栅极为第二输入控制端，源极连接第二传输电容Ct1’的第一端及第二传输PMOS管Pt1’的漏极；第二传输电容Ct1’的第二端为第二时钟接入端；第二传输PMOS管Pt1’的栅极为第二输出控制端，源极和衬底连接在一起，为第二输出端。

本实施例中，第二输入控制电路包括第二充电NMOS管Nc1’及第二NMOS管控制电容Cn1’，其中：

第二充电NMOS管Nc1’的漏极为第二输入控制电路的第一控制端，栅极为第二输入控制电路的第三控制端，源极为第二输入控制电路的第四控制端；第二NMOS管控制电容Cn1’的第一端连接第二充电NMOS管Nc1’的源极，第二端为第二输入控制电路的第二控制端。

本实施例中，第二输出控制电路包括第二充电PMOS管Pc1’及第二PMOS管控制电容Cp1’，其中：

第二充电PMOS管Pc1’的源极和衬底连接在一起，为第二输出控制电路的第一控制端，栅极为第二输出控制电路的第三控制端，漏极为第二输出控制电路的第四控制端；第二PMOS管控制电容Cp1’的第一端连接第二充电PMOS管Pc1’的漏极，第二端为第二输出控制电路的第二控制端。

如图4所示，本发明的实施例中，第一传输单元410包括第一充电NMOS管Nc1(N型MOS管)、第一传输NMOS管Nt1(N型MOS管)、第一充电PMOS管Pc1(P型MOS管)、第一传输PMOS管Pt1(P型MOS管)、第一NMOS管控制电容Cn1、第一PMOS管控制电容Cp1以及第一传输电容Ct1。

在第一传输单元410中，第一传输NMOS管Nt1的漏极为第一输入端，接入第一输入信号Vin，栅极连接第一充电NMOS管Nc1的栅极，源极连接第一传输电容Ct1的第一端以及第一传输PMOS管Pt1的漏极。第一充电NMOS管Nc1的漏极连接第一传输NMOS管Nt1的漏极，也接入第一输入信号Vin，源极连接第一NMOS管控制电容Cn1的第一端。第一传输PMOS管Pt1的栅极连接第一充电PMOS管Pc1的栅极，源极和衬底连接在一起，并连接第一充电PMOS管Pc1的源极和衬底，为第一输出端，输出第一输出信号Vo1。第一充电PMOS管Pc1的漏极连接第一PMOS管控制电容Cp1的第一端。第一NMOS管控制电容Cn1、第一传输电容Ct1以及第一PMOS管控制电容Cp1的第二端连接在一起，接入第一相时钟信号clka。

如图4所示，本发明的实施例中，第二传输单元420包括第二充电NMOS管Nc1’(N型MOS管)、第二传输NMOS管Nt1’(N型MOS管)、第二充电PMOS管Pc1’(P型MOS管)、第二传输PMOS管Pt1’(P型MOS管)、第二NMOS管控制电容Cn1’、第二PMOS管控制电容Cp1’以及第二传输电容Ct1’。

在第二传输单元420中，第二传输NMOS管Nt1’的漏极为第二输入端，接入第二输入信号Vin’，栅极连接第二充电NMOS管Nc1’的栅极，源极连接第二传输电容Ct1’的第一端以及第二传输PMOS管Pt1’的漏极。第二充电NMOS管Nc1’的漏极连接第二传输NMOS管Nt1’的漏极，也接入第一输入信号Vin’，源极连接第二NMOS管控制电容Cn1’的第一端。第二传输PMOS管Pt1’的栅极连接第二充电PMOS管Pc1’的栅极，源极和衬底连接在一起，并连接第二充电PMOS管Pc1’的源极和衬底，为第二输出端，输出第二输出信号Vo1’。第二充电PMOS管Pc1’的漏极连接第二PMOS管控制电容Cp1’的第一端。第二NMOS管控制电容Cn1’、第二传输电容Ct1’以及第二PMOS管控制电容Cp1’的第二端连接在一起，接入第二相时钟信号clka’。

并且，第一传输单元410中的第一传输NMOS管Nt1的栅极以及第一充电NMOS管Nc1的栅极，还连接第二传输单元420中的第二充电NMOS管Nc1’的源极以及第二NMOS管控制电容Cn1’的第一端。第二传输单元420中的第二传输NMOS管Nt1’的栅极以及第二充电NMOS管Nc1’的栅极，还连接第一传输单元410中的第一充电NMOS管Nc1的源极及第一NMOS管控制电容Cn1的第一端。

第一传输单元410中的第一传输PMOS管Pt1的栅极以及第一充电PMOS管Pc1的栅极，还连接第二传输单元420中的第二充电PMOS管Pc1’的漏极以及第二PMOS管控制电容Cp1’的第一端。第二传输单元420中的第二传输PMOS管Pt1’的栅极以及第二充电PMOS管Pc1’的栅极，还连接第一传输单元410中的第一充电PMOS管Pc1的漏极及第一PMOS管控制电容Cp1的第一端。

图4所示的实施例，第一NMOS管控制电容Cn1是第二充电NMOS管Nc1’和第二传输NMOS管Nt1’的控制电容，第一PMOS管控制电容Cp1是第二充电PMOS管Pc1’和第二传输PMOS管Pt1’的控制电容，第二NMOS管控制电容Cn1’是第一充电NMOS管Nc1和第一传输NMOS管Nt1的控制电容，第二PMOS管控制电容Cp1’是第一充电PMOS管Pc1和第一传输PMOS管Pt1的控制电容。第一传输NMOS管Nt1和第二传输NMOS管Nt1’是电荷传输路径上的NMOS管，第一传输PMOS管Pt1和第二传输PMOS管Pt1’是电荷传输路径上的PMOS管。第一充电NMOS管Nc1用于为第一NMOS管控制电容Cn1充电，第二充电NMOS管Nc1’用于为第二NMOS管控制电容Cn1’充电；第一充电PMOS管Pc1用于为第一PMOS管控制电容Cp1充电，第二充电PMOS管Pc1’用于为第二PMOS管控制电容Cp1’充电。

第一相时钟信号clka和第二相时钟信号clka’为如图3所示的两相互补时钟，可使得在任一时刻，第一传输NMOS管Nt1、第一传输PMOS管Pt1、第二传输NMOS管Nt1’以及第二传输PMOS管Pt1’中均有两个MOS管处于工作状态(请参考后述的详细分析)，提高了电荷泵单级电路中电荷传输的效率。

图5是本发明实施例提供的一种电荷泵电路的结构示意图。如图5所示，其包含逐级相连的多级(两级或者两级以上)如图4所示的电荷泵单级电路，图中标识的数字表示各级单级电路位于电荷泵电路中的级数(第几级)，x为整数，表示电荷泵单级电路的数量，同时也表示本实施例中电荷泵电路的级数。

如图5所示，本实施例的电荷泵电路中，第一级单级电路中，第一输入端和第二输入端连接在一起，做为整个电荷泵电路的输入端，接入输入电压Vdd，第x级(第x级为最后一级)单级电路中，第一输出端和第二输出端连接在一起，连接输出电容Cout的第一端，且做为整个电荷泵电路的输出端，提供输出电压Vout；输出电容Cout的第二端接地。

在电荷泵电路的级数x大于2时，除第一级及最后一级的电荷泵单级电路之外，其余各级电荷泵单级电路中，第i级单级电路的第一输入端连接第i-1级的第一输出端，第二输入端连接第i-1级的第二输出端；第一输出端连接第i+1级的第一输入端，第二输出端连接第i+1级的第二输入端；其中，i为大于等于2且小于等于x-1的整数，第x级单级电路为最后一级单级电路。比如第二级电荷泵单级电路的第一输入端连接第一级电荷泵单级电路的第一输出端，第二输入端连接第一级电荷泵单级电路的第二输出端；又如第三级电荷泵单级电路的第一输入端连接第二级电荷泵单级电路的第一输出端，第二输入端连接第二级电荷泵单级电路的第二输出端；等等，以此类推，各级电荷泵单级电路串接在一起，形成本实施例的电荷泵电路。

如图5所示，相邻两级的单级电路的第一传输单元所接入的时钟信号互补(同时，相邻两级的单级电路的第二传输单元所接入的时钟信号也互补)。各级单级电路中的第一传输单元交替性地接入两相互补时钟信号，同时各级单级电路中的第二传输单元也交替性地接入该两相互补时钟信号。

如图5所示的实施例，共有上下两条电荷传输路径，下面第一电荷传输路径中，电荷依次经由Vdd，第一级电荷泵单级电路第一传输NMOS管Nt1、第一传输电容Ct1及第一传输PMOS管Pt1，第二级电荷泵单级电路第一传输NMOS管Nt2、第一传输电容Ct2及第一传输PMOS管Pt2，......，第x级电荷泵单级电路第一传输NMOS管Ntx、第一传输电容Ctx及第一传输PMOS管Ptx，最后传输至输出端。上面第二电荷传输路径中电荷的传输与第一电荷传输路径中电荷的传输相对应，依次经由Vdd，第一级电荷泵单级电路第二传输NMOS管Nt1’、第二传输电容Ct1’及第二传输PMOS管Pt1’，第二级电荷泵单级电路第二传输NMOS管Nt2’、第二传输电容Ct2’及第二传输PMOS管Pt2’，......，第x级电荷泵单级电路第二传输NMOS管Ntx’、第二传输电容Ctx’及第二传输PMOS管Ptx’，最后传输至输出端。两条电荷传输路径的工作原理相同，以下做详细说明。

首先假设第一相时钟信号clka在初始阶段是低电平(比如电压幅值为0)，第二相时钟信号clka’为高电平(比如幅值为输入电压Vdd)，且所有电容两端的电压都是输入电压Vdd。在第一级电荷泵单级电路中，第二传输NMOS管Nt1’和第二充电NMOS管Nc1’的栅源电压Vgs＜开启电压Vthn，则两个管子都工作在截止区，输入电压Vdd并不能给第二传输电容Ct1’和第二NMOS管控制电容Cn1’进行充电。第一级电荷泵单级电路中的第二传输PMOS管Pt1’和第二充电PMOS管Pc1’的栅源电压Vgs远大于开启电压Vthp，第二级电荷泵单级电路中的第二传输NMOS管Nt2’和第二充电NMOS管Nc2’的栅源电压Vgs亦远大于开启电压Vthn，它们均工作在深线性区，电荷由第一级电荷泵单级电路中的第二传输电容Ct1’经第一级单级电路中的第二传输PMOS管Pt1’的源极和第二级单级电路中的第二传输NMOS管Nt2’的漏极传输至第二级电荷泵单级电路中的第二传输电容Ct2’(或者说此刻第一级电荷泵单级电路中的第二传输电容Ct1’及第二PMOS管控制电容Cp1’，第二级电荷泵单级电路中的第二传输电容Ct2’及第二NMOS管控制电容Cn2’这四个电容共享电荷，直至它们的阳极板的电势相等为止)。

与此同时，第一电荷传输路径上，第一级电荷泵单级电路中的第一传输NMOS管Nt1和第一充电NMOS管Nc1工作在深线性区，电荷由Vdd传输至电容第一传输电容Ct1和第一NMOS管控制电容Cn1，直至第一传输电容Ct1和第一NMOS管控制电容Cn1的电压充电至Vdd为止；第一级电荷泵单级电路中的第一传输PMOS管Pt1及第一充电PMOS管Pc1，第二级电荷泵单级电路中的第一传输NMOS管Nt2和第一充电NMOS管Nc2均工作在截止区，电荷并不能由第一级电荷泵单级电路中的第一传输电容Ct1经第一级单级电路中的第一传输PMOS管Pt1的源极和第二级单级电路中的第一传输NMOS管Nt2的漏极传输至第二级电荷泵单级电路中的第一传输电容Ct2上。

当第一相时钟信号clka由低电平翻转为高电平，第二相时钟信号clka’由高电平翻转为低电平后，在第一级电荷泵单级电路中，第二传输NMOS管Nt1’和第二充电NMOS管Nc1’的栅极电压增大，两个管子工作在深线性区，电荷由输入端(Vdd)传输至第二传输电容Ct1’和第二NMOS管控制电容Cn1’；第一级电荷泵单级电路中的第二传输PMOS管Pt1’和第二充电PMOS管Pc1’的栅极电压增大，两个管子工作在截止区，第二级电荷泵单级电路中的第二传输NMOS管Nt2’和第二充电NMOS管Nc2’栅极电压减小，亦工作在截止区，因此电荷不能由第一级电荷泵单级电路中的第二传输电容Ct1’经第一级单级电路中的第二传输PMOS管Pt1’的源极和第二级单级电路中的第二传输NMOS管Nt2’的漏极传输至第二级电荷泵单级电路中的第二传输电容Ct2’。与此同时，第二电荷传输路径上，第一级电荷泵单级电路中的第一传输NMOS管Nt1和第一充电NMOS管Nc1工作在截止区，输入电压Vdd不能给第一传输电容Ct1和第一NMOS管控制电容Cn1进行充电；第一级电荷泵单级电路中的第一传输PMOS管Pt1及及第一充电PMOS管Pc1，第二级电荷泵单级电路中的第一传输NMOS管Nt2和第一充电NMOS管Nc2工作在深线性区，电荷由第一级电荷泵单级电路中的第一传输电容Ct1经第一级单级电路中的第一传输PMOS管Pt1的源极和第二级单级电路中的第一传输NMOS管Nt2的漏极传输至第二级电荷泵单级电路中的第一传输电容Ct2上(或者说此刻第一级电荷泵单级电路中的第一传输电容Ct1及第一PMOS管控制电容Cp1，第二级电荷泵单级电路中的第二传输电容Ct2及第一NMOS管控制电容Cn2这四个电容共享电荷，直至它们的阳极板的电势相等为止)。

这样，图5所示的电荷泵电路就完成了一个时钟周期内的电荷传输工作。在后续时钟周期，第二级，......，直至第x级的工作过程与第一级相同，可参考前述第一级和第二级电荷泵单级电路传递电荷的过程进行理解，此处不做赘述。随着时钟的推进，本实施例的电荷泵电路中的电荷不断地由前级向后级转移，直到将输出电压抬高至目标值。

由上面的工作过程可知，上下两条电荷传输路径的工作过程互补，即假如在时钟的前半周期，由上面第二电荷传输路径向输出端提供电荷，则在时钟下半周期由下面的第一电荷传输路径向输出端提供电荷，从而保证在整个时钟周期内，电荷泵的驱动能力都一样，这样提高了工作效率，降低了电荷泵输出电压的纹波。另外，每一条电荷传输路径中，电荷传输管的栅极电压都是由另一条电荷传输路径产生的，该栅极电压在相应的周期内始终保持恒定，具体地，电荷传输期间，较高的栅极电压确保了NMOS管始终工作在深线性区，较低的栅极电压确保了PMOS管始终工作在深线性区，从而确保在电荷传输期间，导通管始终工作在深线性区，关断管始终截止，消除了阈值电压的影响，改善了电荷的传输效率，提高每一级电荷泵单级电路的电压增益，电荷接近100％地传输，提高了电荷的传输效率。

相比现有的Dickson电荷泵，本发明的实施例更适合工作在低输入电压下，比如1.2伏(V)甚至更低。因为NMOS管的阈值电压是0.8伏V，如果采用现有的Dickson电荷泵的输入电压是1.2V，则只能给第一级的传输电容充电至0.4V，且越靠近输出级，受体效应影响就越大，NMOS管的阈值电压会增大，如1.0V等等。如果阈值电压增大到1.2V，再往后就不能传输电荷，输出电压就不会增加。本发明的实施例克服了这一缺陷，电荷泵电路中的每一级都可以传输全部的电荷。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种电荷泵单级电路，包括第一传输单元和第二传输单元，其中：

所述第一传输单元包括第一时钟接入端、第一输入端及第一输出端，所述第一输入端用于接入第一输入信号，所述第一输出端用于输出第一输出信号；

所述第二传输单元包括第二时钟接入端、第二输入端及第二输出端，所述第二输入端用于接入第二输入信号，所述第二输出端用于输出第二输出信号；

所述第一时钟接入端及第二时钟接入端分别接入两相互补时钟信号中的其中一相，所述第一传输单元用于跟随所接入的时钟信号将电荷从所述第一输入端传输至第一输出端，所述第二传输单元用于跟随所接入的时钟信号将电荷从所述第二输入端传输至第二输出端。

2.如权利要求1所述的电荷泵单级电路，其中：

所述第一传输单元包括第一传输电路、包括四个控制端的第一输入控制电路及包括四个控制端的第一输出控制电路，其中：

所述第一传输电路包括所述第一时钟接入端、第一输入端及第一输出端，还包括第一输入控制端及第一输出控制端；

所述第一输入控制电路的第一控制端连接所述第一输入端，第二控制端连接所述第一时钟接入端，第三控制端连接所述第一输入控制端；

所述第一输出控制电路的第一控制端连接所述第一输出端，第二控制端连接所述第一时钟接入端，第三控制端连接所述第一输出控制端；

所述第一输入控制电路的第四控制端及所述第一输出控制电路的第四控制端分别连接所述第二传输单元，用于跟随所述第一时钟接入端接入的时钟信号关断或者开启所述第二传输单元传输电荷。

3.如权利要求2所述的电荷泵单级电路，其中，所述第一传输电路包括第一传输NMOS管Nt1、第一传输PMOS管Pt1以及第一传输电容Ct1，其中：

所述第一传输NMOS管Nt1的漏极为所述第一输入端，栅极为所述第一输入控制端，源极连接所述第一传输电容Ct1的第一端及所述第一传输PMOS管Pt1的漏极；

所述第一传输电容Ct1的第二端为所述第一时钟接入端；

所述第一传输PMOS管Pt1的栅极为所述第一输出控制端，源极和衬底连接在一起，为所述第一输出端。

4.如权利要求2所述的电荷泵单级电路，其中，所述第一输入控制电路包括第一充电NMOS管Nc1及第一NMOS管控制电容Cn1，其中：

所述第一充电NMOS管Nc1的漏极为所述第一输入控制电路的第一控制端，栅极为所述第一输入控制电路的第三控制端，源极为所述第一输入控制电路的第四控制端；

所述第一NMOS管控制电容Cn1的第一端连接所述第一充电NMOS管Nc1的源极，第二端为所述第一输入控制电路的第二控制端。

5.如权利要求2所述的电荷泵单级电路，其中，所述第一输出控制电路包括第一充电PMOS管Pc1及第一PMOS管控制电容Cp1，其中：

所述第一充电PMOS管Pc1的源极和衬底连接在一起，为所述第一输出控制电路的第一控制端，栅极为所述第一输出控制电路的第三控制端，漏极为所述第一输出控制电路的第四控制端；

第一PMOS管控制电容Cp1的第一端连接所述第一充电PMOS管Pc1的漏极，第二端为所述第一输出控制电路的第二控制端。

6.如权利要求1所述的电荷泵单级电路，其中：

所述第二传输单元包括第二传输电路、包括四个控制端的第二输入控制电路及包括四个控制端的第二输出控制电路，其中：

所述第二传输电路包括所述第二时钟接入端、第二输入端及第二输出端，还包括第二输入控制端及第二输出控制端；

所述第二输入控制电路的第一控制端连接所述第二输入端，第二控制端连接所述第二时钟接入端，第三控制端连接所述第二输入控制端；

所述第二输出控制电路的第一控制端连接所述第二输出端，第二控制端连接所述第二时钟接入端，第三控制端连接所述第二输出控制端；

所述第二输入控制电路的第四控制端及所述第二输出控制电路的第四控制端分别连接所述第一传输单元，用于跟随所述第二时钟接入端接入的时钟信号关断或者开启所述第一传输单元传输电荷。

7.如权利要求6所述的电荷泵单级电路，其中，所述第二传输电路包括第二传输NMOS管Nt1’、第二传输PMOS管Pt1’以及第二传输电容Ct1’，其中：

所述第二传输NMOS管Nt1’的漏极为所述第二输入端，栅极为所述第二输入控制端，源极连接所述第二传输电容Ct1’的第一端及所述第二传输PMOS管Pt1’的漏极；

所述第二传输电容Ct1’的第二端为所述第二时钟接入端；

所述第二传输PMOS管Pt1’的栅极为所述第二输出控制端，源极和衬底连接在一起，为所述第二输出端。

8.如权利要求6所述的电荷泵单级电路，其中，所述第二输入控制电路包括第二充电NMOS管Nc1’及第二NMOS管控制电容Cn1’，其中：

所述第二充电NMOS管Nc1’的漏极为所述第二输入控制电路的第一控制端，栅极为所述第二输入控制电路的第三控制端，源极为所述第二输入控制电路的第四控制端；

所述第二NMOS管控制电容Cn1’的第一端连接所述第二充电NMOS管Nc1’的源极，第二端为所述第二输入控制电路的第二控制端。

9.如权利要求6所述的电荷泵单级电路，其中，所述第二输出控制电路包括第二充电PMOS管Pc1’及第二PMOS管控制电容Cp1’，其中：

所述第二充电PMOS管Pc1’的源极和衬底连接在一起，为所述第二输出控制电路的第一控制端，栅极为所述第二输出控制电路的第三控制端，漏极为所述第二输出控制电路的第四控制端；

第二PMOS管控制电容Cp1’的第一端连接所述第二充电PMOS管Pc1’的漏极，第二端为所述第二输出控制电路的第二控制端。

10.一种电荷泵电路，包括至少两级如权利要求1至9中任一项权利要求所述的单级电路，其中：

第一级单级电路的第一输入端及第二输入端连接在一起，做为所述电荷泵电路的输入端；最后一级单级电路的第一输出端及第二输出端连接在一起，做为所述电荷泵电路的输出端，且经输出电容接地；

所述电荷泵电路的级数x大于2时，第i级单级电路的第一输入端连接第i-1级单级电路的第一输出端，第二输入端连接第i-1级单级电路的第二输出端；其中，i大于等于2小于等于x-1，第x级单级电路为所述最后一级单级电路；

相邻两级的单级电路的第一传输单元接入的时钟信号互补。

Images