CN103138568A - 整流电路及rfid芯片 - Google Patents

Abstract

本发明涉及一种整流电路及RFID芯片。其中，整流电路包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压。RFID芯片内包括所述整流电路。本发明的整流电路带有偏置电路，传输管采用PMOS或者NMOS管或者二者结合，采用一个偏置电路同时对每一级的两个传输管的栅极产生偏置电压，具有较高的转换效率。并且，本发明的整流电路结构简单，采用标准CMOS工艺，不会增加掩膜和工序，降低了工艺成本。本发明的RFID芯片具有较低的功耗和成本。

Description

整流电路及RFID芯片

技术领域

本发明涉及电路领域，尤其涉及一种整流电路及RFID芯片。

背景技术

RFID（Radio Frequency Identification，射频识别）标签这类芯片工作过程中，在通过射频载波接收和发送信号的同时还需要从射频载波中获得芯片工作所需要的能量。由于RFID标签的天线获得的射频交流信号幅度一般较小，在RFID标签芯片设计上通常需要设计一种电荷泵整流电路把射频交流信号整流升压而获得满足RFID标签芯片工作需要的电源。整流电路的效率高低会直接影响到RFID标签芯片的灵敏度。

当前RFID标签芯片通过射频输入端传输信号的同时通过射频输入端获取能量供芯片内部电路使用。举例说明：UHF（Ultra High Frequency，特高频）RFID标签芯片中，RFID标签芯片通过外部天线感应信号输入到芯片内部，信号载波频率为860～960MHz，输入到RFID标签芯片内部的信号一方面经过解调传递给数字电路，另一方面通过电荷泵整流电路产生直流电压为RFID标签芯片内部的数字电路、模拟电路以及储存器等模块提供电压。一般而言，RFID标签芯片灵敏度越高，工作距离越远，这是衡量RFID标签芯片性能的一个重要指标。距离越远，天线获得的能量越低，这就需要在RFID标签芯片功耗一定的情况下提高电荷泵整流电路的效率，从而保证在提供足够负载能力的情况下输出各模块足够工作的电压，所以设计高效率的电荷泵整流电路是UHF RFID标签芯片的难点之一。

图1示出了n级电荷泵整流电路的结构，每级电路结构一样，一般根据不同输出电压需要设计不同级数，其中输入射频信号ANTP为天线感应信号，表达式为：

                                                  

                公式（1）

其中，Vp为感应信号幅度，理想情况下，整流输出电压VA=（n+1）Vp。

现有技术中，电荷泵整流电路有以下方案：

方案一、采用dickson结构，每级整流电路采用两个肖特基二极管和两个电容进行整流滤波，其改进方案采用二极管连接的MOS管代替肖特基二极管，如图2所示。

方案二、带有偏置电路同时传输管采用一个NMOS管和一个PMOS管的整流电路，使用电阻作为偏置电路，给传输管栅极电压提供偏置电压。

方案三、采用改进的CMOS二极管结构替代传统二极管，改进的CMOS二极管结构如图3所示，采用PMOS管作为传输管，传输管栅极采用一路偏置电流产生偏置电压。用此电路替代传统肖特基二极管，偏置电流通过输出VA电压产生。

以上方案存在的问题是：方案一中，肖特基二极管需要在标准CMOS工艺上增加掩膜的工序来实现，增加了制造成本，不同MOS管存在漏电以及工艺温度偏差性能低于肖特基二极管；方案二中，电阻作为偏置，只能实现两级串联不能多级倍压，不能够在输入能量较小的情况下产生足够工作电源电压，限制应用；方案三结构复杂，每级整流电路包括至少两个偏置电压电路，存在较多漏电，效率低。

发明内容

本发明所要解决的技术问题是提供一种整流电路及RFID芯片，提高转换效率，降低工艺成本。

为解决上述技术问题,本发明提出了一种整流电路,包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压，其中：

所述第一传输管的输入端与所述偏置电路的第一输入端相连并共同接第i级子级整流电路的输入端，也即第i-1级子级整流电路的输出端，所述第一传输管的输出端接所述第二传输管的输入端；

所述第二传输管的输出端与所述偏置电路的第二输入端相连并共同接该第i级子级整流电路的输出端；

所述偏置电路的第三输入端接输入射频信号ANTP，第一输出端接所述第一传输管的控制端，第二输出端接所述第二传输管的控制端；

所述第一电容的第一端接所述第一传输管的输出端和所述第二传输管的输入端，所述第一电容的第二端接输入射频信号ANTP；

所述第二电容的第一端接所述第二传输管的输出端，所述第二电容的第二端接地VSS。

进一步地,上述整流电路还可具有以下特点, 所述第一传输管和所述第二传输管均为金属氧化物半导体场效应管MOSEFT管。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路中包括限幅电路。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路中包括滤波电路。

进一步地,上述整流电路还可具有以下特点, 所述第一传输管为NMOS管，所述第二传输管为PMOS管，所述NMOS管的源极为所述第一传输管的输入端，漏极为所述第一传输管的输出端，栅极为所述第一传输管的控制端，所述PMOS管的漏极为所述第二传输管的输入端，源极为所述第二传输管的输出端，栅极为所述第二传输管的控制端。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路包括包括第二NMOS管（N2）、第三NMOS管（N3）、第二PMOS管（P2）、第三PMOS管（P3）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）的源极与第三PMOS管（P3）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为该偏置电路的第三输入端； 第三PMOS管（P3）的漏极与第三NMOS管（N3）的栅极相连并共同接偏置电路的第一输出端，第三NMOS管（N3）的漏极与第三PMOS管（P3）的栅极相连并共同接偏置电路的第二输出端；第二NMOS管（N2）的漏极与栅极相连并共同接第三PMOS管（P3）的漏极，源极接偏置电路的第一输入端；第二PMOS管（P2）的漏极与栅极相连并共同接第三NMOS管（N3）的漏极，源极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第三PMOS管（P3）的漏极和该偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路包括第三NMOS管（N3）、第四NMOS管（N4）、第一二极管（D1）、第二二极管（D2）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）和第四NMOS管（N4）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第四NMOS管（N4）的栅极接第四NMOS管（N4）的源极，漏极接偏置电路的第一输出端；第三NMOS管（N3）的栅极接第三NMOS管（N3）的漏极并共同接偏置电路的第二输出端；第一二极管（D1）的正极接第四NMOS管（N4）的漏极，负极接偏置电路的第一输入端；第二二极管（D2）的正极接第三NMOS管（N3）的漏极，负极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第四NMOS管（N4）的漏极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路包括第一二极管（D1）、第二二极管（D2）、第三二极管（D3）、第四二极管（D4）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第四二极管（D4）的正极与第三二极管（D3）的负极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第四二极管（D4）的负极接偏置电路的第一输出端，第三二极管（D3）的正极接偏置电路的第二输出端；第一二极管（D1）的正极接第四二极管（D4）的负极，负极接偏置电路的第一输入端；第二二极管（D2）的正极接第三二极管（D3）的正极，负极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第四二极管（D4）的负极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三二极管（D3）的正极和偏置电路的第二输入端之间。

进一步地,上述整流电路还可具有以下特点, 所述偏置电路包括第一二极管（D1）、第二二极管（D2）、第二NMOS管（N2）、第二PMOS管（P2）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第二二极管（D2）的正极与第一二极管（D1）的负极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第二二极管（D2）的负极接偏置电路的第一输出端，第一二极管（D1）的正极接偏置电路的第二输出端；第二NMOS管（N2）的漏极与栅极相连并共同接第二二极管（D2）的负极，源极接偏置电路的第一输入端；第二PMOS管（P2）的漏极与栅极相连并共同接第一二极管（D1）的正极，源极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第二二极管（D2）的负极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第一二极管（D1）的正极和偏置电路的第二输入端之间。

为解决上述技术问题,本发明还提出了一种RFID芯片，所述RFID芯片内包括整流电路，所述整流电路包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压，其中：

所述第一传输管的输入端与所述偏置电路的第一输入端相连并共同接第i级子级整流电路的输入端，也即第i-1级子级整流电路的输出端，所述第一传输管的输出端接所述第二传输管的输入端；

所述第二传输管的输出端与所述偏置电路的第二输入端相连并共同接该第i级子级整流电路的输出端；

所述偏置电路的第三输入端接输入射频信号ANTP，第一输出端接所述第一传输管的控制端，第二输出端接所述第二传输管的控制端；

所述第一电容的第一端接所述第一传输管的输出端和所述第二传输管的输入端，第二端接输入射频信号ANTP；

所述第二电容的第一端接所述第二传输管的输出端，第二端接地VSS。

本发明的整流电路带有偏置电路，传输管采用PMOS或者NMOS管或者二者结合，采用一个偏置电路同时对每一级的两个传输管的栅极产生偏置电压，具有较高的转换效率。并且，本发明的整流电路结构简单，采用标准CMOS工艺，不会增加掩膜和工序，降低了工艺成本。本发明的RFID芯片具有较低的功耗和成本。

附图说明

图1为n级电荷泵整流电路的结构示意图；

图2为现有技术中采用肖特基二极管的电荷泵整流电路结构图；

图3为改进的CMOS二极管的结构图；

图4为本发明一级整流电路的总体结构图；

图5为本发明实施例中一级整流电路的一种结构图；

图6为本发明实施例中一级整流电路的另一种结构图；

图7为本发明实施例中一级整流电路的又一种结构图；

图8为本发明实施例中一级整流电路的再一种结构图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明的整流电路可以包括N级，N为自然数，其中，每一级整流电路（也可以称为子级整流电路）的总体结构如图4所示。图4为本发明一级整流电路的总体结构图。如图4所示，本发明的一级整流电路包括第一传输管Q1、第二传输管Q2、偏置电路、第一电容C1和第二电容C2，其中，偏置电路用于为第一传输管Q1和第二传输管Q2提供偏置电压。

如图4所示，本发明的一级整流电路中各组成部分的连接关系是：第一传输管Q1的输入端与偏置电路的第一输入端相连并共同接本级整流电路的输入端IN（也即本级整流电路的上一级整流电路的输出端），第一传输管Q1的输出端接第二传输管Q2的输入端；第二传输管Q2的输出端与偏置电路的第二输入端相连并共同接该本级整流电路的输出端OUT（也即本级整流电路的下一级整流电路的输入端）；偏置电路的第三输入端接输入射频信号ANTP，第一输出端接第一传输管Q1的控制端，第二输出端接第二传输管Q2的控制端；第一电容C1的第一端接第一传输管Q1的输出端和第二传输管Q2的输入端，第二端接输入射频信号ANTP；第二电容C2的第一端接第二传输管Q2的输出端，第二端接地VSS。

当整流电路包括2级以上时，第一级整流电路的输入端接地VSS，最后一级子级整流电路为整个整流电路的输出端。

下面以第一传输管Q1为NMOS管、第二传输管Q2为PMOS管为例，说明图4所示的一级整流电路的工作过程。

图4中，偏置电路为一级升压电路，输入射频信号ANTP作为偏置电路的时钟，输入射频信号ANTP为偏置电路的第三输入端，一级整流电路的输入端IN为偏置电路的第一输入端、输出端OUT为偏置电路的第二输入端，偏置电路产生两个输出电压，偏置电路的第一输出端和第二输出端分别输出第一电压Vg1、第二电压Vg2，第一电压Vg1为第一传输管Q1提供偏置，第二电压Vg2为第二传输管Q2提供偏置，其中 0<Vg1-Vin<Vthn、Vthp< Vg2-Vout<0（Vthn和Vthp分别为第一传输管Q1、第二传输管Q2的阈值电压，第二传输管Q2为PMOS管Vthp<0，Vin为一级整流电路的输入端IN电压，Vout为一级整流电路的输出端OUT电压）。

当输入射频信号ANTP在负半周期时，公式（1）中的幅度Vp<0，此时第一传输管Q1的Vin>Vm，一级整流电路的输入端IN为第一传输管Q1的源极，M（M点为第一传输管Q1和第二传输管Q2的接合点）端为漏极，第一传输管Q1的栅源电压Vgs1=Vg1-Vm>Vthn，第一传输管Q1管导通，对第一电容C1充电，稳定后Vm=Vin，此时一级整流电路的输出端OUT为第二传输管Q2的源极，M端为漏极，第二传输管Q2的栅源电压Vgs2=Vg2-Vout>Vthp, 第二传输管Q2管截止。

当输入射频信号ANTP在正半周期时，公式（1）中的Vp>0，第一电容C1上电荷保持不变，Vm电压为Vin+2Vp，此时第一传输管Q1管的栅源电压Vgs1<Vthn，第一传输管Q1截止，第二传输管Q2的栅源电压Vgs2<Vthp，第二传输管Q2开启对第二电容C2充电，稳定后，一级整流电路的输出端OUT的电压Vout=Vin+2Vp。这样理想情况下，经过n级整流后输出电压为Vout=Vin+2（n+1）*Vp，达到升压整流的目的。

图5为本发明实施例中一级整流电路的一种结构图。如图5所示，本实施例中，一级整流电路包括第一NMOS管N1、第一PMOS管P1、偏置电路、第一电容C1和第二电容C2，其中，第一NMOS管N1和第一PMOS管P1为传输管，偏置电路为第一NMOS管N1和第一PMOS管P1提供偏置电压。第一NMOS管N1的源极为输入端，漏极为输出端，栅极为控制端（也即偏置电压端）， 第一PMOS管P1的漏极为输入端，源极为输出端，栅极为控制端（也即偏置电压端）。

图5中，偏置电路包括第二NMOS管N2、第三NMOS管N3、第二PMOS管P2、第三PMOS管P3、第一滤波电容Cg1、第二滤波电容Cg2和第三滤波电容Cg3，第三NMOS管N3的源极与第三PMOS管P3的源极相连并共同接第一滤波电容Cg1的第二端，第一滤波电容Cg1的第一端为该偏置电路的第三输入端；第三PMOS管P3的漏极与第三NMOS管N3的栅极相连并共同接偏置电路的第一输出端，第三NMOS管N3的漏极与第三PMOS管P3的栅极相连并共同接偏置电路的第二输出端；第二NMOS管N2的漏极与栅极相连并共同接第三PMOS管P3的漏极，源极接偏置电路的第一输入端；第二PMOS管P2的漏极与栅极相连并共同接第三NMOS管N3的漏极，源极接偏置电路的第二输入端；第二滤波电容Cg2连接在第三PMOS管P3的漏极和该偏置电路的第一输入端之间；第三滤波电容Cg3连接在第三NMOS管N3的漏极和偏置电路的第二输入端之间。一般设计中，第二滤波电容Cg2和第三滤波电容Cg3的电容值相等。

图5为本发明整流电路的一种典型结构。图5中，第二NMOS管N2和第二PMOS管P2为限幅管，限制第一NMOS管N1栅极与一级整流电路的输入端IN之间压差以及第一PMOS管P1栅极与一级整流电路的输出端OUT压差在一个阈值电压内，第二滤波电容Cg2和第三滤波电容Cg3起到滤波作用，第三PMOS管P3、第三NMOS管N3、第一滤波电容Cp1组成一级电荷泵，提高第一NMOS管N1栅极电压，最终第一NMOS管N1栅极与一级整流电路的输入端IN压差在一个阈值电压内，第一PMOS管P1栅极与一级整流电路的输出端OUT压差在一个阈值电压内，同时第三NMOS管N3、第三PMOS管P3也有限幅作用，当天线幅度较大，第一NMOS管N1管栅极电压较高，第一PMOS管P1栅极电压较低，第三PMOS管P3、第三NMOS管N3反向导通放掉第一NMOS管N1栅极上电荷，同时对第一PMOS管P1栅极充电。

图5所示的电路中，偏置电路可以去掉起滤波作用的第二滤波电容Cg2和第三滤波电容Cg3，此时偏置电路不具有滤波作用；或者，偏置电路可以去掉起限幅作用的第二NMOS管N2和第二PMOS管P2，此时偏置电路不具有限幅作用；或者，偏置电路也可以将第二滤波电容Cg2、第三滤波电容Cg3、第二NMOS管N2和第二PMOS管P2都去掉，此时偏置电路不具有滤波和限幅作用。

图6为本发明实施例中一级整流电路的另一种结构图。如图6所示，本实施例中的一级整流电路与图5所示的一级整流电路的区别在于偏置电路不同。

图6中，偏置电路包括第三NMOS管N3、第四NMOS管N4、第一二极管D1、第二二极管D2、第一滤波电容Cg1、第二滤波电容Cg2和第三滤波电容Cg3，第三NMOS管N3和第四NMOS管N4的源极相连并共同接第一滤波电容Cg1的第二端，第一滤波电容Cg1的第一端为偏置电路的第三输入端；第四NMOS管N4的栅极接第四NMOS管N4的源极，漏极接偏置电路的第一输出端；第三NMOS管N3的栅极接第三NMOS管N3的漏极并共同接偏置电路的第二输出端；第一二极管D1的正极接第四NMOS管N4的漏极，负极接偏置电路的第一输入端；第二二极管D2的正极接第三NMOS管N3的漏极，负极接偏置电路的第二输入端；第二滤波电容Cg2连接在第四NMOS管N4的漏极和偏置电路的第一输入端之间；第三滤波电容Cg3连接在第三NMOS管N3的漏极和偏置电路的第二输入端之间。一般设计中，第二滤波电容Cg2和第三滤波电容Cg3的电容值相等。

图6中，第一二极管D1、第二二极管D2作为限幅管，第二滤波电容Cg2和第三滤波电容Cg3为滤波电容，第三NMOS管N3、第四NMOS管N4、第一滤波电容Cg1构成电荷泵提供第一NMOS管N1、第一PMOS管P1栅极偏置电压。

图6所示的电路中，偏置电路可以去掉起滤波作用的第二滤波电容Cg2和第三滤波电容Cg3，此时偏置电路不具有滤波作用；或者，偏置电路可以去掉起限幅作用的第一二极管D1和第二二极管D2，此时偏置电路不具有限幅作用；或者，偏置电路也可以将第二滤波电容Cg2、第三滤波电容Cg3、第一二极管D1和第二二极管D2都去掉，此时偏置电路不具有滤波和限幅作用。

图7为本发明实施例中一级整流电路的又一种结构图。如图7所示，本实施例中的一级整流电路与图5所示的一级整流电路的区别在于偏置电路不同。

图7中，偏置电路包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一滤波电容Cg1、第二滤波电容Cg2和第三滤波电容Cg3，第四二极管D4的正极与第三二极管D3的负极相连并共同接第一滤波电容Cg1的第二端，第一滤波电容Cg1的第一端为偏置电路的第三输入端；第四二极管D4的负极接偏置电路的第一输出端，第三二极管D3的正极接偏置电路的第二输出端；第一二极管D1的正极接第四二极管D4的负极，负极接偏置电路的第一输入端；第二二极管D2的正极接第三二极管D3的正极，负极接偏置电路的第二输入端；第二滤波电容Cg2连接在第四二极管D4的负极和偏置电路的第一输入端之间；第三滤波电容Cg3连接在第三二极管D3的正极和偏置电路的第二输入端之间。一般设计中，第二滤波电容Cg2和第三滤波电容Cg3的电容值相等。

图7中，第一二极管D1、第二二极管D2作为限幅管，第二滤波电容Cg2和第三滤波电容Cg3为滤波电容，第三二极管D3、第四二极管D4、第一滤波电容Cg1构成电荷泵提供第一NMOS管N1、第一PMOS管P1栅极偏置电压。

图7所示的电路中，偏置电路可以去掉起滤波作用的第二滤波电容Cg2和第三滤波电容Cg3，此时偏置电路不具有滤波作用；或者，偏置电路可以去掉起限幅作用的第一二极管D1、第二二极管D2，此时偏置电路不具有限幅作用；或者，偏置电路也可以将第二滤波电容Cg2、第三滤波电容Cg3、第一二极管D1、第二二极管D2都去掉，此时偏置电路不具有滤波和限幅作用。

图8为本发明实施例中一级整流电路的又一种结构图。如图8所示，本实施例中的一级整流电路与图5所示的一级整流电路的区别在于偏置电路不同。

图8中，偏置电路包括第一二极管D1、第二二极管D2、第二NMOS管N2、第二PMOS管P2、第一滤波电容Cg1、第二滤波电容Cg2和第三滤波电容Cg3，第二二极管D2的正极与第一二极管D1的负极相连并共同接第一滤波电容Cg1的第二端，第一滤波电容Cg1的第一端为偏置电路的第三输入端；第二二极管D2的负极接偏置电路的第一输出端，第一二极管D1的正极接偏置电路的第二输出端；第二NMOS管N2的漏极与栅极相连并共同接第二二极管D2的负极，源极接偏置电路的第一输入端；第二PMOS管P2的漏极与栅极相连并共同接第一二极管D1的正极，源极接偏置电路的第二输入端；第二滤波电容Cg2连接在第二二极管D2的负极和偏置电路的第一输入端之间；第三滤波电容Cg3连接在第一二极管D1的正极和偏置电路的第二输入端之间。一般设计中，第二滤波电容Cg2和第三滤波电容Cg3的电容值相等。

图8中，第二NMOS管N2、第二PMOS管P2作为限幅管，第二滤波电容Cg2和第三滤波电容Cg3为滤波电容，第一二极管D1、第二二极管D2、第一滤波电容Cg1构成电荷泵提供第一NMOS管N1、第一PMOS管P1栅极偏置电压。

图8所示的电路中，偏置电路可以去掉起滤波作用的第二滤波电容Cg2和第三滤波电容Cg3，此时偏置电路不具有滤波作用；或者，偏置电路可以去掉起限幅作用的第二NMOS管N2、第二PMOS管P2，此时偏置电路不具有限幅作用；或者，偏置电路也可以将第二滤波电容Cg2、第三滤波电容Cg3、第二NMOS管N2、第二PMOS管P2都去掉，此时偏置电路不具有滤波和限幅作用。

本发明的整流电路不限于图5至图8所给出的结构。在本发明的其他实施例中，图4中的第一传输管Q1可以为PMOS管、第二传输管Q2可以为NMOS管，此时，对应的偏置电路也随之改变。

在本发明的其他实施例中，图4中的第一传输管Q1和第二传输管Q2可以都为PMOS管，此时，对应的偏置电路也随之改变。

在本发明的其他实施例中，图4中的第一传输管Q1和第二传输管Q2可以都为NMOS管，此时，对应的偏置电路也随之改变。

在本发明的其他实施例中，一级整流电路中偏置电路的限幅管可以为二极管或者二极管连接形式的MOS管。

在本发明的其他实施例中，一级整流电路中偏置电路的滤波电容可以根据需要选择不同类型的电容包括MOS电容。

在本发明的其他实施例中，一级整流电路中偏置电路可以由CMOS管和电容组成，根据需要可以为升压电路也可为降压电路。

以上传输管、偏置电路、限幅管以及滤波电容的不同形式的组合都是本发明整流电路结构的一种应用方案。

本发明的整流电路能够把外界输入的射频信号转化为直流信号同时进行升压，达到足够电路工作的电压同时提供足够的负载能力。当外界输入的能量较小（约-18dbm）、负载较重时，本发明的整流电路也能够输出足够的工作电压。

由上可见，本发明的整流电路带有偏置电路，传输管采用PMOS或者NMOS管或者二者结合，采用一个偏置电路同时对每一级的两个传输管的栅极（gate端）产生偏置电压，具有较高的转换效率。并且，本发明的整流电路结构简单，采用标准CMOS工艺，不会增加掩膜和工序，降低了工艺成本。

本发明的整流电路除了可以应用于RFID标签芯片外，也可以用于其他需要将交流信号升压转换为直流电平信号的应用场合。

本发明还提出了一种RFID芯片，该RFID芯片内包括前述的任意一种整流电路。本发明的RFID芯片中包括带有偏置电路的整流电路，该整流电路采用一个偏置电路同时对每一级的两个传输管的栅极（gate端）产生偏置电压，具有较高的转换效率，并且，该整流电路结构简单，采用标准CMOS工艺，不会增加掩膜和工序，降低了工艺成本，从而该整流电路降低了本发明的RFID芯片功耗和成本。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种整流电路,其特征在于,包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压，其中：

所述第一传输管的输入端与所述偏置电路的第一输入端相连并共同接第i级子级整流电路的输入端，也即第i-1级子级整流电路的输出端，所述第一传输管的输出端接所述第二传输管的输入端；

所述第二传输管的输出端与所述偏置电路的第二输入端相连并共同接该第i级子级整流电路的输出端；

所述偏置电路的第三输入端接输入射频信号ANTP，第一输出端接所述第一传输管的控制端，第二输出端接所述第二传输管的控制端；

所述第一电容的第一端接所述第一传输管的输出端和所述第二传输管的输入端，所述第一电容的第二端接输入射频信号ANTP；

所述第二电容的第一端接所述第二传输管的输出端，所述第二电容的第二端接地VSS。

2.根据权利要求1所述的整流电路, 其特征在于, 所述第一传输管和所述第二传输管均为金属氧化物半导体场效应管MOSEFT管。

3.根据权利要求1所述的整流电路, 其特征在于,所述偏置电路中包括限幅电路。

4.根据权利要求1所述的整流电路, 其特征在于,所述偏置电路中包括滤波电路。

5.根据权利要求1所述的整流电路, 其特征在于,所述第一传输管为NMOS管，所述第二传输管为PMOS管，所述NMOS管的源极为所述第一传输管的输入端，漏极为所述第一传输管的输出端，栅极为所述第一传输管的控制端，所述PMOS管的漏极为所述第二传输管的输入端，源极为所述第二传输管的输出端，栅极为所述第二传输管的控制端。

6.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括包括第二NMOS管（N2）、第三NMOS管（N3）、第二PMOS管（P2）、第三PMOS管（P3）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）的源极与第三PMOS管（P3）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为该偏置电路的第三输入端； 第三PMOS管（P3）的漏极与第三NMOS管（N3）的栅极相连并共同接偏置电路的第一输出端，第三NMOS管（N3）的漏极与第三PMOS管（P3）的栅极相连并共同接偏置电路的第二输出端；第二NMOS管（N2）的漏极与栅极相连并共同接第三PMOS管（P3）的漏极，源极接偏置电路的第一输入端；第二PMOS管（P2）的漏极与栅极相连并共同接第三NMOS管（N3）的漏极，源极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第三PMOS管（P3）的漏极和该偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。

7.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括第三NMOS管（N3）、第四NMOS管（N4）、第一二极管（D1）、第二二极管（D2）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）和第四NMOS管（N4）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第四NMOS管（N4）的栅极接第四NMOS管（N4）的源极，漏极接偏置电路的第一输出端；第三NMOS管（N3）的栅极接第三NMOS管（N3）的漏极并共同接偏置电路的第二输出端；第一二极管（D1）的正极接第四NMOS管（N4）的漏极，负极接偏置电路的第一输入端；第二二极管（D2）的正极接第三NMOS管（N3）的漏极，负极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第四NMOS管（N4）的漏极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。

8.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括第一二极管（D1）、第二二极管（D2）、第三二极管（D3）、第四二极管（D4）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第四二极管（D4）的正极与第三二极管（D3）的负极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第四二极管（D4）的负极接偏置电路的第一输出端，第三二极管（D3）的正极接偏置电路的第二输出端；第一二极管（D1）的正极接第四二极管（D4）的负极，负极接偏置电路的第一输入端；第二二极管（D2）的正极接第三二极管（D3）的正极，负极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第四二极管（D4）的负极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三二极管（D3）的正极和偏置电路的第二输入端之间。

9.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括第一二极管（D1）、第二二极管（D2）、第二NMOS管（N2）、第二PMOS管（P2）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第二二极管（D2）的正极与第一二极管（D1）的负极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第二二极管（D2）的负极接偏置电路的第一输出端，第一二极管（D1）的正极接偏置电路的第二输出端；第二NMOS管（N2）的漏极与栅极相连并共同接第二二极管（D2）的负极，源极接偏置电路的第一输入端；第二PMOS管（P2）的漏极与栅极相连并共同接第一二极管（D1）的正极，源极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第二二极管（D2）的负极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第一二极管（D1）的正极和偏置电路的第二输入端之间。

10.一种RFID芯片，其特征在于，所述RFID芯片内包括整流电路，所述整流电路包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压，其中：

所述第一传输管的输入端与所述偏置电路的第一输入端相连并共同接第i级子级整流电路的输入端，也即第i-1级子级整流电路的输出端，所述第一传输管的输出端接所述第二传输管的输入端；

所述第二传输管的输出端与所述偏置电路的第二输入端相连并共同接该第i级子级整流电路的输出端；

所述偏置电路的第三输入端接输入射频信号ANTP，第一输出端接所述第一传输管的控制端，第二输出端接所述第二传输管的控制端；

所述第一电容的第一端接所述第一传输管的输出端和所述第二传输管的输入端，第二端接输入射频信号ANTP；

    所述第二电容的第一端接所述第二传输管的输出端，第二端接地VSS。

Images