CN108878533A - Ldmos器件及其制造方法 - Google Patents
Ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN108878533A CN108878533A CN201810695463.2A CN201810695463A CN108878533A CN 108878533 A CN108878533 A CN 108878533A CN 201810695463 A CN201810695463 A CN 201810695463A CN 108878533 A CN108878533 A CN 108878533A
- Authority
- CN
- China
- Prior art keywords
- drift region
- region
- interpolation
- ldmos device
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 81
- 239000001301 oxygen Substances 0.000 claims abstract description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 230000005684 electric field Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件，包括漂移区和体区；栅介质层和多晶硅栅；形成于所述漂移区表面的漂移区场氧，多晶硅栅的第二侧面延伸到漂移区场氧上；源区形成于体区表面，漏区形成于漂移区表面；在漂移区的表面形成有掺杂相反的内插掺杂层，用于辅助耗尽漂移区；在横向位置上，内插掺杂层位于漂移区场氧的覆盖区域；在纵向位置上，内插掺杂层位于漂移区场氧的底部；在内插掺杂层和漂移区场氧的底部之间形成有表面电流通道区；表面电流通道区的掺杂杂质由漂移区的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成。本发明还公开了一种LDMOS器件的制造方法。本发明能提高击穿电压同时降低器件的导通电阻，从而提高器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种横向扩散金属氧化物半导体(LDMOS)器件；本发明还涉及一种LDMOS器件的制造方法。
背景技术
超高压LDMOS器件需要有较长的漂移区以承担超高击穿电压，但在漏端电压逐渐增加的过程中，经常出现漂移区还未全部耗尽，峰值电场已经达到临界电场，造成器件的击穿电压偏低。因此业界通常采用在漂移区的中间***一层与漂移区导电类型相反的掺杂层，以帮助漂移区在漏端电压递增中尽快耗尽完，漂移区的耗尽由原来的一维耗尽变成二维耗尽。
由于离子注入能量的限制以及辅助耗尽效果的考量，漂移区***的掺杂层较靠近漂移区表面，在横向上位于漂移区场氧底部。
当漏端加低压时，漂移区远未夹断，电流输运主要是载流子在漂移区表面的漂移电流。但漂移区***层的耗尽区展宽对器件的电流通道有夹断之势，使得器件的导通电阻偏高，饱和电流偏低。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，能提高击穿电压同时降低器件的导通电阻，从而提高器件的性能。为此，本发明还提供一种LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的LDMOS器件包括：
具有第一导电类型掺杂的漂移区。
具有第二导电类型掺杂的体区，所述体区和所述漂移区侧面接触。
由栅介质层和多晶硅栅叠加而成的栅极结构，所述多晶硅栅覆盖在所述体区表面并延伸到所述漂移区上，被所述多晶硅栅覆盖的所述体区用于形成沟道。
漂移区场氧，形成于所述漂移区表面，所述漂移区场氧和所述体区之间有间隔；所述多晶硅栅的第一侧面位于所述体区上，所述多晶硅栅的第二侧面延伸到所述漂移区场氧上。
第一导电类型重掺杂的源区形成于所述体区表面且和所述多晶硅栅的第一侧面自对准。
第一导电类型重掺杂的漏区形成于所述漂移区表面且和所述漂移区场氧的第二侧面自对准。
在所述漂移区的表面形成有第二导电类型掺杂的内插掺杂层，在LDMOS器件承受反向偏压时，所述内插掺杂层的掺杂浓度满足对所述漂移区进行辅助耗尽并使所述漂移区完全耗尽之前所述漂移区内的电场强度都低于临界电场。
在横向位置上，所述内插掺杂层位于所述漂移区场氧的覆盖区域；在纵向位置上，所述内插掺杂层位于所述漂移区场氧的底部；在所述内插掺杂层和所述漂移区场氧的底部之间形成有表面电流通道区。
所述表面电流通道区的掺杂杂质由所述漂移区的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层对所述表面电流通道区的耗尽宽度从而使所述表面电流通道区的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻。
进一步的改进是，所述内插掺杂层和所述第一离子注入层都采用离子注入工艺形成且所述内插掺杂层和所述第一离子注入层对应的光罩相同，所述第一离子注入层和所述内插掺杂层的横向尺寸相同。
进一步的改进是，所述内插掺杂层和所述第一离子注入层是在相同的光罩定义下依次形成。
进一步的改进是，所述漂移区由第一导电类型阱区组成，所述体区形成于所述漂移区的选定区域中。
进一步的改进是，所述漂移区的第一导电类型阱区形成于第二导电类型半导体衬底表面。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述漂移区场氧为浅沟槽场氧或局部场氧。
进一步的改进是，所述表面电流通道区的掺杂浓度为所述漂移区的本体的掺杂浓度的2倍～3倍。
为解决上述技术问题，本发明提供的LDMOS器件的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成第一导电类型掺杂的漂移区。
步骤二、形成第二导电类型掺杂的体区，所述体区和所述漂移区侧面接触。
步骤三、形成漂移区场氧，所述漂移区场氧位于所述漂移区表面，所述漂移区场氧和所述体区之间有间隔。
步骤四、光刻定义出内插掺杂层的形成区域，进行第二导电类型离子注入在所述漂移区的表面形成所述内插掺杂层，在LDMOS器件承受反向偏压时，所述内插掺杂层的掺杂浓度满足对所述漂移区进行辅助耗尽并使所述漂移区完全耗尽之前所述漂移区内的电场强度都低于临界电场。
在横向位置上，所述内插掺杂层位于所述漂移区场氧的覆盖区域；在纵向位置上，所述内插掺杂层位于所述漂移区场氧的底部；在所述内插掺杂层和所述漂移区场氧的底部之间形成有表面电流通道区。
步骤五、采用步骤四中的光刻定义接着进行第一导电类型离子注入在所述表面电流通道区中形成第一离子注入层，所述表面电流通道区的掺杂杂质由所述漂移区的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层对所述表面电流通道区的耗尽宽度从而使所述表面电流通道区的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻。
步骤六、形成由栅介质层和多晶硅栅叠加而成的栅极结构，所述多晶硅栅覆盖在所述体区表面并延伸到所述漂移区上，被所述多晶硅栅覆盖的所述体区用于形成沟道；所述多晶硅栅的第一侧面位于所述体区上，所述多晶硅栅的第二侧面延伸到所述漂移区场氧上。
步骤七、进行第一导电类型重掺杂的源漏离子注入同时形成源区和漏区，所述源区形成于所述体区表面且和所述多晶硅栅的第一侧面自对准；所述漏区形成于所述漂移区表面且和所述漂移区场氧的第二侧面自对准。
进一步的改进是，步骤一中所述漂移区由第一导电类型阱区组成且采用阱区工艺形成；所述半导体衬底为第二导电类型掺杂，所述漂移区的第一导电类型阱区形成于第二导电类型半导体衬底表面；所述体区形成于所述漂移区的选定区域中。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，步骤三中，所述漂移区场氧采用浅沟槽场氧工艺形成或采用局部场氧工艺形成。
进一步的改进是，所述表面电流通道区的掺杂浓度为所述漂移区的本体的掺杂浓度的2倍～3倍。
进一步的改进是，所述LDMOS器件为N型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，步骤一中形成的所述漂移区为均匀掺杂且掺杂浓度为 1e15cm-3～1e16cm-3。
步骤四中所述内插掺杂层对应的离子注入的杂质为硼，注入剂量为2e12cm-2～5e12cm-2，注入能量为1000kev～2000kev。
步骤五中所述第一离子注入层对应的离子注入的杂质为砷或磷，注入剂量为1e12cm-2～5e12cm-2，注入能量根据所述漂移区场氧的厚度确定且要求保证所述第一离子注入层对应的离子注入的峰值位于所述漂移区场氧底部的所述表面电流通道区中。
进一步的改进是，所述LDMOS器件为P型LDMOS器件，第一导电类型为P型，第二导电类型为N型。
本发明在漂移区场氧的漂移区表面引入实现对漂移区辅助耗尽的内插掺杂层从而提高器件的击穿电压的条件下，在内插掺杂层和漂移区场氧之间的漂移区区域即表面电流通道区中引入了第一离子注入层，由于表面电流通道区是器件正向导通时沟道电流的主要通道，引入第一离子注入层之后不仅能增加表面电流通道区的掺杂浓度从而降低导通电阻；而且在表面电流通道区的掺杂浓度增加后能减少在正向导通过程中内插掺杂层对表面电流导通区的耗尽，从而能提高表面电流通道区的导通宽度，表面电流通道区的导通宽度的增加也能降低器件的正向导通电阻，所以本发明结合内插掺杂层和在表面电流通道区中引入第一离子注入层的结构设计，能很好的实现在提高击穿电压同时降低器件的导通电阻，从而提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例LDMOS器件的结构示意图；
图2是本发明实施例LDMOS器件和现有器件的漂移区表面的掺杂浓度的仿真曲线比较图；
图3A是现有器件在线性区工作时的器件仿真图；
图3B是本发明实施例器件在线性区工作时的器件仿真图；
图4A是现有器件在饱和区工作时的器件仿真图；
图4B是本发明实施例器件在饱和区工作时的器件仿真图；
图5是本发明实施例LDMOS器件和现有器件的漂移区表面的电流线的仿真曲线比较图；
图6是本发明实施例LDMOS器件和现有器件的漂移区表面的电场强度的仿真曲线比较图；
图7是本发明实施例LDMOS器件和现有器件的线性区的Id-Vg的曲线比较图；
图8是本发明实施例LDMOS器件和现有器件的Id-Vd的曲线比较图；
图9是现有LDMOS器件的结构示意图。
具体实施方式
现有器件：
为了便于比较，在介绍本发明实施例器件之前先介绍一下现有器件，如图9所示，是现有LDMOS器件的结构示意图；现有LDMOS器件包括：
具有第一导电类型掺杂的漂移区2。
具有第二导电类型掺杂的体区3，所述体区3和所述漂移区2侧面接触。
由栅介质层5和多晶硅栅6叠加而成的栅极结构，所述多晶硅栅6覆盖在所述体区3表面并延伸到所述漂移区2上，被所述多晶硅栅6覆盖的所述体区3用于形成沟道。
漂移区场氧4，形成于所述漂移区2表面，所述漂移区场氧4和所述体区3之间有间隔；所述多晶硅栅6的第一侧面位于所述体区3上，所述多晶硅栅6的第二侧面延伸到所述漂移区场氧4上。
第一导电类型重掺杂的源区7形成于所述体区3表面且和所述多晶硅栅6的第一侧面自对准。
第一导电类型重掺杂的漏区8形成于所述漂移区2表面且和所述漂移区场氧4的第二侧面自对准。
在所述体区3的表面还形成有第二导电类型重掺杂的体引出区9。
源区7和体引出区9的顶部会通过接触孔连接到由正面金属层组成的源极；漏区8的顶部会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅6会通过接触孔连接到由正面金属层组成的栅极。
在所述漂移区2的表面形成有第二导电类型掺杂的内插掺杂层10，在LDMOS器件承受反向偏压时，所述内插掺杂层10的掺杂浓度满足对所述漂移区2进行辅助耗尽并使所述漂移区2完全耗尽之前所述漂移区2内的电场强度都低于临界电场。
在横向位置上，所述内插掺杂层10位于所述漂移区场氧4的覆盖区域；在纵向位置上，所述内插掺杂层10位于所述漂移区场氧4的底部。
现有器件中，在所述内插掺杂层10和所述漂移区场氧4的底部之间的区域依然保持为所述漂移区2的掺杂结构。由于在所述内插掺杂层10和所述漂移区场氧4的底部之间的区域为表面电流通道区，在器件正向导通时，表面电流通道区为漂移区电流的主要通道。但是，所述内插掺杂层10引入后，所述内插掺杂层10会对的表面电流通道区产生一定的耗尽，在漏极加电压的调节下，所述内插掺杂层10会对的表面电流通道区的耗尽宽度会增加，使得表面电流通道区的导通区宽度减小，这样会增加器件的正向导通电阻。
通常，所述漂移区2由第一导电类型阱区组成，所述体区3形成于所述漂移区2 的选定区域中。
所述漂移区2的第一导电类型阱区形成于第二导电类型半导体衬底1表面。所述半导体衬底1为硅衬底。所述栅介质层5为栅氧化层。所述漂移区场氧4为浅沟槽场氧或局部场氧。
本发明说明书中，以现有LDMOS器件为N型LDMOS器件为例进行比较，第一导电类型为N型，第二导电类型为P型。
本发明实施例器件：
如图1所示，是本发明实施例LDMOS器件的结构示意图；本发明实施例LDMOS器件包括：
具有第一导电类型掺杂的漂移区2。
具有第二导电类型掺杂的体区3，所述体区3和所述漂移区2侧面接触。
由栅介质层5和多晶硅栅6叠加而成的栅极结构，所述多晶硅栅6覆盖在所述体区3表面并延伸到所述漂移区2上，被所述多晶硅栅6覆盖的所述体区3用于形成沟道。
漂移区场氧4，形成于所述漂移区2表面，所述漂移区场氧4和所述体区3之间有间隔；所述多晶硅栅6的第一侧面位于所述体区3上，所述多晶硅栅6的第二侧面延伸到所述漂移区场氧4上。
第一导电类型重掺杂的源区7形成于所述体区3表面且和所述多晶硅栅6的第一侧面自对准。
第一导电类型重掺杂的漏区8形成于所述漂移区2表面且和所述漂移区场氧4的第二侧面自对准。
在所述体区3的表面还形成有第二导电类型重掺杂的体引出区9。
源区7和体引出区9的顶部会通过接触孔连接到由正面金属层组成的源极；漏区 8的顶部会通过接触孔连接到由正面金属层组成的漏极，多晶硅栅6会通过接触孔连接到由正面金属层组成的栅极。
在所述漂移区2的表面形成有第二导电类型掺杂的内插掺杂层10，在LDMOS器件承受反向偏压时，所述内插掺杂层10的掺杂浓度满足对所述漂移区2进行辅助耗尽并使所述漂移区2完全耗尽之前所述漂移区2内的电场强度都低于临界电场。
在横向位置上，所述内插掺杂层10位于所述漂移区场氧4的覆盖区域；在纵向位置上，所述内插掺杂层10位于所述漂移区场氧4的底部；在所述内插掺杂层10和所述漂移区场氧4的底部之间形成有表面电流通道区11。
所述表面电流通道区11的掺杂杂质由所述漂移区2的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区11 的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层10对所述表面电流通道区11的耗尽宽度从而使所述表面电流通道区11的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻。
本发明实施例中，所述表面电流通道区的掺杂浓度为所述漂移区的本体的掺杂浓度的2倍～3倍。
本发明实施例中，所述内插掺杂层10和所述第一离子注入层都采用离子注入工艺形成且所述内插掺杂层10和所述第一离子注入层对应的光罩相同，所述第一离子注入层和所述内插掺杂层10的横向尺寸相同。
所述内插掺杂层10和所述第一离子注入层是在相同的光罩定义下依次形成。
所述漂移区2由第一导电类型阱区组成，所述体区3形成于所述漂移区2的选定区域中。
所述漂移区2的第一导电类型阱区形成于第二导电类型半导体衬底1表面。所述半导体衬底1为硅衬底。所述栅介质层5为栅氧化层。所述漂移区场氧4为浅沟槽场氧或局部场氧。
本发明实施例所述LDMOS器件为N型LDMOS器件，第一导电类型为N型，第二导电类型为P型。所述漂移区2为均匀掺杂且掺杂浓度为1e15cm-3～1e16cm-3。所述内插掺杂层10对应的离子注入的杂质为硼，注入剂量为2e12cm-2～5e12cm-2，注入能量为 1000kev～2000kev。所述第一离子注入层对应的离子注入的杂质为砷或磷，注入剂量为1e12cm-2～5e12cm-2。
在其它实施例中也能为：所述LDMOS器件为P型LDMOS器件，第一导电类型为P 型，第二导电类型为N型。
本发明实施例在漂移区场氧4的漂移区2表面引入实现对漂移区2辅助耗尽的内插掺杂层10从而提高器件的击穿电压的条件下，在内插掺杂层10和漂移区场氧4之间的漂移区2区域即表面电流通道区11中引入了第一离子注入层，由于表面电流通道区11是器件正向导通时沟道电流的主要通道，引入第一离子注入层之后不仅能增加表面电流通道区11的掺杂浓度从而降低导通电阻；而且在表面电流通道区11的掺杂浓度增加后能减少在正向导通过程中内插掺杂层10对表面电流导通区的耗尽，从而能提高表面电流通道区11的导通宽度，表面电流通道区11的导通宽度的增加也能降低器件的正向导通电阻，所以本发明实施例结合内插掺杂层10和在表面电流通道区11中引入第一离子注入层的结构设计，能很好的实现在提高击穿电压同时降低器件的导通电阻，从而提高器件的性能。
为了说明本发明实施例的优点，进行了如下仿真比较：
1、如图2所示，是本发明实施例LDMOS器件和现有器件的漂移区表面的掺杂浓度的仿真曲线比较图；图2中，仿真的漂移区表面的横向位置对应于图1的表面电流通道区11的表面，曲线101对应于现有器件的掺杂浓度曲线，曲线102对应于本发明实施例器件的掺杂浓度曲线；可以看出，本发明实施例LDMOS器件的表面电流通道区11的掺杂浓度得到提高。
2、如图3A所示，是现有器件在线性区工作时的器件仿真图；如图3B所示，是本发明实施例器件在线性区工作时的器件仿真图；图3A中的d101代表现有器件中的表面电流通道区的导通宽度，图3B中的d1代表本发明实施例器件中的表面电流通道区的导通宽度。仿真结果为d1大于d101，这使得本发明实施例的表面电流通道区11 的导通宽度增加，故能降低器件线性区的导通电阻。
3、如图4A所示，是现有器件在饱和区工作时的器件仿真图；如图4B所示，是本发明实施例器件在饱和区工作时的器件仿真图；仿真结果同样可以得到，在饱和区，本发明实施例的表面电流通道区11的导通宽度增加，故能降低器件饱和区的导通电阻。
4、如图5所示，是本发明实施例LDMOS器件和现有器件的漂移区表面的电流线的仿真曲线比较图；曲线103对应于现有器件的漂移区表面的电流线曲线，曲线104 对应于本发明实施例器件的漂移区表面的电流线；可以看出，本发明实施例器件的漂移区表面的电流线增加，故能降低器件的导通电阻。
5、如图6所示，是本发明实施例LDMOS器件和现有器件的漂移区表面的电场强度的仿真曲线比较图；曲线105对应于现有器件的漂移区表面的电场强度曲线，曲线 106对应于本发明实施例器件的的漂移区表面的电场强度曲线；可以看出，本发明实施例器件的的漂移区表面的电场强度增加，有利于驱动电流的增大。
6、如图7所示，是本发明实施例LDMOS器件和现有器件的线性区的Id-Vg的曲线比较图；曲线107对应于现有器件的线性区的Id-Vg曲线，曲线108对应于本发明实施例器件的的线性区的Id-Vg曲线；Id为漏极电流，Vg为栅极电压，可以看出，本发明实施例器件的线性电流大幅度增加，导通电阻下降。
7、如图8所示，是本发明实施例LDMOS器件和现有器件的Id-Vd的曲线比较图；由于有多条Vg不同的Id-Vd曲线，图8中用不同的图形分别表示了本发明实施例和现有器件的Id-Vd曲线，Vd为漏极电压，可以看出，本发明实施例器件的驱动电流大幅度提升。
本发明实施例LDMOS器件的制造方法包括如下步骤：
步骤一、在半导体衬底1表面形成第一导电类型掺杂的漂移区2。
本发明实施例方法中，所述漂移区2由第一导电类型阱区组成且采用阱区工艺形成；所述半导体衬底1为第二导电类型掺杂，所述漂移区2的第一导电类型阱区形成于第二导电类型半导体衬底如硅衬底1表面；所述体区3形成于所述漂移区2的选定区域中。
步骤二、形成第二导电类型掺杂的体区3，所述体区3和所述漂移区2侧面接触。
步骤三、形成漂移区场氧4，所述漂移区场氧4位于所述漂移区2表面，所述漂移区场氧4和所述体区3之间有间隔。
所述漂移区场氧4采用浅沟槽场氧工艺形成或采用局部场氧工艺形成。
步骤四、光刻定义出内插掺杂层10的形成区域，进行第二导电类型离子注入在所述漂移区2的表面形成所述内插掺杂层10，在LDMOS器件承受反向偏压时，所述内插掺杂层10的掺杂浓度满足对所述漂移区2进行辅助耗尽并使所述漂移区2完全耗尽之前所述漂移区2内的电场强度都低于临界电场。
在横向位置上，所述内插掺杂层10位于所述漂移区场氧4的覆盖区域；在纵向位置上，所述内插掺杂层10位于所述漂移区场氧4的底部；在所述内插掺杂层10和所述漂移区场氧4的底部之间形成有表面电流通道区11。
步骤五、采用步骤四中的光刻定义接着进行第一导电类型离子注入在所述表面电流通道区11中形成第一离子注入层，所述表面电流通道区11的掺杂杂质由所述漂移区2的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区11的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层10对所述表面电流通道区11的耗尽宽度从而使所述表面电流通道区11的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻。
步骤六、形成由栅介质层5和多晶硅栅6叠加而成的栅极结构，所述多晶硅栅6 覆盖在所述体区3表面并延伸到所述漂移区2上，被所述多晶硅栅6覆盖的所述体区 3用于形成沟道；所述多晶硅栅6的第一侧面位于所述体区3上，所述多晶硅栅6的第二侧面延伸到所述漂移区场氧4上。
所述栅介质层5为栅氧化层，采用热氧化工艺形成。
步骤七、进行第一导电类型重掺杂的源漏离子注入同时形成源区7和漏区8，所述源区7形成于所述体区3表面且和所述多晶硅栅6的第一侧面自对准；所述漏区8 形成于所述漂移区2表面且和所述漂移区场氧4的第二侧面自对准。
本发明实施例方法中，所述LDMOS器件为N型LDMOS器件，第一导电类型为N型，第二导电类型为P型。步骤一中形成的所述漂移区2为均匀掺杂且掺杂浓度为 1e15cm-3～1e16cm-3。
步骤四中所述内插掺杂层10对应的离子注入的杂质为硼，注入剂量为2e12cm-2～5e12cm-2，注入能量为1000kev～2000kev。
步骤五中所述第一离子注入层对应的离子注入的杂质为砷或磷，注入剂量为1e12cm-2～5e12cm-2，注入能量根据所述漂移区场氧4的厚度确定且要求保证所述第一离子注入层对应的离子注入的峰值位于所述漂移区场氧4底部的所述表面电流通道区 11中。
在其它实施例方法中也能为：所述LDMOS器件为P型LDMOS器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种LDMOS器件，其特征在于，包括：
具有第一导电类型掺杂的漂移区；
具有第二导电类型掺杂的体区，所述体区和所述漂移区侧面接触；
由栅介质层和多晶硅栅叠加而成的栅极结构，所述多晶硅栅覆盖在所述体区表面并延伸到所述漂移区上，被所述多晶硅栅覆盖的所述体区用于形成沟道；
漂移区场氧，形成于所述漂移区表面，所述漂移区场氧和所述体区之间有间隔；所述多晶硅栅的第一侧面位于所述体区上，所述多晶硅栅的第二侧面延伸到所述漂移区场氧上；
第一导电类型重掺杂的源区形成于所述体区表面且和所述多晶硅栅的第一侧面自对准；
第一导电类型重掺杂的漏区形成于所述漂移区表面且和所述漂移区场氧的第二侧面自对准；
在所述漂移区的表面形成有第二导电类型掺杂的内插掺杂层，在LDMOS器件承受反向偏压时，所述内插掺杂层的掺杂浓度满足对所述漂移区进行辅助耗尽并使所述漂移区完全耗尽之前所述漂移区内的电场强度都低于临界电场；
在横向位置上，所述内插掺杂层位于所述漂移区场氧的覆盖区域；在纵向位置上，所述内插掺杂层位于所述漂移区场氧的底部；在所述内插掺杂层和所述漂移区场氧的底部之间形成有表面电流通道区；
所述表面电流通道区的掺杂杂质由所述漂移区的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层对所述表面电流通道区的耗尽宽度从而使所述表面电流通道区的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻。
2.如权利要求1所述的LDMOS器件，其特征在于：所述内插掺杂层和所述第一离子注入层都采用离子注入工艺形成且所述内插掺杂层和所述第一离子注入层对应的光罩相同，所述第一离子注入层和所述内插掺杂层的横向尺寸相同。
3.如权利要求2所述的LDMOS器件，其特征在于：所述内插掺杂层和所述第一离子注入层是在相同的光罩定义下依次形成。
4.如权利要求1所述的LDMOS器件，其特征在于：所述漂移区由第一导电类型阱区组成，所述体区形成于所述漂移区的选定区域中。
5.如权利要求4所述的LDMOS器件，其特征在于：所述漂移区的第一导电类型阱区形成于第二导电类型半导体衬底表面。
6.如权利要求5所述的LDMOS器件，其特征在于：所述半导体衬底为硅衬底。
7.如权利要求1所述的LDMOS器件，其特征在于：所述栅介质层为栅氧化层。
8.如权利要求1所述的LDMOS器件，其特征在于：所述表面电流通道区的掺杂浓度为所述漂移区的本体的掺杂浓度的2倍～3倍。
9.一种LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成第一导电类型掺杂的漂移区；
步骤二、形成第二导电类型掺杂的体区，所述体区和所述漂移区侧面接触；
步骤三、形成漂移区场氧，所述漂移区场氧位于所述漂移区表面，所述漂移区场氧和所述体区之间有间隔；
步骤四、光刻定义出内插掺杂层的形成区域，进行第二导电类型离子注入在所述漂移区的表面形成所述内插掺杂层，在LDMOS器件承受反向偏压时，所述内插掺杂层的掺杂浓度满足对所述漂移区进行辅助耗尽并使所述漂移区完全耗尽之前所述漂移区内的电场强度都低于临界电场；
在横向位置上，所述内插掺杂层位于所述漂移区场氧的覆盖区域；在纵向位置上，所述内插掺杂层位于所述漂移区场氧的底部；在所述内插掺杂层和所述漂移区场氧的底部之间形成有表面电流通道区；
步骤五、采用步骤四中的光刻定义接着进行第一导电类型离子注入在所述表面电流通道区中形成第一离子注入层，所述表面电流通道区的掺杂杂质由所述漂移区的本体掺杂杂质和第一导电类型的第一离子注入层杂质叠加而成，所述第一离子注入层使所述表面电流通道区的掺杂浓度增加以及在所述LDMOS器件正向导通时减少所述内插掺杂层对所述表面电流通道区的耗尽宽度从而使所述表面电流通道区的导通宽度增加，从而降低所述LDMOS器件的正向导通电阻；
步骤六、形成由栅介质层和多晶硅栅叠加而成的栅极结构，所述多晶硅栅覆盖在所述体区表面并延伸到所述漂移区上，被所述多晶硅栅覆盖的所述体区用于形成沟道；所述多晶硅栅的第一侧面位于所述体区上，所述多晶硅栅的第二侧面延伸到所述漂移区场氧上；
步骤七、进行第一导电类型重掺杂的源漏离子注入同时形成源区和漏区，所述源区形成于所述体区表面且和所述多晶硅栅的第一侧面自对准；所述漏区形成于所述漂移区表面且和所述漂移区场氧的第二侧面自对准。
10.如权利要求9所述的LDMOS器件的制造方法，其特征在于：步骤一中所述漂移区由第一导电类型阱区组成且采用阱区工艺形成；所述半导体衬底为第二导电类型掺杂，所述漂移区的第一导电类型阱区形成于第二导电类型半导体衬底表面；所述体区形成于所述漂移区的选定区域中。
11.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
12.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述表面电流通道区的掺杂浓度为所述漂移区的本体的掺杂浓度的2倍～3倍。
13.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述LDMOS器件为N型LDMOS器件，第一导电类型为N型，第二导电类型为P型。
14.如权利要求13所述的LDMOS器件的制造方法，其特征在于：步骤一中形成的所述漂移区为均匀掺杂且掺杂浓度为1e15cm-3～1e16cm-3；
步骤四中所述内插掺杂层对应的离子注入的杂质为硼，注入剂量为2e12cm-2～5e12cm-2，注入能量为1000kev～2000kev；
步骤五中所述第一离子注入层对应的离子注入的杂质为砷或磷，注入剂量为1e12cm-2～5e12cm-2，注入能量根据所述漂移区场氧的厚度确定且要求保证所述第一离子注入层对应的离子注入的峰值位于所述漂移区场氧底部的所述表面电流通道区中。
15.如权利要求9所述的LDMOS器件的制造方法，其特征在于：所述LDMOS器件为P型LDMOS器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810695463.2A CN108878533A (zh) | 2018-06-29 | 2018-06-29 | Ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810695463.2A CN108878533A (zh) | 2018-06-29 | 2018-06-29 | Ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878533A true CN108878533A (zh) | 2018-11-23 |
Family
ID=64296943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810695463.2A Pending CN108878533A (zh) | 2018-06-29 | 2018-06-29 | Ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878533A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554579A (zh) * | 2020-05-13 | 2020-08-18 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件及其制造方法 |
| CN111968916A (zh) * | 2020-08-12 | 2020-11-20 | 无锡先仁智芯微电子技术有限公司 | 一种ldmos结构的制作方法 |
| CN113611733A (zh) * | 2021-07-07 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
| CN114823631A (zh) * | 2022-04-27 | 2022-07-29 | 电子科技大学 | 一种抗辐射的高压器件结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428415A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| US20170194475A1 (en) * | 2013-07-18 | 2017-07-06 | Sensor Electronic Technology, Inc. | Lateral/Vertical Semiconductor Device with Embedded Isolator |
| CN107644817A (zh) * | 2016-07-22 | 2018-01-30 | 北大方正集团有限公司 | 横向扩散金属氧化物半导体及其制备方法 |
-
2018
- 2018-06-29 CN CN201810695463.2A patent/CN108878533A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170194475A1 (en) * | 2013-07-18 | 2017-07-06 | Sensor Electronic Technology, Inc. | Lateral/Vertical Semiconductor Device with Embedded Isolator |
| CN105428415A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN107644817A (zh) * | 2016-07-22 | 2018-01-30 | 北大方正集团有限公司 | 横向扩散金属氧化物半导体及其制备方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554579A (zh) * | 2020-05-13 | 2020-08-18 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件及其制造方法 |
| CN111554579B (zh) * | 2020-05-13 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件及其制造方法 |
| CN111968916A (zh) * | 2020-08-12 | 2020-11-20 | 无锡先仁智芯微电子技术有限公司 | 一种ldmos结构的制作方法 |
| CN111968916B (zh) * | 2020-08-12 | 2023-08-22 | 无锡先仁智芯微电子技术有限公司 | 一种ldmos结构的制作方法 |
| CN113611733A (zh) * | 2021-07-07 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
| CN113611733B (zh) * | 2021-07-07 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
| CN114823631A (zh) * | 2022-04-27 | 2022-07-29 | 电子科技大学 | 一种抗辐射的高压器件结构 |
| CN114823631B (zh) * | 2022-04-27 | 2023-05-26 | 电子科技大学 | 一种抗辐射的高压器件结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| CN108878533A (zh) | Ldmos器件及其制造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN105679820B (zh) | Jfet及其制造方法 | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN111969043A (zh) | 高压三维耗尽超结ldmos器件及其制造方法 | |
| CN108807541A (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN100418233C (zh) | 半导体器件及其制造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN104009089B (zh) | 一种psoi横向双扩散金属氧化物半导体场效应管 | |
| KR20100027056A (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN109830538A (zh) | Ldmos器件及其制造方法 | |
| CN113658999A (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| CN110600552A (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN104701368B (zh) | 射频ldmos器件及其制造方法 | |
| CN106384747A (zh) | 一种场效应管 | |
| CN112164718A (zh) | 具有控制栅保护层的分离栅器件及其制造方法 | |
| CN110931562A (zh) | 碳化硅器件和用于形成碳化硅器件的方法 | |
| CN110047932A (zh) | 具有电荷补偿层和低阻通道的纵向双扩散金属氧化物半导体场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |