CN113611733A - 隔离型nldmos器件及其制造方法 - Google Patents

隔离型nldmos器件及其制造方法 Download PDF

Info

Publication number
CN113611733A
CN113611733A CN202110767262.0A CN202110767262A CN113611733A CN 113611733 A CN113611733 A CN 113611733A CN 202110767262 A CN202110767262 A CN 202110767262A CN 113611733 A CN113611733 A CN 113611733A
Authority
CN
China
Prior art keywords
type
region
well
ion implantation
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110767262.0A
Other languages
English (en)
Other versions
CN113611733B (zh
Inventor
段文婷
刘冬华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110767262.0A priority Critical patent/CN113611733B/zh
Publication of CN113611733A publication Critical patent/CN113611733A/zh
Application granted granted Critical
Publication of CN113611733B publication Critical patent/CN113611733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种隔离型NLDMOS器件，在P型半导体衬底上形成有一个第一深阱离子注入区和多个第二深阱离子注入区以及P型阱；第一深阱离子注入区和最靠近漏区的第二深阱离子注入区之间具有第一间距；第一深阱离子注入区和各第二深阱离子注入区经过热推进后会整体连通并形成N型深阱；由P型阱的第二侧面到漏区之间的N型深阱组成漂移区；各第二深阱离子注入区之间具有第二间距且各第二深阱离子注入区形成的整体结构将P型阱包围；通过设置第二间距来降低N型深阱对P型阱的P型浓度的影响并使P型阱的P型净掺杂浓度增加。本发明还公开了一种隔离型NLDMOS器件的制造方法。本发明能提高器件的击穿电压，同时保证对体区和半导体衬底之间的良好隔离效果。

Description

隔离型NLDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型NLDMOS器件；本发明还涉及一种隔离型NLDMOS器件的制造方法。
背景技术
常规的非隔离型NLDMOS中有P型阱组成的体区(body)和P型半导体衬底之间没有隔离结构，这样体区和形成于体区中的由N+区组成的源区只能连接到和半导体衬底相同的电位即0V电位。NLDMOS表示N型LDMOS。
隔离型NLDMOS的体区和P型半导体衬底之间会采用N型深阱隔离，这样体区和源区就能连接和半导体衬底不同的电压，使得体区和源区能在0V电位和电源电压之间浮动，从而能工作在高压侧。
如图1所示，是现有隔离型PLDMOS器件的结构示意图；现有隔离型NLDMOS器件中，在P型半导体衬底201上形成有一个N型掺杂的第一深阱离子注入区202a和一个N型掺杂的第二深阱离子注入区202b以及P型阱204。
N+区组成的源区207a形成于所述P型阱204的表面。
N+区组成的漏区207b形成于所述第一深阱离子注入区202a的表面。
在所述P型阱204的表面上形成有栅极结构，所述栅极结构由栅介质层205和多晶硅栅206叠加而成，所述源区207a和所述栅极结构的第一侧面自对准。
所述第一深阱离子注入区202a和所述第二深阱离子注入区202b之间具有间距。
所述第一深阱离子注入区202a和所述第二深阱离子注入区202b经过热推进后会整体连通并形成N型深阱202。
由所述P型阱204的第二侧面到所述漏区207b之间的所述N型深阱202组成漂移区。
所述第二深阱离子注入区202b会将所述P型阱204包围。
所述半导体衬底201通常采用硅衬底。
在所述漂移区中还设置有漂移区场氧203，所述漏区207b和所述漂移区场氧203的第二侧面自对准。
所述栅极结构的第二侧面还延伸到所述漂移区场氧203上。
在所述P型阱204的表面上还形成有由P+区组成的体接触区208。
所述体接触区208和所述源区207a之间间隔有第二场氧203a。
所述体接触区208和所述源区207a的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的源极。
所述漏区207b的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的漏极。
所述多晶硅栅206的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的栅极(未显示)。
图1所示的器件的击穿电压是由所述P型阱204和所述漂移区之间形成的PN结的耗尽区决定的，所述P型阱204对所述漂移区的耗尽能力越强，则击穿电压越大。
通过所述N型深阱202将所述P型阱204包围，是为了实现将所述P型阱204和所述半导体衬底201之间的隔离。图1所示的现有结构中，所述第二深阱离子注入区202b直接将所述P型阱204包围，会降低所述P型阱204的P型净掺杂浓度，也即会使得漂移区的相对于所述P型阱204的浓度会较浓，从而会降低对漂移区的耗尽能力，最后会降低器件的击穿电压。
发明内容
本发明所要解决的技术问题是提供一种隔离型NLDMOS器件，能提高器件的击穿电压，同时保证对体区和半导体衬底之间的良好隔离效果。为此，本发明还提供一种隔离型NLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的隔离型NLDMOS器件中，在P型半导体衬底上形成有一个N型掺杂的第一深阱离子注入区和多个N型掺杂的第二深阱离子注入区以及P型阱。
N+区组成的源区形成于所述P型阱的表面。
N+区组成的漏区形成于所述第一深阱离子注入区的表面。
在所述P型阱的表面上形成有栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成，所述源区和所述栅极结构的第一侧面自对准。
所述第一深阱离子注入区和最靠近所述漏区的所述第二深阱离子注入区之间具有第一间距。
所述第一深阱离子注入区和各所述第二深阱离子注入区经过热推进后会整体连通并形成N型深阱。
由所述P型阱的第二侧面到所述漏区之间的所述N型深阱组成漂移区。
各所述第二深阱离子注入区之间具有第二间距且各所述第二深阱离子注入区形成的整体结构将所述P型阱包围。
通过设置所述第二间距来降低所述N型深阱对所述P型阱的P型浓度的影响并使所述P型阱的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱的耗尽能力，并提高击穿电压。
进一步的改进是，所述第一深阱离子注入区和各所述第二深阱离子注入区的工艺条件相同。
进一步的改进是，所述第二深阱离子注入区的数量包括2个以上。
进一步的改进是，最靠近所述P型阱的第一侧面的所述第二深阱离子注入区需要将所述P型阱的第一侧面包覆。
最靠近所述P型阱的第二侧面的所述第二深阱离子注入区需要将所述P型阱的第二侧面包覆。
进一步的改进是，所述N型深阱实现所述P型阱和所述半导体衬底之间的隔离，所述第二间距的大小要求保证所述P型阱、所述N型深阱和所述半导体衬底之间的寄生PNP的穿通电压满足要求值。
进一步的改进是，所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，在所述漂移区中还设置有漂移区场氧，所述漏区和所述漂移区场氧的第二侧面自对准。
所述栅极结构的第二侧面还延伸到所述漂移区场氧上。
进一步的改进是，在所述P型阱的表面上还形成有由P+区组成的体接触区；
所述体接触区和所述源区之间间隔有第二场氧。
为解决上述技术问题，本发明提供的隔离型NLDMOS器件的制造方法包括如下步骤：
步骤一、进行N型深阱离子注入在P型半导体衬底上形成一个第一深阱离子注入区和多个第二深阱离子注入区。
所述第一深阱离子注入区和最靠近漏区的所述第二深阱离子注入区之间具有第一间距。
各所述第二深阱离子注入区之间具有第二间距。
步骤二、进行热推进将所述第一深阱离子注入区和各所述第二深阱离子注入区整体连通并形成N型深阱。
步骤三、进行P型离子注入形成P型阱。
各所述第二深阱离子注入区形成的整体结构会将所述P型阱包围。
步骤四、在所述P型阱的表面上形成栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成。
步骤五、进行N+离子注入形成源区和漏区，所述源区形成于所述P型阱的表面，所述漏区形成于所述第一深阱离子注入区的表面。
所述源区和所述栅极结构的第一侧面自对准。
由所述P型阱的第二侧面到所述漏区之间的所述N型深阱组成漂移区。
通过设置所述第二间距来降低所述N型深阱对所述P型阱的P型浓度的影响并使所述P型阱的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱的耗尽能力，并提高击穿电压。
进一步的改进是，所述第二深阱离子注入区的数量包括2个以上。
进一步的改进是，最靠近所述P型阱的第一侧面的所述第二深阱离子注入区需要将所述P型阱的第一侧面包覆。
最靠近所述P型阱的第二侧面的所述第二深阱离子注入区需要将所述P型阱的第二侧面包覆。
进一步的改进是，所述N型深阱实现所述P型阱和所述半导体衬底之间的隔离，所述第二间距的大小要求保证所述P型阱、所述N型深阱和所述半导体衬底之间的寄生PNP的穿通电压满足要求值。
进一步的改进是，所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤二完成后还包括形成场氧的步骤，所述场氧包括漂移区场氧和第二场氧，
所述漂移区场氧设置在所述漂移区中，所述漏区和所述漂移区场氧的第二侧面自对准，所述栅极结构的第二侧面还延伸到所述漂移区场氧上。
步骤五完成后还包括，进行P+离子注入形成体接触区，所述体接触区形成于所述P型阱的表面，所述体接触区和所述源区之间间隔有所述第二场氧。
本发明将形成N型深阱的离子注入区分成了多段，且是包括一个第一深阱离子注入区和多个第二深阱离子注入区，多个第二深阱离子注入区的顶部会和P型阱重叠，和现有技术中和P型阱重叠的深阱离子注入区为单一的一个离子注入区不同，本发明将和P型阱重叠的深阱离子注入区拆分为多个具有第二间距的第二深阱离子注入区，由于第二深阱离子注入区具有第二间距，故P型阱和各第二深阱离子注入区重叠后能使P型阱的P型净掺杂浓度增加，从而能增强对漂移区的N型深阱的耗尽能力，并从而能提高击穿电压。
另外，由于第一深阱离子注入区和第二深阱离子注入区之间也具有第一间距，在具有第一间距的条件下，P型阱形成的体区和半导体衬底之间的隔离会同时受到第一间距的影响，这时合理设置第二间距并不会体区和半导体衬底之间隔离效果，所以本发明还能保证体区和半导体衬底之间具有良好隔离效果，也即能保证P型阱、N型深阱和半导体衬底之间的寄生PNP的穿通电压满足要求值。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有隔离型NLDMOS器件的结构示意图；
图2是本发明实施例隔离型PLDMOS器件的结构示意图；
图3A-图3D是本发明实施例隔离型PLDMOS器件的制造方法各步骤中的器件结构示意图；
图4A是现有隔离型NLDMOS器件漏极电压和漏极电流曲线；
图4B是本发明实施例隔离型NLDMOS器件漏极电压和漏极电流曲线。
具体实施方式
如图2所示，是本发明实施例隔离型PLDMOS器件的结构示意图；本发明实施例隔离型NLDMOS器件中，在P型半导体衬底101上形成有一个N型掺杂的第一深阱离子注入区102a和多个N型掺杂的第二深阱离子注入区102b以及P型阱104。
N+区组成的源区107a形成于所述P型阱104的表面。
N+区组成的漏区107b形成于所述第一深阱离子注入区102a的表面。
在所述P型阱104的表面上形成有栅极结构，所述栅极结构由栅介质层105和多晶硅栅106叠加而成，所述源区107a和所述栅极结构的第一侧面自对准。
所述第一深阱离子注入区102a和最靠近所述漏区107b的所述第二深阱离子注入区102b之间具有第一间距。
所述第一深阱离子注入区102a和各所述第二深阱离子注入区102b经过热推进后会整体连通并形成N型深阱102。
由所述P型阱104的第二侧面到所述漏区107b之间的所述N型深阱102组成漂移区。
各所述第二深阱离子注入区102b之间具有第二间距且各所述第二深阱离子注入区102b形成的整体结构将所述P型阱104包围。
通过设置所述第二间距来降低所述N型深阱102对所述P型阱104的P型浓度的影响并使所述P型阱104的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱102的耗尽能力，并提高击穿电压。
本发明实施例中，所述第一深阱离子注入区102a和各所述第二深阱离子注入区102b的工艺条件相同，这样，所述第一深阱离子注入区102a和各所述第二深阱离子注入区102b能采用相同的离子注入形成，能节约工艺成本。
所述第二深阱离子注入区102b的数量为2个。在其他实施例中也能为：所述第二深阱离子注入区102b的数量为3个以上。
最靠近所述P型阱104的第一侧面的所述第二深阱离子注入区102b需要将所述P型阱104的第一侧面包覆。
最靠近所述P型阱104的第二侧面的所述第二深阱离子注入区102b需要将所述P型阱104的第二侧面包覆。
所述N型深阱102实现所述P型阱104和所述半导体衬底101之间的隔离，所述第二间距的大小要求保证所述P型阱104、所述N型深阱102和所述半导体衬底101之间的寄生PNP的穿通电压满足要求值。
所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
所述半导体衬底101包括硅衬底。
在所述漂移区中还设置有漂移区场氧103，所述漏区107b和所述漂移区场氧103的第二侧面自对准。
所述栅极结构的第二侧面还延伸到所述漂移区场氧103上。
在所述P型阱104的表面上还形成有由P+区组成的体接触区108。
所述体接触区108和所述源区107a之间间隔有第二场氧103a。
所述体接触区108和所述源区107a的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的源极。
所述漏区107b的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的漏极。
所述多晶硅栅106的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的栅极(未显示)。
本发明实施例将形成N型深阱102的离子注入区分成了多段，且是包括一个第一深阱离子注入区102a和多个第二深阱离子注入区102b，多个第二深阱离子注入区102b的顶部会和P型阱104重叠，和现有技术中和P型阱104重叠的深阱离子注入区为单一的一个离子注入区不同，本发明实施例将和P型阱104重叠的深阱离子注入区拆分为多个具有第二间距的第二深阱离子注入区102b，由于第二深阱离子注入区102b具有第二间距，故P型阱104和各第二深阱离子注入区102b重叠后能使P型阱104的P型净掺杂浓度增加，从而能增强对漂移区的N型深阱102的耗尽能力，并从而能提高击穿电压。
另外，由于第一深阱离子注入区102a和第二深阱离子注入区102b之间也具有第一间距，在具有第一间距的条件下，P型阱104形成的体区和半导体衬底101之间的隔离会同时受到第一间距的影响，这时合理设置第二间距并不会体区和半导体衬底101之间隔离效果，所以本发明实施例还能保证体区和半导体衬底101之间具有良好隔离效果，也即能保证P型阱104、N型深阱102和半导体衬底101之间的寄生PNP的穿通电压满足要求值。
如图4A所示，是图1所示的现有隔离型NLDMOS器件漏极电压和漏极电流曲线301，横坐标为漏极电压，纵坐标为漏极电流即Id的对数；如图4B所示，是本发明实施例隔离型NLDMOS器件漏极电压和漏极电流曲线302。比较曲线302和301可知，本发明实施例能使器件的击穿电压提高5V以上。
如图3A至图3D所示，是本发明实施例隔离型PLDMOS器件的制造方法各步骤中的器件结构示意图；本发明实施例隔离型NLDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，进行N型深阱102离子注入在P型半导体衬底101上形成一个第一深阱离子注入区102a和多个第二深阱离子注入区102b。
所述第一深阱离子注入区102a和最靠近漏区107b的所述第二深阱离子注入区102b之间具有第一间距。
各所述第二深阱离子注入区102b之间具有第二间距。
本发明实施例方法中，所述第二深阱离子注入区102b的数量为2个。在其他实施例方法中也能为：所述第二深阱离子注入区102b的数量为3个以上。
所述半导体衬底101包括硅衬底。
步骤二、如图3A所示，进行热推进将所述第一深阱离子注入区102a和各所述第二深阱离子注入区102b整体连通并形成N型深阱102。
本发明实施例方法中，步骤二完成后还包括形成场氧的步骤，所述场氧包括漂移区场氧103和第二场氧103a，
所述漂移区场氧103设置在漂移区中。
步骤三、如图3C所示，进行P型离子注入形成P型阱104。所述P型阱104的形成区域通过光刻工艺定义，光刻定义之后才进行所述P型阱104的P型离子注入。
各所述第二深阱离子注入区102b形成的整体结构会将所述P型阱104包围。
本发明实施例方法中，最靠近所述P型阱104的第一侧面的所述第二深阱离子注入区102b需要将所述P型阱104的第一侧面包覆。
最靠近所述P型阱104的第二侧面的所述第二深阱离子注入区102b需要将所述P型阱104的第二侧面包覆。
步骤四、如图3D所示，在所述P型阱104的表面上形成栅极结构，所述栅极结构由栅介质层105和多晶硅栅106叠加而成。
所述栅介质层105通常采用氧化层。所述栅介质层105生长完成之后，在淀积多晶硅；之后进行光刻定义加刻蚀形成所述栅极结构。
所述栅极结构的第二侧面还延伸到所述漂移区场氧103上。
步骤五、如图2所示，进行N+离子注入形成源区107a和漏区107b，所述源区107a形成于所述P型阱104的表面，所述漏区107b形成于所述第一深阱离子注入区102a的表面。
所述源区107a和所述栅极结构的第一侧面自对准。
所述漏区107b和所述漂移区场氧103的第二侧面自对准。
由所述P型阱104的第二侧面到所述漏区107b之间的所述N型深阱102组成漂移区。
通过设置所述第二间距来降低所述N型深阱102对所述P型阱104的P型浓度的影响并使所述P型阱104的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱102的耗尽能力，并提高击穿电压。
本发明实施例方法中，所述N型深阱102实现所述P型阱104和所述半导体衬底101之间的隔离，所述第二间距的大小要求保证所述P型阱104、所述N型深阱102和所述半导体衬底101之间的寄生PNP的穿通电压满足要求值。
所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
步骤五完成后还包括，进行P+离子注入形成体接触区108，所述体接触区108形成于所述P型阱104的表面，所述体接触区108和所述源区107a之间间隔有所述第二场氧103a。
之后还包括：
形成层间膜，接触孔109，正面金属层110，对所述正面金属层110进行图形化形成源极、漏极和栅极。
所述体接触区108和所述源区107a的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的源极。
所述漏区107b的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的漏极。
所述多晶硅栅106的顶部会通过对应的接触孔109连接到由正面金属层110图形化后形成的栅极(未显示)。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种隔离型NLDMOS器件，其特征在于：
在P型半导体衬底上形成有一个N型掺杂的第一深阱离子注入区和多个N型掺杂的第二深阱离子注入区以及P型阱；
N+区组成的源区形成于所述P型阱的表面；
N+区组成的漏区形成于所述第一深阱离子注入区的表面；
在所述P型阱的表面上形成有栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成，所述源区和所述栅极结构的第一侧面自对准；
所述第一深阱离子注入区和最靠近所述漏区的所述第二深阱离子注入区之间具有第一间距；
所述第一深阱离子注入区和各所述第二深阱离子注入区经过热推进后会整体连通并形成N型深阱；
由所述P型阱的第二侧面到所述漏区之间的所述N型深阱组成漂移区；
各所述第二深阱离子注入区之间具有第二间距且各所述第二深阱离子注入区形成的整体结构将所述P型阱包围；
通过设置所述第二间距来降低所述N型深阱对所述P型阱的P型浓度的影响并使所述P型阱的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱的耗尽能力，并提高击穿电压。
2.如权利要求1所述的隔离型NLDMOS器件，其特征在于：所述第一深阱离子注入区和各所述第二深阱离子注入区的工艺条件相同。
3.如权利要求1所述的隔离型NLDMOS器件，其特征在于：所述第二深阱离子注入区的数量包括2个以上。
4.如权利要求3所述的隔离型NLDMOS器件，其特征在于：最靠近所述P型阱的第一侧面的所述第二深阱离子注入区需要将所述P型阱的第一侧面包覆；
最靠近所述P型阱的第二侧面的所述第二深阱离子注入区需要将所述P型阱的第二侧面包覆。
5.如权利要求3所述的隔离型NLDMOS器件，其特征在于：所述N型深阱实现所述P型阱和所述半导体衬底之间的隔离，所述第二间距的大小要求保证所述P型阱、所述N型深阱和所述半导体衬底之间的寄生PNP的穿通电压满足要求值。
6.如权利要求5所述的隔离型NLDMOS器件，其特征在于：所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
7.如权利要求1所述的隔离型NLDMOS器件，其特征在于：所述半导体衬底包括硅衬底。
8.如权利要求1所述的隔离型NLDMOS器件，其特征在于：在所述漂移区中还设置有漂移区场氧，所述漏区和所述漂移区场氧的第二侧面自对准；
所述栅极结构的第二侧面还延伸到所述漂移区场氧上。
9.如权利要求8所述的隔离型NLDMOS器件，其特征在于：在所述P型阱的表面上还形成有由P+区组成的体接触区；
所述体接触区和所述源区之间间隔有第二场氧。
10.一种隔离型NLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、进行N型深阱离子注入在P型半导体衬底上形成一个第一深阱离子注入区和多个第二深阱离子注入区；
所述第一深阱离子注入区和最靠近漏区的所述第二深阱离子注入区之间具有第一间距；
各所述第二深阱离子注入区之间具有第二间距；
步骤二、进行热推进将所述第一深阱离子注入区和各所述第二深阱离子注入区整体连通并形成N型深阱；
步骤三、进行P型离子注入形成P型阱；
各所述第二深阱离子注入区形成的整体结构会将所述P型阱包围；
步骤四、在所述P型阱的表面上形成栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成；
步骤五、进行N+离子注入形成源区和漏区，所述源区形成于所述P型阱的表面，所述漏区形成于所述第一深阱离子注入区的表面；
所述源区和所述栅极结构的第一侧面自对准；
由所述P型阱的第二侧面到所述漏区之间的所述N型深阱组成漂移区；
通过设置所述第二间距来降低所述N型深阱对所述P型阱的P型浓度的影响并使所述P型阱的P型净掺杂浓度增加，以增强对所述漂移区的所述N型深阱的耗尽能力，并提高击穿电压。
11.如权利要求10所述的隔离型NLDMOS器件的制造方法，其特征在于：所述第二深阱离子注入区的数量包括2个以上。
12.如权利要求11所述的隔离型NLDMOS器件的制造方法，其特征在于：最靠近所述P型阱的第一侧面的所述第二深阱离子注入区需要将所述P型阱的第一侧面包覆；
最靠近所述P型阱的第二侧面的所述第二深阱离子注入区需要将所述P型阱的第二侧面包覆。
13.如权利要求11所述的隔离型NLDMOS器件的制造方法，其特征在于：所述N型深阱实现所述P型阱和所述半导体衬底之间的隔离，所述第二间距的大小要求保证所述P型阱、所述N型深阱和所述半导体衬底之间的寄生PNP的穿通电压满足要求值。
14.如权利要求13所述的隔离型NLDMOS器件的制造方法，其特征在于：所述第一间距也影响所述寄生PNP的穿通电压，在保证所述寄生PNP的穿通电压由所述第一间距确定的条件下设置所述第二间距，所述第二间距越大器件的击穿电压越大。
15.如权利要求10所述的隔离型NLDMOS器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
16.如权利要求10所述的隔离型NLDMOS器件的制造方法，其特征在于：步骤二完成后还包括形成场氧的步骤，所述场氧包括漂移区场氧和第二场氧；
所述漂移区场氧设置在所述漂移区中，所述漏区和所述漂移区场氧的第二侧面自对准，所述栅极结构的第二侧面还延伸到所述漂移区场氧上；
步骤五完成后还包括，进行P+离子注入形成体接触区，所述体接触区形成于所述P型阱的表面，所述体接触区和所述源区之间间隔有所述第二场氧。
CN202110767262.0A 2021-07-07 2021-07-07 隔离型nldmos器件及其制造方法 Active CN113611733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110767262.0A CN113611733B (zh) 2021-07-07 2021-07-07 隔离型nldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110767262.0A CN113611733B (zh) 2021-07-07 2021-07-07 隔离型nldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113611733A true CN113611733A (zh) 2021-11-05
CN113611733B CN113611733B (zh) 2024-01-23

Family

ID=78304121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110767262.0A Active CN113611733B (zh) 2021-07-07 2021-07-07 隔离型nldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113611733B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510560A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的p型横向双扩散金属氧化物半导体管
CN101599507A (zh) * 2009-06-10 2009-12-09 苏州博创集成电路设计有限公司 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN104319289A (zh) * 2014-09-30 2015-01-28 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN104347683A (zh) * 2013-08-09 2015-02-11 美格纳半导体有限公司 半导体器件
US20160233332A1 (en) * 2015-02-10 2016-08-11 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Isolation nldmos device and a manufacturing method therefor
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510560A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的p型横向双扩散金属氧化物半导体管
CN101599507A (zh) * 2009-06-10 2009-12-09 苏州博创集成电路设计有限公司 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN104347683A (zh) * 2013-08-09 2015-02-11 美格纳半导体有限公司 半导体器件
US20150041892A1 (en) * 2013-08-09 2015-02-12 Magnachip Semiconductor, Ltd. Semiconductor device
CN104319289A (zh) * 2014-09-30 2015-01-28 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US20160233332A1 (en) * 2015-02-10 2016-08-11 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Isolation nldmos device and a manufacturing method therefor
CN108878533A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113611733B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US9153666B1 (en) LDMOS with corrugated drift region
US8004051B2 (en) Lateral trench MOSFET having a field plate
US7821064B2 (en) Lateral MISFET and method for fabricating it
JP2010135791A (ja) 半導体素子及びその製造方法
CN108091573B (zh) 屏蔽栅沟槽mosfet esd结构的制造方法
TWI229941B (en) High voltage metal-oxide semiconductor device
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
CN108701713A (zh) 在垂直功率半导体装置中的源极－栅极区域架构
US20070296046A1 (en) Semiconductor device and method of manufacture thereof
CN111725070A (zh) 半导体器件的制作方法及半导体器件
JP2001077354A (ja) 縦型絶縁ゲート半導体装置
CN108305903B (zh) Jfet及其制造方法
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
JP2011243919A (ja) 半導体装置およびその製造方法
US20160099348A1 (en) High voltage double-diffused mos (dmos) device and method of manufacture
CN114023821B (zh) 超级结器件及其制造方法
KR102177257B1 (ko) 반도체 소자 및 그 제조 방법
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN112397506A (zh) 沟槽栅功率器件及其制造方法
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
CN113611733B (zh) 隔离型nldmos器件及其制造方法
US9231081B2 (en) Method of manufacturing a semiconductor device
CN110323138B (zh) 一种ldmos器件的制造方法
CN111223931A (zh) 沟槽mosfet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant