CN108878373B - 布线基板、布线基板的制造方法 - Google Patents

布线基板、布线基板的制造方法 Download PDF

Info

Publication number
CN108878373B
CN108878373B CN201810380988.7A CN201810380988A CN108878373B CN 108878373 B CN108878373 B CN 108878373B CN 201810380988 A CN201810380988 A CN 201810380988A CN 108878373 B CN108878373 B CN 108878373B
Authority
CN
China
Prior art keywords
layer
wiring
metal plate
insulating layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810380988.7A
Other languages
English (en)
Other versions
CN108878373A (zh
Inventor
笠原哲一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN108878373A publication Critical patent/CN108878373A/zh
Application granted granted Critical
Publication of CN108878373B publication Critical patent/CN108878373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的目的是提高布线基板的可靠性。布线基板(1)包括绝缘层(30)、第1布线层(10)以及第2布线层(20)。第1布线层(10)埋入到绝缘层(30)，第1布线层(10)的上表面(10a)从绝缘层露出。第2布线层(20)包括位于比绝缘层(30)的下表面(30b)靠下侧的位置的端子部(21)和埋入到绝缘层的埋入部(22)。布线基板(1)进一步包括连接第1布线层(10)和埋入部(22)的连接通路(40)。绝缘层(30)包括埋入部(22)与第1布线层(10)的下表面(10b)之间的延伸部(31)。延伸部(31)包括贯穿孔(31X)，连接通路(40)形成于延伸部(31)的贯穿孔(31X)内。

Description

布线基板、布线基板的制造方法
技术领域
本发明涉及布线基板、布线基板的制造方法。
背景技术
以往，作为薄型的布线基板，例如提出了搭载半导体芯片等电子部件的各种布线基板。日本特开平11-298143号公报以及日本特开2009-194312号公报记载了现有的布线基板。
发明内容
发明要解决的课题
要求布线基板的可靠性提高。
本发明的一个实施方式是布线基板。布线基板具备绝缘层和以上表面从所述绝缘层露出的状态埋入到所述绝缘层的第1布线层。另外，布线基板具备第2布线层。所述第2布线层包括位于比所述绝缘层的下表面靠下侧的位置的端子部和埋入到所述绝缘层的埋入部。布线基板进一步具备将所述第1布线层和所述第2布线层的所述埋入部连接的连接通路。所述绝缘层包括所述第2布线层的所述埋入部与所述第1布线层的下表面之间的延伸部。所述绝缘层的所述延伸部包括沿厚度方向贯穿所述延伸部的贯穿孔。所述连接通路形成于贯穿所述延伸部的所述贯穿孔内。
本发明的其他的实施方式是布线基板的制造方法。制造方法具备：对包括第1面和位于所述第1面相反侧的第2面的第1金属板从所述第1面进行蚀刻，从而在所述第1金属板形成第1布线层。另外，制造方法具备：对包括第1面和位于所述第1面相反侧的第2面的第2金属板从所述第1面进行蚀刻，从而在所述第2金属板形成突起部。另外，制造方法具备：以所述第1布线层与半固化状态的树脂层的上表面对置、且所述突起部与所述半固化状态的树脂层的下表面对置的方式，在所述第1金属板与所述第2金属板之间配置所述半固化状态的树脂层。另外，制造方法具备：将所述第1金属板和所述第2金属板朝向所述半固化状态的树脂层按压，使所述半固化状态的树脂层固化，从而形成埋设有所述第1布线层和所述突起部的绝缘层。另外，制造方法具备：形成贯穿所述第1金属板和所述绝缘层并使所述突起部的上表面的一部分露出的贯穿孔，利用电解电镀法在所述贯穿孔形成金属镀层，从而形成连接所述第1金属板和所述第2金属板的连接通路；对所述第1金属板从所述第2面进行蚀刻，将埋设于所述绝缘层的所述第1布线层留下；以及对所述第2金属板从所述第2面进行图案化，形成位于比所述绝缘层的下表面靠下侧的位置的布线部。
本发明的其他的实施方式是布线基板的制造方法。制造方法具备：准备支承板，该支承板包括载体板和隔着剥离层层积于所述载体板的下表面的金属箔。另外，制造方法具备：利用电解电镀法在所述支承板的所述金属箔的下表面形成第1布线层；以及对金属板进行蚀刻而在所述金属板形成突起部。另外，制造方法具备：以所述第1布线层与半固化状态的树脂层的上表面对置、所述突起部与所述半固化状态的树脂层的下表面对置的方式，在所述支承板与所述金属板之间配置所述半固化状态的树脂层。另外，制造方法具备：将所述支承板和所述金属板朝向所述半固化状态的树脂层按压，使所述半固化状态的树脂层固化，形成埋设有所述第1布线层和所述突起部的绝缘层。另外，制造方法具备：将所述载体板从所述金属箔剥离；形成贯穿所述金属箔、所述第1布线层以及所述绝缘层并使所述突起部的上表面的一部分露出的贯穿孔；利用电解电镀法在所述贯穿孔形成金属镀层，从而形成连接所述第1布线层和所述金属板的连接通路；将所述金属箔除去；以及对所述金属板进行图案化而形成位于比所述绝缘层的下表面靠下侧的位置的布线部。
发明效果
根据本发明的技术，能提高布线基板的可靠性。
附图说明
图1A是第1实施方式的布线基板的示意剖视图。
图1B是图1A的布线基板的局部放大剖视图。
图2是具备图1A的布线基板的半导体装置的示意剖视图。
图3A～图3D、图4A～图4D、图5A、图5B、图6A～图6C、图7A、图7B、图8A、图8B、图9A～图9C、图10A以及图10B是示出图1A的布线基板的制造方法的示意剖视图。
图11A是第2实施方式的布线基板的示意剖视图。
图11B是图11A的布线基板的局部放大剖视图。
图12A、图12B、图13A、图13B、图14、图15A、图15B、图16A～图16C、图17A、图17B、图18A、图18B、图19A～图19C、图20A以及图20B是示出图11A的布线基板的制造方法的示意剖视图。
图21是图11A的布线基板的局部放大俯视图。
图22A～22C是示出变形例的布线基板的制造方法的示意剖视图。
图23A是变形例的布线基板的示意剖视图。
图23B是具备图23A的布线基板的半导体装置的示意剖视图。
图24A是变形例的布线基板的示意剖视图。
图24B是具备图24A的布线基板的半导体装置的示意剖视图。
图25A～图25D是示出各种变形例的布线基板的局部放大剖视图。
具体实施方式
以下参照附图说明各实施方式。此外，在附图中，便利起见，为了易于理解特征，有时将成为特征的部分放大示出，各构成要素的尺寸比率等不局限于与实际相同。另外，在剖视图中，为了易于理解各部件的截面结构，取代梨皮图案而示出一部分部件的剖面线，并将一部分部件的剖面线省略。此外，在各实施方式中，对相同构成部件标注相同附图标记，有时将其说明的一部分或者全部省略。在以下说明中，所谓“俯视”是指从竖直方向(例如在图1A中为上下方向)观看对象物，所谓“俯视形状”是指对象物从竖直方向观看到的形状。
(第1实施方式)
说明第1实施方式的布线基板1。如图1A所示，布线基板1包括第1布线层10、第2布线层20、绝缘层30、连接通路(via)40、阻焊层51、52以及表面处理层61、62。
绝缘层30为薄的平板状。作为绝缘层30的材料，例如能使用热固性树脂。作为热固性树脂，例如能使用环氧树脂、聚酰亚胺树脂、或者氰酸酯树脂等。
第1布线层10配设于绝缘层30的上表面30a侧。第1布线层10埋设于绝缘层30。第1布线层10的上表面10a从绝缘层30露出。在本实施方式中，第1布线层10的上表面10a位于与绝缘层30的上表面30a相同的高度。
如图1B所示，第1布线层10的侧面10c形成为以从第1布线层10的下表面10b朝向上表面10a向横向扩展的方式弯曲的曲面状。因此，俯视时的第1布线层10的截面从第1布线层10的下表面10b朝向绝缘层30的上表面30a变大。此外，第1布线层10的侧面10c从第1布线层10的下表面10b到上表面10a相对于绝缘层30朝向第1布线层10的内侧呈凹状弯曲。第1布线层10的下表面10b及侧面10c与绝缘层30接触。
如图1A所示，第2布线层20配设于绝缘层30的下表面30b侧。第2布线层20包括：作为端子部的布线部21，其位于比绝缘层30的下表面30b靠下侧的位置；以及作为埋入部的突起部22，其埋入到绝缘层30。
如图1B所示，突起部22的侧面22b形成为以从突起部22的上表面22a朝向布线部21向横向扩展的方式弯曲的曲面状。因此，俯视时的突起部22的截面从突起部22的上表面22a朝向布线部21变大。此外，突起部22的侧面22b从突起部22的上表面22a到布线部21相对于绝缘层30朝向突起部22的内侧呈凹状弯曲。突起部22的侧面22b及上表面22a与绝缘层30接触。
第2布线层20的突起部22的上表面22a与第1布线层10的下表面10b对置。并且，在突起部22的上表面22a与第1布线层10的下表面10b之间的间隙设有绝缘层30的延伸部31。延伸部31将突起部22的上表面22a与第1布线层10的下表面10b之间的间隙填充。延伸部31由绝缘层30的一部分形成。第1布线层10的下表面10b从突起部22的上表面22a分开而不接触。
第1布线层10包括在期望位置沿上下方向(即厚度方向)贯穿第1布线层10的贯穿孔10X。绝缘层30的延伸部31包括在俯视时与第1布线层10的贯穿孔10X相同的位置沿上下方向贯穿延伸部31的贯穿孔31X。在本实施方式中，贯穿孔10X的内径和贯穿孔31X的内径相等。
在第1布线层10的贯穿孔10X和绝缘层30的贯穿孔31X中配设有连接通路40。连接通路40包括：作为连接部的通路部41，其配设于绝缘层30(延伸部31)的贯穿孔31X；以及作为贯穿部的通路部42，其配设于第1布线层10的贯穿孔10X。此外，两通路部41、42一体形成。
连接通路40(通路部41)的下表面连接到第2布线层20的突起部22的上表面22a。通路部41的周面与绝缘层30(延伸部31)的贯穿孔31X的内周面接触。通路部42的周面连接到第1布线层10的贯穿孔10X的内周面。作为连接通路40的材料，例如能使用铜(Cu)、铜合金。该连接通路40将第1布线层10和第2布线层20相互连接。
如图1A所示，阻焊层51形成于绝缘层30的上表面30a，包覆第1布线层10的一部分。阻焊层51包括使第1布线层10的上表面10a的一部分露出的开口部51X。
阻焊层52形成于绝缘层30的下表面30b，包覆第2布线层20的一部分。阻焊层52包括使第2布线层20的下表面20b的一部分露出的开口部52X。
作为阻焊层51，例如可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀剂的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于绝缘层30及第1布线层10，并利用光刻法对该干膜进行图案化，从而形成包括开口部51X的阻焊层51。在使用液态的光致抗蚀剂的情况下，也能经由同样的工序来形成阻焊层51。
作为阻焊层52的材料，例如能使用与阻焊层51的材料相同的材料、即感光性的干膜抗蚀剂或者液态的光致抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于绝缘层30及第2布线层20，并利用光刻法对该干膜进行图案化，从而形成包括开口部52X的阻焊层52。在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成阻焊层52。此外，阻焊层51、52也可以使用相互不同的材料。
在阻焊层51的开口部51X内露出的第1布线层10的上表面10a形成有表面处理层61。表面处理层61的上表面作为对半导体芯片等电子部件等进行连接的外部连接端子P1发挥作用。
作为表面处理层61，例如能举出金(Au)层、镍(Ni)/Au层(将Ni层作为底层，并在Ni层之上层积Au层而成的金属层)、Ni/钯(Pd)/Au层(将Ni层作为底层，并将Ni层、Pd层以及Au层按该顺序层积而成的金属层)等。另外，也可以实施OSP(Organic SolderabilityPreservative：有机可焊性保护剂)处理等防氧化处理来形成表面处理层61。例如在已实施OSP处理的情况下，可利用吡咯化合物、咪唑化合物等的有机覆膜形成表面处理层61。
在阻焊层52的开口部52X内露出的第2布线层20的布线部21的下表面21b形成有表面处理层62。表面处理层62的下表面作为用于将布线基板1搭载于其他的电路基板等的外部连接端子P2发挥作用。
作为表面处理层62，例如能举出金(Au)层、镍(Ni)/Au层(将Ni层作为底层，并在Ni层之上层积Au层而成的金属层)、Ni/钯(Pd)/Au层(将Ni层作为底层，并将Ni层、Pd层以及Au层按该顺序层积而成的金属层)等。另外，也可以实施OSP处理等防氧化处理来形成表面处理层62。例如在已实施OSP处理的情况下，可利用吡咯化合物、咪唑化合物等的有机覆膜形成表面处理层62。
如图2所示，半导体装置包括布线基板1和搭载于该布线基板1的半导体芯片81(电子部件)。半导体芯片81利用凸点82连接到外部连接端子P1。半导体芯片81通过倒装芯片连接到布线基板1。在半导体芯片81与布线基板1之间的间隙形成有底部填充树脂(underfillresin)83。半导体芯片81是CPU等逻辑芯片、存储芯片等。凸点(bump)82例如是锡凸点、金凸点。锡凸点的材料例如是含铅的合金、锡和金的合金、锡和铜的合金、锡和银的合金、锡和银以及铜的合金等。底部填充树脂83的材料例如是环氧系树脂等绝缘性树脂。
(布线基板的制造方法)
接着说明布线基板1的制造方法。此外，说明便利起见，对最终成为布线基板1的各构成要素的部分标注最终的构成要素的附图标记进行说明。另外，对各图的说明所需的部件标注附图标记，对不作说明的部件有时省略附图标记。
如图3A所示，准备第1金属板100。第1金属板100用于形成图1A所示的第1布线层10。作为第1金属板100的材料，例如能使用铜(Cu)、铜合金。第1金属板100的厚度例如能设为50～70μm。此外，第1金属板100的厚度例如能设为与图1A所示的第2布线层20的布线部21的厚度相等。
如图3B所示，在第1金属板100的下表面100b形成包括开口部101X的蚀刻掩模101。蚀刻掩模101形成于与图1A所示的第1布线层10的部分对应的位置。
蚀刻掩模101例如是抗蚀层。作为抗蚀层的材料，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。例如，作为抗蚀层，可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀层的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于第1金属板100的下表面100b，并利用曝光和显影对该干膜进行图案化而形成蚀刻掩模101。此外，在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成蚀刻掩模101。
另外，在第1金属板100的上表面100a形成保护层102。保护层102在针对第1金属板100的上述的蚀刻处理中保护第1金属板100的上表面100a。作为该保护层102的材料，例如能使用与蚀刻掩模101的材料相同的材料。但是，保护层102也可以使用与蚀刻掩模101的材料不同的材料。
如图3C所示，从蚀刻掩模101的开口部101X对第1金属板100实施蚀刻处理，在第1金属板100上形成所需深度的凹部100c。在作为第1金属板100使用铜板的情况下，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等。作为蚀刻装置例如能使用喷雾蚀刻装置。在该蚀刻处理后第1金属板100的下表面100b得以留下的部分、即被蚀刻掩模101覆盖的部分成为图1A所示的第1布线层10。
如图3D所示，将蚀刻掩模101和保护层102从第1金属板100(参照图3C)除去。在作为蚀刻掩模101使用抗蚀层的情况下，能使用灰化处理、碱性的剥离液将蚀刻掩模101除去。关于保护层102也与蚀刻掩模101同样。由此，得到包括第1布线层10的第1金属板100。
如图4A所示，准备第2金属板110。第2金属板110用于形成图1A所示的第2布线层20。作为第2金属板110的材料，例如能使用铜(Cu)、铜合金。第2金属板110的厚度例如能设为100～150μm。
如图4B所示，在第2金属板110的上表面110a形成包括开口部111X的蚀刻掩模111。蚀刻掩模111形成于与图1A所示的第2布线层20的部分、详细为突起部22的部分对应的位置。
蚀刻掩模111例如是抗蚀层。作为抗蚀层的材料，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。例如，作为抗蚀层可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀层的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于第2金属板110的上表面110a，利用曝光和显影对该干膜进行图案化而形成蚀刻掩模111。此外，在使用液态的光致抗蚀剂的情下，也能经由同样的工序形成蚀刻掩模111。
另外，在第2金属板110的下表面110b形成保护层112。保护层112在针对第2金属板110的上述的蚀刻处理中保护第2金属板110的下表面110b。作为该保护层112的材料，例如能使用与蚀刻掩模111的材料相同的材料。但是，保护层112也可以使用与蚀刻掩模111的材料不同的材料。
如图4C所示，从蚀刻掩模111的开口部111X对第2金属板110实施蚀刻处理，从而在第2金属板110上形成所需深度的凹部110c。在作为第2金属板110使用铜板的情况下，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等。作为蚀刻装置，例如能使用喷雾蚀刻装置。在该蚀刻处理后第2金属板110的上表面110a得以留下的部分、即被蚀刻掩模111覆盖的部分成为图1A所示的第2布线层20的突起部22。
如图4D所示，将蚀刻掩模111和保护层112从第2金属板110(参照图4C)除去。在作为蚀刻掩模111使用抗蚀层的情况下，能使用灰化处理、碱性的剥离液将蚀刻掩模111除去。关于保护层112也与蚀刻掩模111同样。由此，得到包括突起部22的第2金属板110。
如图5A所示，准备模塑片120。作为模塑片120，能使用具有热固性的半固化状态的树脂层。作为该半固化状态的树脂层的材料，例如能使用热固性环氧树脂、热固性聚烯烃系树脂等，但是不限于这些树脂。另外，能使用含有二氧化硅颗粒等无机填充物的半固化状态的树脂层作为模塑片120。此外，作为无机填充物，也可以使用氧化铝颗粒、碳化硅颗粒等。另外，也可以使用多种颗粒。另外，作为模塑片120的材料，也可以使用上述以外的树脂。
如图5A所示，以第1布线层10与模塑片120的上表面120a对置且突起部22与模塑片120的下表面120b对置的方式，在第1金属板100与第2金属板110之间配置模塑片120。
如图5B所示，例如在真空氛围下将第1金属板100和第2金属板110朝向模塑片120按压，将模塑片120加热到预定的温度(例如190～230度)使其固化而形成绝缘层30。通过该工序得到结构体130。该结构体130包括绝缘层30、层积于绝缘层30的上表面30a(参照图1A)侧的第1金属板100、以及层积于绝缘层30的下表面30b侧的第2金属板110。第1金属板100的第1布线层10在上表面30a侧埋设于绝缘层30。第2金属板110的突起部22在下表面30b侧埋设于绝缘层30。并且，被第1金属板100的下表面100b和第2金属板110的突起部22的上表面22a夹着的绝缘层30的部分成为延伸部31。
如图6A所示，在第1金属板100的上表面100a形成包括开口部141X的蚀刻掩模141。蚀刻掩模141的开口部141X形成于与图1A所示的第1布线层10的贯穿孔10X对应的位置。作为蚀刻掩模141，与上述的各蚀刻掩模101、111同样，例如能使用抗蚀层。
另外，在第2金属板110的下表面110b形成保护层142。保护层142将第2金属板110的下表面110b整体包覆。作为保护层142的材料，例如能使用与蚀刻掩模141的材料相同的材料。但是，保护层142也可以使用与蚀刻掩模141的材料不同的材料。
如图6B所示，从蚀刻掩模141的开口部141X对第1金属板100实施蚀刻处理，形成贯穿第1金属板100的贯穿孔10X。在形成该贯穿孔10X的蚀刻处理中，与上述的蚀刻处理同样，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等，作为蚀刻装置能使用喷雾蚀刻装置。
如图6C所示，在蚀刻掩模141的开口部141X内露出的绝缘层30的延伸部31形成贯穿孔31X。贯穿孔31X的形成能使用已有的树脂除去工艺。作为树脂除去工艺，例如可举出使用高锰酸钾溶液等的去钻污处理、使用CO2激光等的激光加工等。
如图7A所示，形成覆盖第1金属板100的上表面100a并包括开口部151X的抗蚀层151。另外，形成覆盖第2金属板110的下表面110b整体的抗蚀层152。作为抗蚀层151、152的材料，例如能使用针对接下来的工序的电镀处理具有耐电镀性的材料。例如，作为抗蚀层152、152能使用感光性的干膜抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)。例如，在第1金属板100的上表面100a及第2金属板110的下表面110b分别利用热压接层压干膜，并利用曝光和显影对该干膜进行图案化而形成抗蚀层151、152。此外，也可以不将在图6B以及6C的蚀刻处理中使用的蚀刻掩模141及保护层142剥离，而将那些蚀刻掩模141和保护层142作为抗蚀层151、152利用。
并且，如图7A所示，将第2金属板110作为电镀供电层使用，对结构体130实施电镀。通过该电镀，电镀膜153(电镀金属)从在贯穿孔10X、31X内露出的第2金属板110的突起部22的上表面22a慢慢析出生长。在本例中，电镀膜153是铜镀膜。因为绝缘层30的延伸部31较薄，所以电镀膜153也在第1金属板100的贯穿孔10X的内表面析出生长。并且，如图7B所示，利用电镀膜153填充贯穿孔10X、31X。该电镀膜153将第2金属板110的突起部22和第1金属板100连接。这样，填充到贯穿孔10X、31X的电镀膜153形成为图1A所示的连接通路40。
接着，将抗蚀层151、152除去。例如，将抗蚀层151、152利用例如碱性的剥离液除去。
在本实施方式中，连接通路40由例如电镀金属(电镀膜153)构成，不含晶种层。例如，在使用在绝缘层的两面粘贴有铜箔的贴铜芯制造布线基板的情况下，为了在形成于绝缘层的贯穿孔内形成连接通路，需要在绝缘层的贯穿孔的内表面形成晶种层的工序。与此相对，在本实施方式的制造工序中，不需要形成晶种层的工序，因此制造所需的时间较短。
如图8A所示，在第2金属板110的下表面110b形成保护层161。保护层161将第2金属板110的下表面110b整体包覆。保护层161例如是抗蚀层。作为该抗蚀层的材料，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。例如，作为抗蚀层，可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀层的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于第2金属板110的下表面110b，利用曝光和显影对该干膜进行图案化而形成保护层161。此外，在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成保护层161。
接着，从上表面100a蚀刻第1金属板100。由此，如图8B所示，得到包括埋设于绝缘层30的第1布线层10的结构体131。这样，从上表面100a蚀刻第1金属板100，将埋设于绝缘层30的第1布线层10留下。在作为第1金属板100使用铜板的情况下，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等，作为蚀刻装置能使用喷雾蚀刻装置。然后，将保护层161除去。在作为保护层161使用抗蚀层的情况下，例如能利用碱性的剥离液将保护层161除去。
如图9A所示，在第2金属板110的下表面110b形成包括开口部171X的蚀刻掩模171。蚀刻掩模171形成于与图1A所示的第2布线层20的布线部21对应的位置。作为蚀刻掩模171，与上述的各蚀刻掩模同样，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。另外，利用保护层172将结构体131的上表面、即绝缘层30及第1布线层10包覆。作为保护层172，与上述的各保护层同样，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。
如图9B所示，通过从蚀刻掩模171的开口部171X对第2金属板110实施蚀刻处理，形成使绝缘层30的下表面30b露出的贯穿孔，从而形成第2布线层20的布线部21。
如图9C所示，将蚀刻掩模171及保护层172(参照图9B)除去。在作为蚀刻掩模171及保护层172分别使用抗蚀层的情况下，例如能利用碱性的剥离液将蚀刻掩模171及保护层172除去。
如图10A所示，形成包括开口部51X的阻焊层51和包括开口部52X的阻焊层52。阻焊层51的各开口部51X使第1布线层10的上表面10a的一部分露出。阻焊层52的各开口部52X使第2布线层20的布线部21的下表面21b的一部分露出。例如通过层压感光性的树脂膜，或者涂布液态或者膏状的树脂，并利用光刻法将该树脂曝光和显影而图案化为所需的形状，由此得到阻焊层51。同样，例如通过层压感光性的树脂膜，或者涂布液态或者膏状的树脂，并利用光刻法将该树脂曝光和显影而图案化为所需的形状，由此得到阻焊层52。
如图10B所示，在阻焊层51的各开口部51X内露出的第1布线层10的上表面10a形成表面处理层61。例如在表面处理层61是Ni层/Au层的情况下，在第1布线层10的上表面10a层积Ni层，并在该Ni层之上层积Au层而形成表面处理层61。Ni层及Au层能通过例如无电解电镀法形成。
另外，在阻焊层52的各开口部52X内露出的第2布线层20的布线部21的下表面21b形成表面处理层62。例如，在表面处理层62是Ni层/Au层的情况下，在布线部21的下表面21b层积Ni层，并在该Ni层之上层积Au层而形成表面处理层62。此外，Ni层及Au层能通过例如无电解电镀法形成。
第1实施方式具有以下优点。
(1-1)布线基板1包括在绝缘层30的上表面30a侧埋设于绝缘层30的第1布线层10。因此，与将布线层以未埋入到绝缘层的方式形成于绝缘层的上表面的情况相比，第1布线层10不易从绝缘层30剥离。因此，能提高布线基板1的可靠性。
(1-2)布线基板1包括配置于绝缘层30的下表面30b侧的第2布线层20。第2布线层20包括位于比绝缘层30的下表面30b靠下侧的位置的布线部21和埋入到绝缘层30的突起部22。因此，与将布线层以未埋入到绝缘层的方式形成于绝缘层的下表面的情况相比，第2布线层20不易从绝缘层30剥离。因此，能提高布线基板1的可靠性。另外，因为突起部22埋设于绝缘层30，所以能使用第2布线层20在绝缘层30的下表面30b形成布线。
(1-3)第1布线层10和第2布线层20利用连接通路40连接。连接通路40形成于第1布线层10的贯穿孔10X、和第1布线层10与第2布线层20的突起部22之间的延伸部31的贯穿孔31X。因此，第1布线层10和第2布线层20的突起部22利用延伸部31相互接合。因此，布线部21及突起部22不易从绝缘层30脱落，布线基板1的可靠性提高。
(1-4)在布线基板1的制造工序中，第1金属板100的厚度与形成于第2金属板110的布线部21的厚度相等。因此，在第1金属板100和第2金属板110夹着模塑片120层积而构成的结构体130(参照图5B)中，在模塑片120的上侧层积的第1金属板100的厚度和在模塑片120的下侧层积的第2金属板110的厚度相等。因此，能抑制结构体130的翘曲的发生。
(第2实施方式)
接着说明第2实施方式的布线基板201。此外，在第2实施方式中，对与上述第1实施方式相同的构成部件标注相同附图标记，有时将其说明的一部分或者全部省略。
如图11A所示，布线基板201包括第1布线层210、第2布线层20、绝缘层30、连接通路40、阻焊层51、52、表面处理层61、62。
绝缘层30为薄的平板状。作为绝缘层30的材料，例如能使用热固性树脂。作为热固性树脂，例如能使用环氧树脂、聚酰亚胺树脂或者氰酸酯树脂等。
第1布线层210配设于绝缘层30的上表面30a侧。第1布线层210埋设于绝缘层30。第1布线层210的上表面210a从绝缘层30露出。在第2实施方式中，第1布线层210的上表面210a位于与绝缘层30的上表面30a相同的高度。
如图21所示，第1布线层210包括焊盘部211和布线部212。焊盘部211在俯视时为圆形。布线部212与焊盘部211适当连接。各布线部212的线宽例如能设为30μm。
如图11B所示，焊盘部211的侧面211c沿上下方向延伸。同样，布线部212的侧面212c沿上下方向延伸。各侧面211c、212c例如相对于绝缘层30的上表面30a垂直。焊盘部211的侧面211c及下表面211b与绝缘层30接触。同样，布线部212的侧面212c及下表面212b与绝缘层30接触。
如图11A所示，第2布线层20配设于绝缘层30的下表面30b侧。第2布线层20包括位于比绝缘层30的下表面30b靠下侧的位置的布线部21(端子部)和埋入到绝缘层30的突起部22(埋入部)。
如图11B所示，突起部22的侧面22b形成为以从突起部22的上表面22a朝向布线部21向横向扩展的方式弯曲的曲面状。因此，俯视时的突起部22的截面从突起部22的上表面22a朝向布线部21变大。此外，突起部22的侧面22b从突起部22的上表面22a到布线部21相对于绝缘层30朝向突起部22的内侧呈凹状弯曲。突起部22的侧面22b及上表面22a与绝缘层30接触。
第2布线层20的突起部22的上表面22a与第1布线层210的焊盘部211的下表面211b对置。并且，在突起部22的上表面22a与第1布线层210的下表面211b之间的间隙设有绝缘层30的延伸部31。延伸部31将突起部22的上表面22a与第1布线层210的下表面211b之间的间隙填充。延伸部31由绝缘层30的一部分形成。第1布线层210的下表面211b从突起部22的上表面22a分开而不接触。
第1布线层210的焊盘部211包括在期望位置沿上下方向贯穿焊盘部211(即第1布线层210)的贯穿孔211X。
绝缘层30的延伸部31包括在俯视时与第1布线层210的贯穿孔211X相同的位置沿上下方向贯穿延伸部31的贯穿孔31X。在第1布线层210(焊盘部211)的贯穿孔211X和绝缘层30(延伸部31)的贯穿孔31X中配设有连接通路40。连接通路40包括：通路部41(连接部)，其配设于绝缘层30的延伸部31的贯穿孔31X；以及通路部42(贯穿部)，其配设于第1布线层210的焊盘部211的贯穿孔211X。此外，两通路部41、42一体形成。
连接通路40(通路部41)的下表面连接到第2布线层20的突起部22的上表面22a。通路部41的周面与绝缘层30(延伸部31)的贯穿孔31X的内周面接触。通路部42的周面连接到第1布线层210的焊盘部211的贯穿孔211X的内周面。作为连接通路40的材料，例如能使用铜(Cu)、铜合金。该连接通路40将第1布线层210和第2布线层20相互连接。
如图11A所示，阻焊层51形成于绝缘层30的上表面30a，将第1布线层210的一部分包覆。阻焊层51包括使第1布线层210的上表面210a的一部分露出的开口部51X。
阻焊层52形成于绝缘层30的下表面30b，将第2布线层20的一部分包覆。阻焊层52包括使第2布线层20的下表面20b的一部分露出的开口部52X。
作为阻焊层51，例如可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀剂的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于绝缘层30及第1布线层210，并利用光刻法对该干膜进行图案化，从而形成包括开口部51X的阻焊层51。在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成阻焊层51。
作为阻焊层52的材料，例如能使用与阻焊层51的材料相同的材料、即感光性的干膜抗蚀剂或者液态的光致抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于绝缘层30及第2布线层20，并利用光刻法对该干膜进行图案化，从而形成包括开口部52X的阻焊层52。在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成阻焊层52。此外，阻焊层51、52也可以使用相互不同的材料。
在阻焊层51的开口部51X内露出的第1布线层210的上表面210a形成有表面处理层61。表面处理层61的上表面作为将半导体芯片等电子部件等连接的外部连接端子P1发挥作用。
作为表面处理层61，例如能举出金(Au)层、镍(Ni)/Au层(将Ni层作为底层，并在Ni层之上层积Au层而成的金属层)、Ni/钯(Pd)/Au层(将Ni层作为底层，并将Ni层、Pd层以及Au层按该顺序层积而成的金属层)等。另外，也可以实施OSP(Organic SolderabilityPreservative)处理等防氧化处理来形成表面处理层61。例如在已实施OSP处理的情况下，可利用吡咯化合物、咪唑化合物等的有机覆膜形成表面处理层61。
在阻焊层52的开口部52X内露出的第2布线层20的布线部21的下表面21b形成有表面处理层62。表面处理层62的下表面作为用于将布线基板201搭载于其他的电路基板等上的外部连接端子P2发挥作用。
作为表面处理层62，例如能举出金(Au)层、镍(Ni)/Au层(将Ni层作为底层，并在Ni层之上层积Au层而成的金属层)、Ni/钯(Pd)/Au层(将Ni层作为底层，将Ni层、Pd层以及Au层按该顺序层积而成的金属层)等。另外，也可以实施OSP处理等防氧化处理来形成表面处理层62。例如在已实施OSP处理的情况下，利用吡咯化合物、咪唑化合物等的有机覆膜形成表面处理层62。
(布线基板的制造方法)
接着说明布线基板201的制造方法。
如图12A所示，在支承体301的上表面301a和下表面301b分别层积作为支承板的带载体的金属箔302。作为支承体301，例如能使用半固化状态的树脂层。作为半固化状态的树脂层，例如能使用热固性环氧树脂、热固性聚烯烃系树脂等，但是不限于这些树脂。另外，也能使用含有二氧化硅颗粒等无机填充物的半固化状态的树脂层作为支承体301。此外，作为无机填充物，也可以使用氧化铝颗粒、碳化硅颗粒等。另外，也可以使用多种颗粒。另外，作为支承体301的材料，也可以使用上述以外的树脂。
各带载体的金属箔302包括载体板303和隔着剥离层(省略图示)层积于载体板303的一个面的极薄的金属箔304。载体板303的厚度例如为35μm。作为载体板303的材料，例如能使用铜、铜合金。金属箔304的厚度例如为5μm。作为金属箔304的材料，例如能使用铜、铜合金。
两个带载体的金属箔302以各载体板303与支承体301对置的方式配置于支承体301的两面。并且，例如在真空氛围下将两个带载体的金属箔302以预定的压力朝向支承体301按压，将支承体301加热到预定的温度(例如190～230℃)使其固化。
如图12B所示，在支承体301的上侧的带载体的金属箔302的金属箔304的上表面形成包括开口部305X的抗蚀层305。同样，在支承体301的下侧的带载体的金属箔302的金属箔304的下表面形成包括开口部305X的抗蚀层305。作为抗蚀层305的材料，例如能使用针对接下来的工序的电镀处理具有耐电镀性的材料。例如，作为抗蚀层305，能使用感光性的干膜抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)。例如利用热压接干膜层压于各金属箔304的表面，并利用光刻法对该干膜进行图案化而形成抗蚀层305。此外，也可以使用液态的光致抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)形成抗蚀层305。
如图13A所示，在支承体301的上侧的带载体的金属箔302的金属箔304的上表面利用电解电镀法形成第1布线层210。同样，在支承体301的下侧的带载体的金属箔302的金属箔304的下表面利用电解电镀法形成第1布线层210。在本例中，关于各带载体的金属箔302，通过使用抗蚀层305作为电镀掩模、使用金属箔304作为供电层的电解镀铜法，将第1布线层210形成于在从抗蚀层305的开口部305X内露出的金属箔304的表面。然后，如图13B所示，例如使用灰化处理、碱性的剥离液将抗蚀层305除去。
如图14所示，在支承体301的上侧的第1布线层210的上方配置模塑片120和金属板110。同样，在支承体301的下侧的第1布线层210的下方配置模塑片120和金属板110。作为模塑片120，能使用具有热固性的半固化状态的树脂层。作为半固化状态的树脂层的材料，例如能使用热固性环氧树脂、热固性聚烯烃系树脂等，但是不限于这些树脂。另外，也能使用含有二氧化硅颗粒等无机填充物的半固化状态的树脂层作为模塑片120。此外，作为无机填充物，也可以使用氧化铝颗粒、碳化硅颗粒等。另外，也可以使用多种颗粒。另外，作为模塑片120的材料，也可以使用上述以外的树脂。金属板110包括通过利用与上述的图4A～4D同样的工序蚀刻金属板110而形成的突起部22。另外，金属板110也包括用后面的工序(图19B)形成布线部21的部分。作为金属板110的材料，例如能使用铜、铜合金。
如图15A所示，例如在真空氛围下将各金属板110朝向支承体301按压，将各模塑片120加热到预定的温度(例如190～230度)使其固化而形成绝缘层30。利用该工序得到结构体310。在该结构体310中，在支承体301的上侧层积有带载体的金属箔302、第1布线层210、绝缘层30、金属板110。此外，在支承体301的下侧也层积有带载体的金属箔302、第1布线层210、绝缘层30、金属板110。
并且，在各带载体的金属箔302中，将金属箔304从载体板303利用两者间的剥离层(省略图示)剥离。由此，如图15B所示得到两个结构体311。
如图16A所示，在结构体311中，在金属箔304的上表面304a形成包括开口部321X的蚀刻掩模321。蚀刻掩模321的开口部321X形成于与图11A所示的第1布线层210的贯穿孔211X对应的位置。作为蚀刻掩模321，与上述的各蚀刻掩模同样，能使用例如抗蚀层。
另外，在金属板110的下表面110b形成保护层322。保护层322将金属板110的下表面110b整体包覆。作为保护层322的材料，例如能使用与蚀刻掩模321的材料相同的材料。但是，保护层322也可以使用与蚀刻掩模321的材料不同的材料。
如图16B所示，从蚀刻掩模321的开口部321X对金属箔304及焊盘部211(第1布线层210)实施蚀刻处理，形成贯穿金属箔304及焊盘部211的贯穿孔211X。在形成该贯穿孔211X的蚀刻处理中，与上述的蚀刻处理同样，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等，作为蚀刻装置能使用喷雾蚀刻装置。
如图16C所示，在从蚀刻掩模321的开口部321X内露出的绝缘层30的延伸部31形成贯穿孔31X。贯穿孔31X的形成能使用已有的树脂除去工艺。作为树脂除去工艺，例如可举出使用高锰酸钾溶液等的去钻污处理、使用CO2激光等的激光加工等。
如图17A所示，形成覆盖金属箔304的上表面并包括开口部331X的抗蚀层331。另外，形成覆盖金属板110的下表面110b整体的抗蚀层332。作为抗蚀层331、332的材料，例如能使用针对接下来的工序的电镀处理具有耐电镀性的材料。例如，作为抗蚀层331、332，能使用感光性的干膜抗蚀剂(例如酚醛系树脂、丙烯酸系树脂等)等。例如，在金属箔304的上表面及金属板110的下表面110b分别利用热压接层压干膜，并利用光刻法对该干膜进行图案化而形成抗蚀层331、332。此外，也可以不将在图16B及16C的蚀刻处理中使用的蚀刻掩模321及保护层322剥离，而将那些蚀刻掩模321和保护层322作为抗蚀层331、332利用。
并且，如图17A所示，使用金属板110作为电镀供电层对结构体311实施电镀。通过该电镀，电镀膜153(电镀金属)从在贯穿孔31X、211X内露出的金属板110的突起部22的上表面22a慢慢地析出生长。在本例中，电镀膜153是铜镀膜。因为绝缘层30的延伸部31较薄，所以电镀膜153也在贯穿焊盘部211及金属箔304的贯穿孔211X的内表面析出生长。并且，如图17B所示，利用电镀膜153填充贯穿孔31X、211X。该电镀膜153将金属板110的突起部22、焊盘部211以及金属箔304连接。这样，填充到贯穿孔31X、211X内的电镀膜153形成为图11A所示的连接通路40。
接着，将抗蚀层331、332除去。例如，将抗蚀层331、332利用例如碱性的剥离液除去。
在第2实施方式中，连接通路40例如由电镀金属(电镀膜153)构成，不含晶种层。例如在使用在绝缘层的两面粘贴铜箔而成的贴铜芯制造布线基板的情况下，在形成于绝缘层的贯穿孔内形成连接通路需要在绝缘层的贯穿孔的内表面形成晶种层的工序。与此相对，在第2实施方式的制造工序中，不需要形成晶种层的工序，因此制造所需的时间较短。
如图18A所示，在金属板110的下表面110b形成保护层341。保护层341将金属板110的下表面110b整体包覆。保护层341例如是抗蚀层。作为该抗蚀层的材料，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。例如，作为抗蚀层，可使用感光性的干膜抗蚀剂或者液态的光致抗蚀剂。作为这样的抗蚀层的材料，例如能使用酚醛系树脂、丙烯酸系树脂等。例如在使用感光性的干膜抗蚀剂的情况下，利用热压接将干膜层压于金属板110的下表面110b，利用曝光和显影对该干膜进行图案化而形成保护层341。在使用液态的光致抗蚀剂的情况下，也能经由同样的工序形成保护层341。
接着，对金属箔304进行蚀刻。由此，如图18B所示，得到包括埋设于绝缘层30的布线层210的结构体312。在作为金属箔304使用铜箔的情况下，作为蚀刻液能使用氯化铁溶液或者氯化铜溶液等，作为蚀刻装置能使用喷雾蚀刻装置。然后，将保护层341除去。在作为保护层341使用抗蚀层的情况下，例如能利用碱性的剥离液将保护层341除去。
如图19A所示，在金属板110的下表面110b形成包括开口部351X的蚀刻掩模351。蚀刻掩模351形成于与图11A所示的第2布线层20的布线部21对应的位置。作为蚀刻掩模351，与上述的各蚀刻掩模同样，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。另外，利用保护层352将结构体312的上表面、即绝缘层30及第1布线层210包覆。作为保护层352，与上述的各保护层同样，能使用针对接下来的工序的蚀刻处理具有耐蚀刻性的材料。
如图19B所示，通过从蚀刻掩模351的开口部351X对金属板110实施蚀刻处理，形成使绝缘层30的下表面30b露出的贯穿孔，从而形成第2布线层20的布线部21。
如图19C所示，将蚀刻掩模351及保护层352(参照图19B)除去。在作为蚀刻掩模351及保护层352分别使用抗蚀层的情况下，例如能利用碱性的剥离液将蚀刻掩模351及保护层352除去。
如图20A所示，形成包括开口部51X的阻焊层51和包括开口部52X的阻焊层52。阻焊层51的各开口部51X使第1布线层210的上表面210a的一部分露出。阻焊层52的各开口部52X使第2布线层20的布线部21的下表面21b的一部分露出。例如，通过层压感光性的树脂膜，或者涂布液态或者膏状的树脂，并利用光刻法将该树脂曝光和显影而图案化为所需的形状，由此得到阻焊层51。同样，例如，通过层压感光性的树脂膜，或者涂布液态或者膏状的树脂，并利用光刻法将该树脂曝光和显影而图案化为所需的形状，由此得到阻焊层52。
如图20B所示，在阻焊层51的各开口部51X内露出的第1布线层210的上表面210a形成表面处理层61。例如在表面处理层61是Ni层/Au层的情况下，在第1布线层210的上表面210a层积Ni层，并在该Ni层之上层积Au层而形成表面处理层61。Ni层及Au层例如能利用无电解电镀法形成。
另外，在阻焊层52的各开口部52X内露出的第2布线层20的布线部21的下表面21b形成表面处理层62。例如在表面处理层62是Ni层/Au层的情况下，在布线部21的下表面21b层积Ni层，并在该Ni层之上层积Au层而形成表面处理层62。此外，Ni层及Au层例如能利用无电解电镀法形成。
第2实施方式除具有与上述第1实施方式的(1-1)～(1-3)同样的优点之外，还具有以下优点。
(2-1)利用将金属箔304使用于供电层的电解电镀法形成第1布线层210。因此，与对金属板进行蚀刻来形成布线层的情况相比，能将第1布线层210所包含的布线部212微细化。因此，能得到布线密度高的布线基板201。
(2-2)在支承体301的两面粘贴带载体的金属箔302，使用那些带载体的金属箔302的金属箔304形成了两个结构体311(参照图15B)。因此，在得到结构体311之前的制造工序中，能抑制翘曲等的发生。
上述各实施方式也可以按如下变更。
·在上述各实施方式中，在第1布线层10、210的上表面10a、210a形成有表面处理层61，但是也可以将表面处理层61省略。在该情况下，第1布线层10、210的上表面10a、210a作为外部连接端子P1发挥作用，且能在该外部连接端子P1搭载半导体芯片等电子部件、其他的布线基板。
·在上述各实施方式中，在第2布线层20的布线部21的下表面21b形成有表面处理层62，但是也可以将表面处理层62省略。在该情况下，第2布线层20的布线部21的下表面21b作为外部连接端子P2发挥作用，且能在该外部连接端子P2上利用焊锡等的凸点安装主板等电路基板。
·在上述各实施方式中，在第2布线层20的布线部21的下表面21b所形成的表面处理层62的表面作为外部连接端子P2来利用，但是也可以作为将第2布线层20的布线部21安装于电路基板等的凸点来利用。
图22A～22C示出在第2布线层20形成作为凸点利用的布线部25的工序的一例。
如图22A所示，在金属板110的下表面110b的期望位置形成抗蚀层361。该抗蚀层361与形成凸点的位置对应。
接着，如图22B所示，对金属板110(参照图22A)实施蚀刻处理，将位于比绝缘层30的下表面30b靠下方的位置的布线部25(端子部)形成于第2布线层20。与突起部22(埋入部)同样，该布线部25的侧面25c形成为以从布线部25的下表面25b朝向绝缘层30的下表面30b向横向扩展的方式弯曲的曲面状。因此，俯视时的布线部25的截面从布线部25的下表面25b朝向绝缘层30的下表面30b变大。此外，布线部25的侧面25c从布线部25的下表面25b到绝缘层30的下表面30b朝向布线部25的内侧呈凹状弯曲。然后，如图22C所示，将抗蚀层361(参照图22B)除去。能将这样形成的布线部25作为凸点利用。
·在上述各实施方式中，也可以形成搭载半导体芯片的焊盘(芯片焊盘)。
如图23A所示，布线基板401包括第1布线层410和第2布线层420。第1布线层410包括焊盘部411。第2布线层420包括焊盘部421。阻焊层51将绝缘层30的上表面和第1布线层410的一部分包覆，包括使焊盘部411的上表面露出的开口部51X。阻焊层52将绝缘层30的下表面和第2布线层420的一部分包覆，包括使焊盘部421的下表面的一部分露出的开口部52X。
如图23B所示，在焊盘部411上以面朝上安装有半导体芯片481。半导体芯片481利用半导体芯片481的下表面481b与焊盘部411的上表面411a之间的粘合层(省略图示)搭载于焊盘部411上。半导体芯片481的上表面481a的电极端子(省略图示)借由金属线482连接到在阻焊层51的开口部51X内露出的第1布线层410的上表面410a。在该第1布线层410的上表面410a形成有与第1实施方式的布线基板1同样的表面处理层(省略图示)。作为粘合层，例如能使用环氧树脂等的芯片粘接材料(芯片接合材料)、或在环氧树脂等绝缘性树脂中分散有银填充物的银膏。作为金属线482，例如能使用金(Au)线、铝(Al)线或者铜(Cu)线等。此外，也可以形成有将半导体芯片481和金属线482覆盖的树脂层(例如环氧树脂)。
通过这样在第1布线层410形成焊盘部411作为芯片焊盘，从而作为搭载半导体芯片481的模块基板能利用布线基板401。另外，通过在第2布线层420形成焊盘部421，从而能使搭载于第1布线层410的焊盘部411的半导体芯片481的热从焊盘部421有效地向外部散热。此外，也能在第2布线层420的焊盘部421直接连接散热部件。
图24A所示的布线基板501包括第1布线层510和第2布线层520。第1布线层510包括焊盘部511，第2布线层520包焊盘部521。另外，第2布线层520包括位于比绝缘层30的下表面30b靠下方的位置的布线部522。该布线部522能作为凸点来利用。如图24B所示，在第1布线层510的焊盘部511上以面朝上安装有半导体芯片581。半导体芯片581利用半导体芯片581的下表面581b和焊盘部511的上表面511a之间的粘合层(省略图示)搭载于焊盘部511上。半导体芯片581的上表面581a的电极端子(省略图示)借由金属线582连接到第1布线层510的上表面510a。在该第1布线层510的上表面510a形成有与第1实施方式的布线基板1同样的表面处理层(省略图示)。作为粘合层，例如能使用环氧树脂等的芯片粘接材料(芯片接合件)、或在环氧树脂等绝缘性树脂中分散有银填充物的银膏。作为金属线582，例如能使用金(Au)线、铝(Al)线或者铜(Cu)线等。此外，也可以形成有对半导体芯片481和金属线482进行覆盖的树脂层(例如环氧树脂)。
通过这样在第1布线层510形成焊盘部511作为芯片焊盘，从而作为搭载半导体芯片581的模块基板能利用布线基板501。另外，通过在第2布线层520形成焊盘部521，从而能使搭载于第1布线层510的焊盘部511的半导体芯片581的热从焊盘部521有效地向外部散热。此外，也能在第2布线层520的焊盘部521直接连接散热部件。
·也可以将上述各实施方式的构成部件的形状适当变更。
如图25A所示，也可以将绝缘层30所接触的面作为粗化面。在图25A的例子中，将第1布线层10的下表面10b及侧面10c作为粗化面，并将第2布线层20的突起部22(埋入部)的侧面22b及上表面22a作为粗化面。通过这样的粗化面，布线层10、20与绝缘层30之间的贴紧性提高。作为形成粗化面的粗化处理，例如能使用黑化处理、蚀刻处理、激光处理或者喷砂处理等。此外，也可以在第1布线层10和第2布线层20中的任一方形成粗化面。
如图25B所示，也可以使绝缘层30的延伸部31的贯穿孔31X的内径大于第1布线层10的贯穿孔10X的内径。例如，在形成第1布线层10的贯穿孔10X后，对形成贯穿孔31X时的树脂除去工艺的处理时间进行调整，从而能形成内径大于贯穿孔10X的内径的贯穿孔31X。通过这样形成贯穿孔10X、31X，从而能在第1布线层10与第2布线层20的突起部22之间形成绝缘层30的延伸部31，并且能使连接通路40与第1布线层10之间的连接部分的面积、连接通路40与第2布线层20之间的连接部分的面积增大。
如图25C所示，也可以使绝缘层30的上表面30a位于比第1布线层10的上表面10a靠上方的位置。这样的话，例如在以面朝下将半导体芯片搭载于第1布线层10的芯片焊盘上时，能形成容易进行该搭载的凹部。
如图25D所示，也可以使连接通路40的上表面40a位于比第1布线层10的上表面10a靠下方的位置。即使这样，也可确保连接通路40与第1布线层10之间的连接性、即第1布线层10与第2布线层20之间所需的连接性。并且，与连接通路40的上表面40a低于第1布线层10的上表面10a的量相应地，连接通路40的形成所需的时间、即实施电镀的时间可以缩短。因此，能缩短制造时间。
·在上述各实施方式中，例如在图6B所示的工序中，对第1金属板100实施蚀刻来形成贯穿孔10X，但是也可以利用激光加工来形成贯穿孔10X。在该情况下，贯穿孔31X也能利用激光加工形成于绝缘层30。在该激光加工中，例如能使用CO2激光。此外，也可以在激光加工后根据需要实施去钻污处理以将贯穿孔10X、31X的残渣除去。
·在上述第2实施方式中，在支承体301的两面分别层积带载体的金属箔302，使用那些带载体的金属箔302的金属箔304制造包括第1布线层210的两个结构体311(参照图15B)，由各结构体311形成布线基板201(参照图11A)。与此相对，也可以在支承体301的单面(上表面或者下表面)层积带载体的金属箔302，使用该带载体的金属箔302的金属箔304形成布线基板201。
附图标记说明
1、201、401、501 布线基板
10、210、410、510 第1布线层
20 第2布线层
21 布线部(端子部)
22 突起部(埋入部)
30 绝缘层
31 延伸部
40 连接通路。

Claims (8)

1.一种布线基板，具备：
绝缘层；
第1布线层，其以上表面从所述绝缘层露出的状态埋入到所述绝缘层；
第2布线层，其包括端子部和埋入部，该端子部位于比所述绝缘层的下表面靠下侧的位置，该埋入部与所述端子部一体形成，且该埋入部被埋入到所述绝缘层，所述埋入部作为从所述端子部向上方突出的突起部形成；以及
连接通路，其连接所述第1布线层和所述第2布线层的所述埋入部，
所述绝缘层包括所述第2布线层的所述埋入部与所述第1布线层的下表面之间的延伸部，
所述绝缘层的所述延伸部包括沿厚度方向贯穿所述延伸部的贯穿孔，
所述第1布线层包括在俯视时与所述延伸部的所述贯穿孔相同的位置沿厚度方向贯穿所述第1布线层的贯穿孔，
所述连接通路一体地配设于所述第1布线层的所述贯穿孔内和所述绝缘层的所述贯穿孔内，
所述连接通路包括：
贯穿部，其配设于所述第1布线层的所述贯穿孔内；以及
连接部，其配设于所述绝缘层的所述贯穿孔内，
所述绝缘层的所述贯穿孔的内径大于所述第1布线层的所述贯穿孔的内径。
2.根据权利要求1所述的布线基板，其中，
所述第1布线层的上表面位于与所述绝缘层的上表面相同高度的位置。
3.根据权利要求1所述的布线基板，其中，
所述第1布线层的上表面位于比所述绝缘层的上表面靠下方的位置。
4.根据权利要求1所述的布线基板，其中，
所述连接通路的上表面位于比所述第1布线层的上表面靠下方的位置。
5.根据权利要求1所述的布线基板，其中，
与所述绝缘层接触的所述第1布线层的所述下表面和所述第1布线层的侧面分别是粗化面，
与所述绝缘层接触的所述埋入部的侧面和所述埋入部的上表面分别是粗化面。
6.一种半导体装置，具备：
权利要求1所述的布线基板；以及
搭载于所述布线基板的至少一个电子部件。
7.一种布线基板的制造方法，具备：
对包括第1面和位于所述第1面相反侧的第2面的第1金属板从所述第1面进行蚀刻，从而在所述第1金属板形成第1布线层；
对包括第1面和位于所述第1面相反侧的第2面的第2金属板从所述第1面进行蚀刻，从而在所述第2金属板形成突起部；
以所述第1布线层与半固化状态的树脂层的上表面对置、且所述突起部与所述半固化状态的树脂层的下表面对置的方式，在所述第1金属板与所述第2金属板之间配置所述半固化状态的树脂层；
将所述第1金属板和所述第2金属板朝向所述半固化状态的树脂层按压，使所述半固化状态的树脂层固化，从而形成埋设有所述第1布线层和所述突起部的绝缘层；
形成贯穿所述第1金属板和所述绝缘层并使所述突起部的上表面的一部分露出的贯穿孔；
利用电解电镀法在所述贯穿孔形成金属镀层，从而形成连接所述第1金属板和所述第2金属板的连接通路；
对所述第1金属板从所述第2面进行蚀刻，将埋设于所述绝缘层的所述第1布线层留下；以及
对所述第2金属板从所述第2面进行图案化，形成位于比所述绝缘层的下表面靠下侧的位置的布线部，
所述突起部和所述布线部以所述突起部从所述布线部向上方突出的方式由所述第2金属板一体形成，
通过在所述第2金属板形成所述突起部的蚀刻，使得所述突起部的侧面形成为以从所述突起部的上表面朝向所述布线部向横向扩展的方式弯曲的曲面状且朝向所述突起部的内侧呈凹状。
8.一种布线基板的制造方法，具备：
准备支承板，该支承板包括载体板和隔着剥离层层积于所述载体板的下表面的金属箔；
利用电解电镀法在所述支承板的所述金属箔的下表面形成第1布线层；
对金属板进行蚀刻而在所述金属板形成突起部；
以所述第1布线层与半固化状态的树脂层的上表面对置、所述突起部与所述半固化状态的树脂层的下表面对置的方式，在所述支承板与所述金属板之间配置所述半固化状态的树脂层；
将所述支承板和所述金属板朝向所述半固化状态的树脂层按压，使所述半固化状态的树脂层固化，形成埋设有所述第1布线层和所述突起部的绝缘层；
将所述载体板从所述金属箔剥离；
形成贯穿所述金属箔、所述第1布线层以及所述绝缘层并使所述突起部的上表面的一部分露出的贯穿孔；
利用电解电镀法在所述贯穿孔形成金属镀层，从而形成连接所述第1布线层和所述金属板的连接通路；
将所述金属箔除去；以及
对所述金属板进行图案化而形成位于比所述绝缘层的下表面靠下侧的位置的布线部，
所述突起部和所述布线部以所述突起部从所述布线部向上方突出的方式由所述金属板一体形成，
通过在所述金属板形成所述突起部的蚀刻，使得所述突起部的侧面形成为以从所述突起部的上表面朝向所述布线部向横向扩展的方式弯曲的曲面状且朝向所述突起部的内侧呈凹状。
CN201810380988.7A 2017-05-12 2018-04-25 布线基板、布线基板的制造方法 Active CN108878373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017095240A JP6856444B2 (ja) 2017-05-12 2017-05-12 配線基板、配線基板の製造方法
JP2017-095240 2017-05-12

Publications (2)

Publication Number Publication Date
CN108878373A CN108878373A (zh) 2018-11-23
CN108878373B true CN108878373B (zh) 2023-10-17

Family

ID=64096700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810380988.7A Active CN108878373B (zh) 2017-05-12 2018-04-25 布线基板、布线基板的制造方法

Country Status (4)

Country Link
US (2) US20180331026A1 (zh)
JP (1) JP6856444B2 (zh)
CN (1) CN108878373B (zh)
TW (1) TWI778056B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198154B2 (ja) * 2019-05-22 2022-12-28 新光電気工業株式会社 配線基板、及び配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141629A (ja) * 2000-11-01 2002-05-17 North:Kk 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP2009302476A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013062546A (ja) * 2007-04-30 2013-04-04 Samsung Electro-Mechanics Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298143A (ja) 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
US6828510B1 (en) * 1999-06-02 2004-12-07 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP5117692B2 (ja) 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009194312A (ja) 2008-02-18 2009-08-27 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5010669B2 (ja) * 2009-12-07 2012-08-29 パナソニック株式会社 配線基板及びその製造方法
JP6453625B2 (ja) * 2014-11-27 2019-01-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP7508312B2 (ja) * 2020-08-27 2024-07-01 新光電気工業株式会社 ループ型ヒートパイプ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141629A (ja) * 2000-11-01 2002-05-17 North:Kk 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP2013062546A (ja) * 2007-04-30 2013-04-04 Samsung Electro-Mechanics Co Ltd 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
JP2009302476A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
US11923282B2 (en) 2024-03-05
JP2018195600A (ja) 2018-12-06
JP6856444B2 (ja) 2021-04-07
CN108878373A (zh) 2018-11-23
TWI778056B (zh) 2022-09-21
US20180331026A1 (en) 2018-11-15
TW201901889A (zh) 2019-01-01
US20210151371A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP7064349B2 (ja) 配線基板及びその製造方法
JP2016208007A (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2018026437A (ja) 配線基板及びその製造方法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
CN108878373B (zh) 布线基板、布线基板的制造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US7964106B2 (en) Method for fabricating a packaging substrate
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
KR20130057803A (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101119306B1 (ko) 회로기판의 제조방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP7463191B2 (ja) 半導体装置及び半導体装置の製造方法
US11641720B2 (en) Circuit board and manufacturing method thereof
KR20100104932A (ko) 인쇄회로기판의 제조방법
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR20240095939A (ko) 회로 기판 및 회로 기판의 제조 방법
JP2005191157A (ja) 半導体装置およびその製造方法
KR20210118043A (ko) 인쇄회로기판 및 그 제조방법
JPH10308418A (ja) 半導体部品実装モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant