CN108811476B - 层叠型电子部件 - Google Patents

层叠型电子部件 Download PDF

Info

Publication number
CN108811476B
CN108811476B CN201810378041.2A CN201810378041A CN108811476B CN 108811476 B CN108811476 B CN 108811476B CN 201810378041 A CN201810378041 A CN 201810378041A CN 108811476 B CN108811476 B CN 108811476B
Authority
CN
China
Prior art keywords
top surface
covering
shielding member
laminated body
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810378041.2A
Other languages
English (en)
Other versions
CN108811476A (zh
Inventor
楠本翔平
大塚识显
阿部稔
佐藤义宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN108811476A publication Critical patent/CN108811476A/zh
Application granted granted Critical
Publication of CN108811476B publication Critical patent/CN108811476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Filters And Equalizers (AREA)

Abstract

层叠型电子部件包括：包含层叠的多个电介质层和多个导体层的层叠体；相对于层叠体一体化的多个端子；和由导体形成且相对于层叠体一体化的屏蔽构件。层叠体具有底面、顶面和与底面和顶面连接的4个侧面。多个端子设置于层叠体的底面。屏蔽构件覆盖层叠体的顶面和4个侧面的整体。屏蔽构件的一部分比屏蔽构件的所述一部分以外的部分厚。

Description

层叠型电子部件
技术领域
本发明涉及一种包括层叠体的层叠型电子部件，所述层叠体包含层叠的多个电介质层和多个导体层。
背景技术
近年来，随着以手机、智能手机为代表的小型移动通信设备向多功能化、小型化发展，电子部件的安装不断向高密度化发展。其结果，在小型移动通信设备中，安装于安装基板的多个电子部件的间隔和覆盖多个电子部件的屏蔽壳与电子部件的距离逐渐减小。
作为适合小型化的电子部件，已知例如如中国专利第1246929C号说明书和中国专利申请公开第107017854A号中记载的、利用包括层叠的多个电介质层和多个导体层的层叠体而构成的层叠型电子部件。此类层叠型电子部件中，尤其是具有在层叠体的底面配置有多个端子的结构的层叠型电子部件，在层叠体的侧面不会暴露出端子，因此也适合于高密度安装。
近年来，由于电子部件的安装向高密度化发展，会产生如下的电磁性质不良的问题。即，当多个电子部件的间隔减小时，容易在多个电子部件间产生电磁干涉。另外，当屏蔽壳与电子部件的距离减小时，容易发生由于电子部件内的导体和屏蔽壳而形成的电容引起的安装时的电子部件的特性与设计时的特性不同的情况。
在中国专利第1246929C号说明书中记载了一种电子部件，其具有层叠体内部的2个屏蔽电极与设置于层叠体的多个侧面的多个端面电极电连接，并且2个屏蔽电极的一者与接地电极经由通孔连接的结构。
然而，记载于中国专利第1246929C号说明书的电子部件，由2个屏蔽电极中的上侧的屏蔽电极和多个端面电极，不能完全覆盖层叠体的内部的多个构成要素。因此，该电子部件不能充分抑制如上所述的、随着安装高密度化而产生的电磁性质的劣化。
另外，在中国专利申请公开第107017854A号中记载了一种电子部件，其具有覆盖层叠体的4个侧面的筒状的屏蔽电极。但是，筒状的屏蔽电极不能充分抑制电磁性质发生劣化。
在中国专利申请公开第107017854A号中也记载了屏蔽电极覆盖层叠体的4个侧面及层叠体的顶面的例子。但是，该例子有时也不能充分抑制电磁性质发生劣化。
发明内容
本发明的目的在于提供一种能够对随着安装高密度化而产生的电磁性质的劣化进行抑制的层叠型电子部件。
本发明的第一至第五观点的层叠型电子部件包括：包含层叠的多个电介质和多个导体层的层叠体；相对于层叠体一体化的多个端子；和由导体形成并且相对于层叠体一体化的屏蔽构件。
层叠体具有位于第一方向的两端的底面和顶面，和连接底面和顶面的4个侧面。多个端子设置于层叠体的底面。屏蔽构件覆盖层叠体的顶面和4个侧面整体。
在第一观点的层叠型电子部件中，屏蔽构件的一部分比屏蔽构件的所述一部分以外的部分厚。此时，屏蔽构件可以包括覆盖层叠体的顶面的顶面覆盖部分和覆盖层叠体的4个侧面的4个侧面覆盖部分。顶面覆盖部分可以比4个侧面覆盖部分厚。
另外，在第一观点的层叠型电子部件中，层叠体可以包括卷绕于在第二方向上延伸的中心轴的周围的线圈。另外，屏蔽构件可以包括分别覆盖层叠体的顶面和4个侧面的5个部分。5个部分中的与中心轴交叉的一个或者2个部分可以比其他部分厚。另外，5个部分中的覆盖层叠体的顶面的部分可以与中心轴交叉。
在第二观点的层叠型电子部件中，屏蔽构件包括层叠的多个金属层。多个金属层各自包括：覆盖层叠体的顶面的顶面对应部分；和分别覆盖层叠体的4个侧面的4个侧面对应部分。顶面对应部分与4个侧面对应部分连续。
在第三观点的层叠型电子部件中，屏蔽构件包括：覆盖层叠体的顶面的顶面覆盖部分；覆盖层叠体的4个侧面的4个侧面覆盖部分；和与4个侧面覆盖部分连续并且覆盖层叠体的底面的一部分的覆盖部的局部。
在第四观点的层叠型电子部件中，层叠体的顶面包括标记部分和标记部分的周边的周边部分。标记部分与周边部分之间存在高低差。屏蔽构件包括覆盖层叠体的顶面的顶面覆盖部分。顶面覆盖部分具有顶面，所述顶面包括与标记部分对应的标记对应部分和与周边部分对应的周边对应部分。标记对应部分与周边对应部分之间存在高低差。
在第五观点的层叠型电子部件中，多个端子包括多个信号端子和与地连接的接地端子。屏蔽构件包括覆盖层叠体的底面的一部分并且不与多个信号端子接触而与接地端子连接的底面覆盖部分。
发明效果
根据本发明的第一至第五观点的层叠型电子部件，屏蔽构件覆盖层叠体的顶面和4个侧面整体，并且具有各自追加的特征，由此能够对随着安装高密度化而产生的电磁性质的劣化进行抑制。
经以下的说明，能够充分理解本发明的其他目的、特征和优点。
附图说明
图1是表示本发明的第一实施方式的层叠型电子部件的外观的立体图。
图2是表示图1所示的层叠型电子部件的底部的立体图。
图3是表示图1所示的层叠型电子部件的层叠体的内部的立体图。
图4是图1所示的层叠型电子部件的截面图。
图5是表示图4所示的层叠型电子部件的一部分的截面图。
图6是表示本发明的第一实施方式中的屏蔽构件部分的覆盖部与端子的关系的第一个例子的截面图。
图7是表示本发明的第一实施方式中的屏蔽构件部分的覆盖部与端子的关系的第二例子的截面图。
图8是表示本发明的第一实施方式的层叠型电子部件的电路结构的一个例子的电路图。
图9A是表示图3所示的层叠体中的第一层电介质层的图案形成面的说明图。
图9B是表示图3所示的层叠体中的第二层电介质层的图案形成面的说明图。
图9C是表示图3所示的层叠体中的第三层电介质层的图案形成面的说明图。
图10A是表示图3所示的层叠体中的第四层电介质层的图案形成面的说明图。
图10B是表示图3所示的层叠体中的第五层电介质层的图案形成面的说明图。
图10C是表示图3所示的层叠体中的第六层电介质层的图案形成面的说明图。
图11A是表示图3所示的层叠体中的第七层电介质层的图案形成面的说明图。
图11B是表示图3所示的层叠体中的第八层电介质层的图案形成面的说明图。
图11C是表示图3所示的层叠体中的第九层电介质层的图案形成面的说明图。
图12A是表示图3所示的层叠体中的第十层电介质层的图案形成面的说明图。
图12B是表示图3所示的层叠体中的第十一至第十三层电介质层的图案形成面的说明图。
图12C是表示图3所示的层叠体中的第十四层电介质层的图案形成面的说明图。
图13A是表示图3所示的层叠体中的第十五层电介质层的图案形成面的说明图。
图13B是表示图3所示的层叠体中的第十六层电介质层的图案形成面的说明图。
图13C是表示图3所示的层叠体中的第十七层电介质层的图案形成面的说明图。
图14是表示图3所示的层叠体中的第十七层电介质层的标记形成面的说明图。
图15是表示本发明的第一实施方式的层叠型电子部件的制造方法的流程图。
图16是用于说明仿真中的电子部件的第一至第三模型的结构的立体图。
图17是表示仿真的结果的特性图。
图18是表示本发明的第一实施方式的层叠型电子部件的变形例中的形成有标记部分的电介质层的立体图。
图19是表示本发明的第二实施方式的层叠型电子部件的底部的立体图。
图20是表示本发明的第二实施方式的层叠型电子部件的层叠体的第一层电介质层的图案形成面的说明图。
具体实施方式
[第一实施方式]
以下，参照附图，对本发明的实施方式进行详细的说明。首先，参照图1至图4，对本发明的第一实施方式的层叠型电子部件(以下，仅记载为电子部件。)1的结构的一个例子进行说明。图1是表示电子部件1的外观的立体图。图2是表示电子部件1的底部的立体图。图3是表示电子部件1的层叠体的内部的立体图。图4是电子部件1的截面图。
电子部件1可以在例如手机、智能手机等的小型移动通信设备中使用的器件。电子部件1可以具有例如滤波器、平衡器(balun)、定向耦合器或者分波器的功能。
电子部件1包括层叠体10、与层叠体一体化的多个端子和由导体形成且与层叠体10一体化的屏蔽构件20。层叠体10包含层叠的多个电介质层和多个导体层。在图1至图4所示的例子中，多个端子为2个信号端子11、12和一个接地端子13。
层叠体10具有：位于第一方向D1的两端的底面10A与顶面10B；和与底面10A和顶面10B连接的4个侧面10C～10F。侧面10C、10D互相朝向相反侧，侧面10E、10F也互相朝向相反侧。侧面10C～10F与顶面10B和底面10A垂直。在图1至图4所示的例子中，第一方向D1是层叠体10的多个电介质层层叠的方向。
以下，将相对基准的位置，而位于与第一方向D1平行的方向且从底面10A朝向顶面10B的方向的位置称为上方。另外，将相对基准的位置，而位于与第一方向D1平行的方向且从顶面10B朝向底面10A的方向的位置称为下方。
多个端子11、12、13设置于底面10A。端子11、12、13各自具有位于下方的端的下端面。端子11、12、13各自的下端面可以从底面10A突出，也可以与底面10A位于同一平面上。在图1至图4中，表示了端子11、12、13各自的下端面从底面10A突出的例子。当端子11、12、13各自的下端面与底面10A位于同一平面上时，端子11、12、13各自以露出下端面的方式埋设于层叠体10。
屏蔽构件20覆盖层叠体10的顶面10B和4个侧面10C～10F整体。屏蔽构件20包含分别覆盖层叠体10的顶面10B和4个侧面10C～10F的5个部分。以下，将屏蔽构件20中覆盖层叠体10的顶面10B的部分称为顶面覆盖部分20B，将屏蔽构件20中覆盖层叠体10的侧面10C～10F的4个部分分别称为侧面覆盖部分20C～20F。
屏蔽构件20可以包含层叠的多个金属层。此时，多个金属层优选各自包括覆盖层叠体10的顶面10B的顶面对应部分和分别覆盖层叠体的4个侧面10C～10F的4个侧面对应部分，顶面对应部分与4个侧面对应部分相连。
图4表示屏蔽构件20由层叠的多个金属层21、22、23形成的例子。金属层21、22、23各自包括上述的顶面对应部分和4个侧面对应部分，顶面对应部分与4个侧面对应部分连续。金属层21覆盖层叠体10的顶面10B和4个侧面10C～10F整体。金属层22覆盖整个金属层21。金属层23覆盖整个金属层22。
金属层22可以比金属层21、23导电率高。此情况下，金属层22的材料可以是Ag、Cu、Au、Al的任一者。另外，金属层22可以比金属层21、23厚。金属层21、23可以具有防止金属层22腐蚀的功能。此情况下，金属层21、23的材料可以是不锈钢。
屏蔽构件20的一部分可以比屏蔽构件20的所述一部分以外的部分厚。由此，无需使屏蔽构件20的所述一部分以外的部分的厚度在需要的厚度以上，在屏蔽构件20的所述一部中，能够提高屏蔽构件20的效果。例如，顶面覆盖部分20B可以比侧面覆盖部分20C～20F厚。
层叠体10可以包括电感器和电容器的至少一者。另外，层叠体10可以包括围绕在第二方向D2上延伸的中心轴卷绕的线圈。此情况下，优选屏蔽构件20的5个部分20B～20F中与上述的中心轴交叉的1个或者2个部分比其他部分厚。
在图1至图4所示的例子中，第二方向D2是与第一方向D1相同的方向，即层叠体10的多个电介质层层叠的方向。此情况下，顶面覆盖部分20B与上述的中心轴交叉。因此，优选顶面覆盖部分20B比侧面覆盖部分20C～20F厚。
在此，对屏蔽构件20的金属层21、22、23各自的厚度的一个例子进行表示。在该例子中，金属层21、23各自的顶面对应部分的厚度为0.2μm，金属层21、23各自的4个侧面对应部分的厚度为0.1μm。另外，在该例子中，金属层22的顶面对应部分的厚度为2μm，金属层22的4个侧面对应部分的厚度为1μm。在该例子中，屏蔽构件20的顶面覆盖部分20B的厚度为2.4μm，屏蔽构件20的侧面覆盖部分20C～20F的厚度为1.2μm。
层叠体10具有多个经倒角的角部。多个经倒角的角部存在于层叠体10的6个面中的2个或者3个相交叉的位置。
存在于顶面10B与4个侧面10C～10F的中的1个或者2个交叉的位置的多个角部的曲率半径可以大于存在于底面10A与4个侧面10C～10F中的1个或者2个交叉的位置的多个角部的曲率半径。存在于顶面10B与4个侧面10C～10F中的1个或者2个交叉的位置的多个角部的曲率半径为例如10μm左右。
图5表示存在于顶面10B与侧面10F交叉的位置的角部及其附近的部分。图6和图7表示存在于底面10A与侧面10F交叉的位置的角部及其附近的部分。
如图6和图7所示，屏蔽构件20可以包括与侧面覆盖部分20C～20F相连并覆盖层叠体10的底面10A的一部分的部分覆盖部20P。此外，图6和图7仅表示侧面覆盖部分20C～20F中的侧面覆盖部分20F。部分覆盖部20P具有位于下方的端的下端部。
以下，参照图6和图7，对部分覆盖部20P与端子的关系的第一个例子和第二例进行说明。图6和图7表示电子部件1安装在安装基板100的状态。安装基板100包括具有顶面110a的板状的基板主体110和设置于基板主体110的顶面110a的多个电极。多个电极各自具有位于上方的端的上端面。该上端面从基板主体110的顶面110a突出。安装基板100的多个电极包括分别与电子部件1的端子11、12、13连接的3个电极。图6和图7表示电子部件1的端子12和与该端子12连接的电极112。
在此，如图6和图7所示，假设包括层叠体10的底面10A的假想平面P。然后，将从假想平面P至电子部件1的端子的下端面的距离称为端子的突出量，以附图标记P1来表示。当端子11、12、13各自的下端面与底面10A位于同一平面上时，端子的突出量P1为0。另外，将从假想平面P至部分覆盖部20P的下端部的距离称为部分覆盖部20P的突出量，以附图标记P2来表示。另外，将从基板主体110的顶面110a至安装基板100的电极的上端面的距离称为电极的突出量，以附图标记P3来表示。
如图6所示的第一个例子那样，部分覆盖部20P的突出量P2可以小于端子的突出量P1。或者，如图7所示的第二例那样，部分覆盖部20P的突出量P2可以大于端子的突出量P1。或者，部分覆盖部20P的突出量P2可以等于端子的突出量P1。
部分覆盖部20P的突出量P2应当在端子的突出量P1与电极的突出量P3之和以下。部分覆盖部20P具有对电磁波通过层叠体10的底面10A与安装基板100的基板主体110的顶面110a之间的间隙的情况进行抑制的功能。优选使部分覆盖部20P的突出量P2等于或者接近与端子的突出量P1和电极的突出量P3之和，使得能够有效地发挥功能。
如图1和图4所示，层叠体10的顶面10B包括标记部分10B1和标记部分10B1的周边的周边部分10B2。标记部分10B1与周边部分10B2之间存在高低差。即，标记部分10B1相对周边部分10B2突出或凹陷。图1和图4表示了标记部分10B1相对周边部分10B2突出的例子。在该例子中，在层叠体10的多个电介质层中最靠近顶面10B的电介质层的上表面配置由导体层形成的标记层474，在该标记层474的上表面构成标记部分10B1。标记部分10B1相对周边部分10B2凹陷的例子在后面作为变形例来表示。
如上所述，由于标记部分10B1与周边部分10B2之间存在高低差，如图1和图4所示，屏蔽构件20的顶面覆盖部分20B的顶面包括与标记部分10B1对应的标记对应部分20B1和与周边部分10B2对应的周边对应部分20B2。标记对应部分20B1位于与标记部分10B1对应的位置。周边对应部分20B2存在于标记对应部分20B1的周边。标记对应部分20B1与周边对应部分20B2之间存在和标记部分10B1与周边部分10B2之间的高低差相同的高低差。因此，在本实施方式中，即使标记部分10B1被屏蔽构件20的顶面覆盖部分20B覆盖，也能够识别与标记部分10B1对应的标记对应部分20B1。标记对应部分20B1例如用于对电子部件1的端子11、12、13的位置关系进行识别。
屏蔽构件20与接地端子13电连接。图3所示的层叠体10包括电连接屏蔽构件20与接地端子13的2个连接部。对于该2个连结部，后面进行详细说明。
下面，参照图8，对电子部件1的电路结构的一个例子进行说明。在该例子中，电子部件1具有旁路滤波器的功能。该例子的电子部件1包括4个电容器C1、C2、C3、C4和2个电感器L1、L2。电容器C1～C4和电感器L1、L2均具有彼此位于相反侧的第一端和第二端。
电容器C1的第一端与信号端子11连接。电容器C2的第一端与电容器C1的第二端连接。电容器C2的第二端与信号端子12连接。
电容器C3的第一端与信号端子11连接。电感器L1的第一端与电容器C3的第二端连接。电容器C4的第一端与信号端子12连接。电感器L2的第一端与电容器C4的第二端连接。电感器L1的第二端和电感器L2的第二端与接地端子13连接。
电容器C1～C4和电感器L1、L2全部包含于层叠体10。在图3和图4所示的例子中，电感器L1、L2分别由线圈构成。如图4所示，构成电感器L1的线圈卷绕于在第二方向D2上延伸的中心轴CA1的周围。另外，构成电感器L2的线圈卷绕在第二方向D2上延伸的中心轴CA2的周围。此时，屏蔽构件20的5个部分20B～20F中，顶面覆盖部分20B与中心轴CA1、CA2交叉。因此，如上所述，顶面覆盖部分20B优选比侧面覆盖部分20C～20F厚。
下面，参照图3、图4、图9A至图14，对与图8所示的电路结构对应的层叠体10结构的一个例子进行说明。层叠体10具有层叠的17层电介质层。以下，将该17层电介质层按照从下开始的顺序，称为第一层至第十七层电介质层。图9A至图9C分别表示第一层至第三层电介质层的图案形成面。图10A至图10C分别表示第四层至第六层电介质层的图案形成面。图11A至图11C分别表示第七层至第九层电介质层的图案形成面。图12A表示第十层电介质层的图案形成面，图12B表示第十一层至第十三层的图案形成面，图12C表示第十四层的图案形成面。图13A至图13C分别表示第十五层至第十七层电介质层的图案形成面。图14表示第十七层电介质层的标记形成面。第十七层电介质层的图案形成面和标记形成面彼此朝向相反侧。
如图9A所示，在第一层电介质层31的图案形成面，形成有用于构成信号端子11而使用的导体层311、用于构成信号端子12而使用的导体层312和用于构成接地端子13而使用的导体层313。另外，在电介质层31，形成有分别与导体层311、312连接的通孔31T1、31T2，和与导体层313连接的通孔31T3、31T4。
如图9B所示，在第二层电介质层32的图案形成面，形成有用于构成电容器C3而使用的导体层321和用于构成电容器C4而使用的导体层322。另外，在电介质层32，形成有通孔32T1、32T2、32T3、32T4。通孔32T1与导体层321连接。通孔32T2与导体层322连接。通孔32T1～32T4分别与图9A所示的通孔31T1～31T4连结。
如图9C所示，在第三层电介质层33的图案形成面，形成有用于构成电容器C3而使用的导体层331和用于构成电容器C4而使用的导体层332。另外，在电介质层33，形成有通孔33T1、33T2、33T3、33T4、33T5、33T6。通孔33T5与导体层331连接。通孔33T6与导体层332连接。通孔33T1～33T4分别与图9B所示的通孔32T1～32T4连接。
如图10A所示，在第四层电介质层34的图案形成面，形成有用于构成电容器C1、C3而使用的导体层341和用于构成电容器C2、C4而使用的导体层342。另外，在电介质层34，形成有通孔34T1、34T2、34T3、34T4、34T5、34T6。通孔34T1与导体层341连接。通孔34T2与导体层342连接。通孔34T1～34T6分别与图9C所示的通孔33T1～33T6连接。
如图10B所示，在第五层电介质层35的图案形成面，形成有用于构成电容器C1而使用的导体层351、用于构成电容器C2而使用的导体层352和连接导体层351和导体层352的导体层353。在图10B中，导体层351与导体层353的边界和导体层352与导体层353的边界以虚线表示。另外，在电介质层35，形成有通孔35T1、35T2、35T3、35T4、35T5、35T6、35T7、35T8。通孔35T7与导体层351连接。通孔35T8与导体层352连接。通孔35T1～35T6分别与图10A所示的通孔34T1～34T6连接。
如图10C所示，在第六层电介质层36的图案形成面，形成有用于构成电容器C1而使用的导体层361、用于构成电容器C2而使用的导体层362和与屏蔽构件20连接的导体层363、364。另外，在电介质层36，形成有通孔36T1、36T2、36T3、36T4、36T5、36T6、36T7、36T8。通孔36T1与导体层361连接。通孔36T2与导体层362连接。通孔36T3与导体层363连接。通孔36T4与导体层364连接。通孔36T1～36T8分别与图10B所示的通孔35T1～35T8连接。
如图11A所示，在第七层电介质层37的图案形成面，形成有用于构成电容器C1而使用的导体层371和用于构成电容器C2而使用的导体层372。另外，在电介质层37，形成有通孔37T1、37T2、37T3、37T4、37T5、37T6、37T7。通孔37T7与导体层371连接。通孔37T1～37T7分别与图10C所示的通孔36T1～36T7连接。图10C所示的通孔36T8与导体层372连接。
如图11B所示，在第八层电介质层38的图案形成面，形成有用于构成电容器C1而使用的导体层381和用于构成电容器C2、C4而使用的导体层382。另外，在电介质层38，形成有通孔38T1、38T3、38T4、38T5、38T6、38T7。通孔38T1与导体层381连接。通孔38T1、38T3～38T7分别与图11A所示的通孔37T1、37T3～37T7连接。图11A所示的通孔37T2与导体层382连接。
如图11C所示，在第九层电介质层39的图案形成面，形成有用于构成电容器C1而使用的导体层391和用于构成电容器C4而使用的导体层392。另外，在电介质层39，形成有通孔39T1、39T3、39T4、39T5、39T6。通孔39T6与导体层392连接。通孔39T1、39T3～39T6分别与图11B所示的通孔38T1、38T3～38T6连接。图11B所示的通孔38T7与导体层391连接。
如图12A所示，在第十层电介质层40的图案形成面，形成有用于构成电容器C1而使用的导体层401。另外，在电介质层40，形成有通孔40T3、40T4、40T5、40T6。通孔40T3～40T6分别与图11C所示的通孔39T3～39T6连接。图11C所示的通孔39T1与导体层401连接。
如图12B所示，在第十一层至第十三层电介质层41～43，各自形成有通孔41T3、41T4、41T5、41T6。在电介质层41～43，上下邻接的相同附图标记的通孔彼此连接。形成于电介质层41的通孔41T3～41T6分别与图12A所示的通孔40T3～40T6连接。
如图12C所示，在第十四层电介质层44，形成有用于构成电感器L1而使用的导体层441和用于构成电感器L2而使用的导体层442。导体层441、442各自具有第一端和第二端。另外，在电介质层44，形成有通孔44T3、44T4、44T9、44T10。通孔44T9与导体层441的第一端的附近部分连接。通孔44T10与导体层442的第一端的附近部分连接。通孔44T3、44T4分别与形成于图12B所示的电介质层43的通孔41T3、41T4连接。形成于图12B所示的电介质层43的通孔41T5与导体层441的第二端的附近部分连接。形成于图12B所示的电介质层43的通孔41T6与导体层442的第二端的附近部分连接。
如图13A所示，在第十五层电介质层45，形成有用于构成电感器L1而使用的导体层451和用于构成电感器L2而使用的导体层452。导体层451、452各自具有第一端和第二端。另外，在电介质层45，形成有通孔45T3、45T4、45T9、45T10。通孔45T9与导体层451的第一端的附近部分连接。通孔45T10与导体层452的第一端的附近部分连接。通孔45T3、45T4分别与图12C所示的通孔44T3、44T4连接。图12C所示的通孔44T9与导体层451的第二端的附近部分连接。图12C所示的通孔44T10与导体层452的第二端的附近部分连接。
如图13B所示，在第十六层电介质层46，形成有用于构成电感器L1而使用的导体层461和用于构成电感器L2而使用的导体层462。导体层461、462各自具有第一端和第二端。另外，在电介质层46，形成有通孔46T3、46T4、46T9、46T10。通孔46T9与导体层461的第一端的附近部分连接。通孔46T10与导体层462的第一端的附近部分连接。通孔46T3、46T4分别与图13A所示的通孔45T3、45T4连接。图13A所示的通孔45T9与导体层461的第二端的附近部分连接。图13A所示的通孔45T10与导体层462的第二端的附近部分连接。
如图13C所示，在第十七层电介质层47，形成有用于构成电感器L1而使用的导体层471、用于构成电感器L2而使用的导体层472和导体层473。导体层471、472各自具有第一端和第二端。导体层473与导体层471的第一端和导体层472的第一端连接。在图13C中，导体层471与导体层473的边界和导体层472与导体层473的边界以虚线显示。图13B所示的通孔46T3与导体层471的第一端的附近部分连接。图13B所示的通孔46T4与导体层472的第一端的附近部分连接。图13B所示的通孔46T9与导体层471的第二端的附近部分连接。图13B所示的通孔46T10与导体层472的第二端的附近部分连接。
如图14所示，在第十七层电介质层47的标记形成面，形成有由导体层形成的标记层474。
图3和图4所示的层叠体10以使第一层电介质层31的图案形成面成为层叠体10的底面10A，并使第十七层电介质层47的标记形成面和标记层474的顶面成为层叠体10的顶面10B的方式，层叠第一层至第十七层电介质层31～47而构成。
以下，对图8所示的电子部件1的电路的构成要素与图3、图4、图9A至图14所示的层叠体10的内部的构成要素的对应关系进行说明。电容器C1由图10A至图12A所示的导体层341、351、361、371、381、391、401和上述的导体层之间的电介质层34～39构成。导体层341、361、381、401经由通孔31T1、32T1、33T1、34T1、35T1、36T1、37T1、38T1、39T1，与构成信号端子11的导体层311连接。导体层351、371、391经由通孔35T7、36T7、37T7、38T7而彼此连接。
电容器C2由图10A至图11B所示的导体层342、352、362、372、382和上述的导体层之间的电介质层34～37构成。导体层342、362、382经由通孔31T2、32T2、33T2、34T2、35T2、36T2、37T2，与构成信号端子12的导体层312连接。导体层352经由导体层353，与构成电容器C1的导体层351连接。导体层352、372经由通孔35T8、36T8而彼此连接。
电容器C3由图9B至图10A所示的导体层321、331、341和上述的导体层之间的电介质层32、33构成。导体层321、341经由通孔31T1、32T1、33T1，与构成信号端子11的导体层311连接。
电容器C4由图9B至图10A所示的导体层322、332、342和上述的导体层之间的电介质层32、33与图11B、图11C所示的导体层382、392和上述的导体层之间的电介质层38构成。导体层322、342、382经由通孔31T2、32T2、33T2、34T2、35T2、36T2、37T2，与构成信号端子12的导体层312连接。
电感器L1由图12C至图13C所示的导体层441、451、461、471与上述的导体层连接的多个通孔构成。导体层441经由通孔33T5、34T5、35T5、36T5、37T5、38T5、39T5、40T5、41T5，与构成电容器C3的导体层331连接。导体层471经由通孔31T3、32T3、33T3、34T3、35T3、36T3、37T3、38T3、39T3、40T3、41T3、44T3、45T3、46T3，与构成接地端子13的导体层313连接。
电感器L2由图12C至图13C所示的导体层442、452、462、472和上述的导体层连接的多个通孔构成。导体层442经由通孔33T6、34T6、35T6、36T6、37T6、38T6、39T6、40T6、41T6，与构成电容器C4的导体层332、392连接。导体层472经由通孔31T4、32T4、33T4、34T4、35T4、36T4、37T4、38T4、39T4、40T4、41T4、44T4、45T4、46T4，与构成接地端子13的导体层313连接。
如上所述，层叠体10包括电连接屏蔽构件20与接地端子11、13的2个连结部。通孔31T3、32T3、33T3、34T3、35T3和导体层363构成上述2个连结部中的一者。另外，通孔31T4、32T4、33T4、34T4、35T4和导体层364构成上述连结部中的另一者。
下面，参照图15，对本实施方式的电子部件1的制造方法进行说明。本实施方式的电子部件1的制造方法包括对包含层叠体10和多个端子11、12、13的结构体进行制作的步骤，和对该结构体中的层叠体形成屏蔽构件20的步骤。
在本实施方式中，尤其是使层叠体10的多个电介质层的材料为陶瓷，利用低温同时烧结法来制作层叠体10。另外，在该制造方法中，同时制作多个层叠体10。以下，参照图15，对该情况下的电子部件1的制造方法进行详细说明。
如图15所示，电子部件1的制造方法包括：对后面烧结而成为结构体的烧结前结构体进行制作步骤S101；对烧结前结构体进行研磨的步骤S102；对研磨后的烧结前结构体进行烧结而成为结构体的步骤S103；和对结构体中的层叠体形成屏蔽构件20的步骤S104。步骤S101至步骤S103与制作所述的结构体的步骤对应。
在对烧结前结构体进行制作的步骤S101中，首先，制作与多个电介质层对应的多个烧结前的陶瓷片。一个烧结前的陶瓷片包含分别在后面成为同种电介质层的多个电介质层预设部。在一个烧结前的陶瓷片中，多个电介质层预设部以在纵向和横向上分别排列多个的方式排列多列。
在对烧结前结构体进行制作的步骤S101中，接着，在用于形成设有一个以上通孔的电介质层而使用的烧结前的陶瓷片中的多个电介质层预设部，各自形成一个以上通孔用的孔。接着，在用于形成设置有通孔和导体层中至少一者的电介质层而使用的烧结前的陶瓷片中的多个电介质层预设部，各自形成烧结前通孔用导体部和烧结前导体层中的至少一者，所述烧结前通孔用导体部在后面烧结而成为构成通孔的导体部，所述烧结前导体层在后面烧结而成为导体层。此外，在该时刻，不形成在后面成为多个标记层474的多个烧结前的导体层。
在对烧结前结构体进行制作步骤S101中，接着，将多个烧结前的陶瓷片与多个电介质层的层叠的顺序对应地层叠，以形成烧结前片层叠体。接着，在该烧结前片层叠体中的用于形成电介质层47而使用的烧结前的陶瓷片，形成在后面成为多个标记层474的多个烧结前的导体层。接着，对烧结前片层叠体加热、加压，使多个烧结前的陶瓷片成为一体。接着，切断烧结前片层叠体，来制作多个烧结前结构体。
此外，标记层474可以在与电介质层47不同的电介质层形成。在此情况下，可以将形成有多个烧结前的导体层的烧结前的陶瓷片与其余的多个陶瓷片层叠，所述多个烧结前的导体层在后面成为多个标记层474，以形成烧结前片层叠体。
在步骤S102中，对在步骤S101中制作的多个烧结前结构体进行研磨，以在多个烧结前结构体各自形成多个经倒角的角部。作为对多个烧结前结构体进行研磨的方法，能够使用例如滚磨。
在步骤S103中，对研磨后的多个烧结前结构体进行烧结，以使之成为多个结构体。
在步骤S104中，对多个结构体各自中的层叠体10形成屏蔽构件20。屏蔽构件20的至少一部分可以利用溅射法形成。当屏蔽构件20由金属层21、22、23构成时，金属层21、22、23可以全部由溅射法形成。或者，也可以金属层21由溅射法形成，金属层22由电镀法形成，金属层23由溅射法或者电镀法形成。
下面，对本实施方式的电子部件1及其制造方法的效果进行说明。在电子部件1中，屏蔽构件20覆盖层叠体10的顶面10B和4个侧面10C～10F整体。由此，根据电子部件1，能够对随着安装高密度化而产生的电磁性质劣化进行抑制。以下，对此进行具体的说明。
屏蔽构件20对电子部件1的层叠体10内的构成要素产生的电磁波向电子部件1的外部泄漏的情况进行抑制，并且对安装于电子部件1附近的其他电子部件产生的电磁波进入电子部件1的层叠体10内的情况进行抑制。因此，根据电子部件1，能够对随着安装高密度化，在多个电子部件间产生电磁干涉的情况进行抑制。该效果包括：能够对电子部件1的层叠体10内的构成要素产生的电磁波向其他电子部件施加负面影响的情况进行抑制的效果；和能够对其他电子部件产生的电磁波向电子部件1施加负面影响的情况进行抑制的效果。
另外，在具有包括电子部件1的多个电子部件的装置中，有时设有覆盖多个电子部件的屏蔽壳。此时，屏蔽构件20对由于电子部件1的层叠体10内的导体和屏蔽壳而形成有电容的情况进行抑制。由此，根据电子部件1，能够对安装时的电子部件1的特性与设计时的特性不同的情况进行抑制。
在电子部件1的层叠体10内的构成要素中，作为产生电磁波的构成要素，例如可以举出构成电感器L1、L2的2个线圈。如上所述，构成电感器L1的线圈沿在第二方向D2上延伸的中心轴CA1卷绕，构成电感器L2的线圈沿在第二方向D2上延伸的中心轴CA2卷绕。在构成电感器L1、L2的2个线圈各自产生的电磁波中，电磁波的各方向的成分中与中心轴CA1、CA2平行的第二方向D2的成分最大。此时，使屏蔽构件20的5个部分20B～20F中的、与中心轴CA1、CA2交叉的顶面覆盖部分20B比侧面覆盖部分20C～20F厚，由此能够有效地抑制2个线圈产生的电磁波向电子部件1的外部泄漏。
此外，当对屏蔽构件20的5个部分20B～20F全部进行加厚时，安装基板上的电子部件1占据的面积增大，会妨碍安装高密度化。使屏蔽构件20中的顶面覆盖部分20B比侧面覆盖部分20C～20F厚，由此不妨碍安装高密度化，而能够有效地抑制2个线圈产生的电磁波向电子部件1的外部泄漏。
以下，对表示由屏蔽构件20产生的效果的仿真的结果进行说明。图16是用于对仿真中的电子部件的第一至第三模型的结构进行说明的立体图。第一至第三模型包括层叠体210和6个端子211、212、213、214、215、216。层叠体210具有底面210A、顶面210B和4个侧面210C～210F。6个端子211～216设置于底面210A。
端子212、214为信号端子。端子211、213、215为与地连接的接地端子。端子216为无连接端子。
层叠体210包括线圈230。线圈230的一端与信号端子212电连接，线圈230的另一端与信号端子214电连接。
第一模型不包括屏蔽构件。第二模型和第三模型包括屏蔽构件。屏蔽构件包括覆盖层叠体210的顶面210B的顶面覆盖部分和覆盖层叠体210的4个侧面210C～210F的4个侧面覆盖部分。在第二模型和第三模型中，接地端子211、213、215与屏蔽构件电连接。
线圈230绕未图示的中心轴卷绕，屏蔽构件的顶面覆盖部分与中心轴交叉。在第二模型中，屏蔽构件的顶面覆盖部分和4个侧面覆盖部分均具有1μm的厚度。在第三模型中，屏蔽构件的顶面覆盖部分具有2μm的厚度，屏蔽构件的4个侧面覆盖部分均具有1μm的厚度。
在仿真中，对于第一至第三模型，对当线圈230通电时电子部件的周围泄漏的电场的强度(以下，称为漏电场强度。)的频率特性进行了研究。仿真的结果如图17所示。在图17中，横轴表示频率，纵轴表示漏电场强度。另外，在图17中，标注为附图标记241的线表示第一模型的特性，标注为附图标记242的线表示第二模型的特性，标注为附图标记243的线表示第三模型的特性。
在图17的横轴的频率范围的大致全部区域中，第二模型中的漏电场强度小于第一模型中的漏电场强度。另外，在图17的横轴的频率范围的大致全部区域中，第三模型中的漏电场强度小于第一和第二模型中的漏电场强度。根据图17可知，设置屏蔽构件，由此能够对线圈230产生的电磁波向电子部件的外部泄露的情况进行抑制。另外，根据图17可知，使屏蔽构件中的顶面覆盖部分比4个侧面覆盖部分厚，由此能够对线圈230产生的电磁波向电子部件的外部泄露的情况进行更有效的抑制。
下面，对本实施方式的电子部件1的其他效果进行说明。在本实施方式中，屏蔽构件20可以包括层叠的多个金属层。此时，优选多个金属层各自包括顶面对应部分和4个侧面对应部分，顶面对应部分与4个侧面对应部分相连。由此，利用屏蔽构件20，能够可靠地覆盖层叠体10的顶面10B和4个侧面10C～10F整体，能够可靠地发挥屏蔽构件20的效果。
另外，在本实施方式中，层叠体10可以具有多个经倒角的角部。由此，在层叠体10的多个角部还能够可靠地被覆构成屏蔽构件20的材料，在层叠体10的多个角部，能够防止屏蔽构件20局部产生缺口。
另外，在本实施方式中，屏蔽构件20可以包括部分覆盖部20P。部分覆盖部20P具有对电磁波通过层叠体10的底面10A与安装基板100的基板主体110的顶面110a之间的间隙的情况进行抑制的功能。由此，能够进一步有效地对随着安装高密度化而产生的电磁性质劣化进行抑制。
另外，在本实施方式中，层叠体10的顶面10B包括标记部分10B1和周边部分10B2，在标记部分10B1与周边部分10B2之间存在高低差。因此，在本实施方式中，屏蔽构件20的顶面覆盖部分20B的顶面包括标记对应部分20B1和周边对应部分20B2，在标记对应部分20B1与周边对应部分10B2之间存在高低差。由此，根据本实施方式，即使标记部分10B1被屏蔽构件20的顶面覆盖部分20B覆盖，也能够识别与标记部分10B1对应的标记对应部分20B1。换言之，在本实施方式中，对电子部件1标注能够从上方识别的标记，并且利用屏蔽构件20能够覆盖层叠体10的顶面10B和侧面10C～10F整体。
另外，根据本实施方式的电子部件1的制造方法，屏蔽构件20的顶面覆盖部分20B和4个侧面覆盖部分20C～20F能够以这些部分相连的方式同时形成。因此，根据本实施方式的制造方法，能够容易地形成屏蔽构件20，所述屏蔽构件20能够可靠地覆盖层叠体10的顶面10B和4个侧面10C～10F整体。
另外，当屏蔽构件20包括部分覆盖部20P时，在本实施方式的电子部件1的制造方法中，以构成屏蔽构件20的材料绕到层叠体10的底面10A的方式形成屏蔽构件20，由此部分覆盖部20P能够与顶面覆盖部分20B和侧面覆盖部分20C～20F同时形成。
下面，参照图18，对本实施方式的电子部件1的变形例进行说明。该变形例为标记部分10B1相对周边部分10B2凹陷的例子。在变形例中，层叠体10包括第十八层电介质层48。图18表示该电介质层48。在电介质层48的标记形成面形成有凹部481。
在变形例中，层叠体10以电介质层48的标记形成面成为层叠体10的顶面10B的方式，层叠第一层至第十八层电介质层31～48而构成。凹部481的底部成为标记部分10B1，标记形成面的凹部481以外的部分成为周边部分10B2。
在变形例中，也在屏蔽构件20的顶面覆盖部分20B的顶面形成标记对应部分20B1。在变形例中，标记对应部分20B1相对周边对应部分20B2凹陷。在变形例中，也能够识别与标记部分10B1对应的标记对应部分20B1。
[第二实施方式]
下面，参照图19和图20，对本发明的第二实施方式的电子部件1进行说明。图19是表示本实施方式的电子部件1的底部的立体图。图20是本实施方式的层叠体10的第一层电介质层31的图案形成面的说明图。
图19所示，在本实施方式中，屏蔽构件20除顶面覆盖部分20B和侧面覆盖部分20C～20F之外，还包括底面覆盖部分20A。底面覆盖部分20A覆盖层叠体10的底面10A的一部分，并且不与多个信号端子11、12接触而与接地端子连接。
图20所示，在本实施方式中，在层叠体10的第一层电介质层31的图案形成面，形成有导体层311、312、315。导体层311、312与第一实施方式相同。导体层315覆盖电介质层31的图案形成面的、除配置有导体层311、312的部分及其周围规定范围的部分之外其余的部分。
导体层315的与图9A所示的导体层313对应的部分构成接地端子13。导体层315的其余部分构成底面覆盖部分20A。
另外，在电介质层31，形成有通孔31T1、31T2、31T3、31T4。电介质层31的通孔31T1、31T2、31T3、31T4的位置与第一实施方式相同。通孔31T3、31T4与导体层315的构成接地端子13的部分连接。
在本实施方式中，屏蔽构件20不包括第一实施方式中的部分覆盖部20P。侧面覆盖部分20C～20F与底面覆盖部分20A连接。
在本实施方式的电子部件1中，层叠体10的底面10A的、除配置有信号端子11、12的部分以外的其余部分的大部分被接地端子13和屏蔽构件20的底面覆盖部分20A覆盖。由此，根据本实施方式，能够更有效地对随着安装高密度化而产生的电磁性质劣化进行抑制。
本实施方式的其他构成、作用和效果，与第一实施方式相同。
此外，本发明不限于上述各实施方式，还可以有各种变更。例如，在各实施方式中展示了第一方向D1与第二方向D2为相同方向的例子，但是第一方向D1与第二方向D2也可以为彼此不同的方向。另外，第一方向D1和第二方向D2中至少一者可以为与层叠体10的多个电介质层层叠的方向正交的方向。
另外，本发明不限于图8所示的电路结构的电子部件，只要满足权利要求的范围这一必要条件，就能够应用于各种电路结构的电子部件。
根据以上的说明，显然本发明的各种方式和变形例都能够实施。因此，在与权利要求的范围相同的范围内，上述的最优的方式以外的方式也能够实施本发明。

Claims (5)

1.一种层叠型电子部件，其特征在于，
具备：
包含层叠的多个电介质层和多个导体层的层叠体；
相对于所述层叠体一体化的多个端子；和
由导体形成且相对于所述层叠体一体化的屏蔽构件，
所述层叠体具有位于第一方向的两端的底面和顶面、和连接所述底面和顶面的4个侧面，
所述多个端子设置于所述层叠体的底面，
所述屏蔽构件覆盖所述层叠体的顶面和4个侧面的整体，
所述屏蔽构件的一部分比所述屏蔽构件的所述一部分以外的部分厚，
所述屏蔽构件包括覆盖所述层叠体的顶面的顶面覆盖部分和覆盖所述层叠体的4个侧面的4个侧面覆盖部分，
所述顶面覆盖部分比所述4个侧面覆盖部分厚。
2.一种层叠型电子部件，其特征在于，
具备：
包含层叠的多个电介质层和多个导体层的层叠体；
相对于所述层叠体一体化的多个端子；和
由导体形成且相对于所述层叠体一体化的屏蔽构件，
所述层叠体具有位于第一方向的两端的底面和顶面、和连接所述底面和顶面的4个侧面，
所述多个端子设置于所述层叠体的底面，
所述屏蔽构件覆盖所述层叠体的顶面和4个侧面的整体，
所述屏蔽构件的一部分比所述屏蔽构件的所述一部分以外的部分厚，
所述层叠体包括卷绕于在第二方向上延伸的中心轴的周围的线圈，
所述屏蔽构件包括覆盖所述层叠体的顶面的顶面覆盖部分和覆盖所述层叠体的4个侧面的4个侧面覆盖部分，
所述顶面覆盖部分比所述4个侧面覆盖部分厚，
所述顶面覆盖部分与所述中心轴交叉。
3.一种层叠型电子部件，其特征在于，
具备：
包含层叠的多个电介质层和多个导体层的层叠体；
相对于所述层叠体一体化的多个端子；和
由导体形成且相对于所述层叠体一体化的屏蔽构件，
所述层叠体具有位于第一方向的两端的底面和顶面、和连接所述底面和顶面的4个侧面，
所述多个端子设置于所述层叠体的底面，
所述屏蔽构件覆盖所述层叠体的顶面和4个侧面的整体，
所述屏蔽构件的一部分比所述屏蔽构件的所述一部分以外的部分厚，
所述屏蔽构件包括：覆盖所述层叠体的顶面的顶面覆盖部分；覆盖所述层叠体的4个侧面的4个侧面覆盖部分；和与所述4个侧面覆盖部分连续并覆盖所述层叠体的底面的一部分的部分覆盖部，
所述顶面覆盖部分比所述4个侧面覆盖部分厚。
4.一种层叠型电子部件，其特征在于，
具备：
包含层叠的多个电介质层和多个导体层的层叠体；
相对于所述层叠体一体化的多个端子；和
由导体形成且相对于所述层叠体一体化的屏蔽构件，
所述层叠体具有位于第一方向的两端的底面和顶面、和连接所述底面和顶面的4个侧面，
所述多个端子设置于所述层叠体的底面，
所述屏蔽构件覆盖所述层叠体的顶面和4个侧面的整体，
所述屏蔽构件的一部分比所述屏蔽构件的所述一部分以外的部分厚，
所述层叠体的顶面包括标记部分和所述标记部分的周边的周边部分，
所述标记部分与所述周边部分之间存在高低差，
所述屏蔽构件包括覆盖所述层叠体的顶面的顶面覆盖部分和覆盖所述层叠体的4个侧面的4个侧面覆盖部分，
所述顶面覆盖部分比所述4个侧面覆盖部分厚，
所述顶面覆盖部分具有包括与所述标记部分对应的标记对应部分和与所述周边部分对应的周边对应部分的顶面，
所述标记对应部分与所述周边对应部分之间存在高低差。
5.一种层叠型电子部件，其特征在于，
具备：
包含层叠的多个电介质层和多个导体层的层叠体；
相对于所述层叠体一体化的多个端子；和
由导体形成且相对于所述层叠体一体化的屏蔽构件，
所述层叠体具有位于第一方向的两端的底面和顶面、和连接所述底面和顶面的4个侧面，
所述多个端子设置于所述层叠体的底面，
所述屏蔽构件覆盖所述层叠体的顶面和4个侧面的整体，
所述屏蔽构件的一部分比所述屏蔽构件的所述一部分以外的部分厚，
所述多个端子包括多个信号端子和与地连接的接地端子，
所述屏蔽构件包括覆盖所述层叠体的顶面的顶面覆盖部分、覆盖所述层叠体的4个侧面的4个侧面覆盖部分以及底面覆盖部分，
所述顶面覆盖部分比所述4个侧面覆盖部分厚，
所述底面覆盖部分覆盖所述层叠体的底面的一部分、并且不与所述多个信号端子接触而与所述接地端子连接。
CN201810378041.2A 2017-04-26 2018-04-25 层叠型电子部件 Active CN108811476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017087622A JP7155499B2 (ja) 2017-04-26 2017-04-26 積層型電子部品およびその製造方法
JP2017-087622 2017-04-26

Publications (2)

Publication Number Publication Date
CN108811476A CN108811476A (zh) 2018-11-13
CN108811476B true CN108811476B (zh) 2021-01-01

Family

ID=63917407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810378041.2A Active CN108811476B (zh) 2017-04-26 2018-04-25 层叠型电子部件

Country Status (3)

Country Link
US (2) US10796844B2 (zh)
JP (2) JP7155499B2 (zh)
CN (1) CN108811476B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155499B2 (ja) * 2017-04-26 2022-10-19 Tdk株式会社 積層型電子部品およびその製造方法
JP2018190924A (ja) * 2017-05-11 2018-11-29 株式会社村田製作所 電子部品および電子部品の製造方法
JP6590327B2 (ja) * 2018-02-22 2019-10-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
US11380478B2 (en) * 2018-03-09 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102105383B1 (ko) * 2018-07-20 2020-04-28 삼성전기주식회사 코일 부품
KR102069635B1 (ko) * 2018-09-06 2020-02-24 삼성전기주식회사 코일 부품
KR102138885B1 (ko) * 2018-09-20 2020-07-28 삼성전기주식회사 코일 부품
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ
KR102671967B1 (ko) * 2019-03-05 2024-06-05 삼성전기주식회사 코일 부품
KR20190116114A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품
KR20210136741A (ko) * 2020-05-08 2021-11-17 삼성전기주식회사 코일 부품
WO2023112883A1 (ja) * 2021-12-17 2023-06-22 株式会社村田製作所 セラミック電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879756A (ja) * 1981-11-06 1983-05-13 Nec Corp 非晶質シリコンイメ−ジセンサ−

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201005B2 (ja) * 1992-08-31 2001-08-20 株式会社村田製作所 デュプレクサ
JPH06124849A (ja) * 1992-10-14 1994-05-06 Matsushita Electric Ind Co Ltd フィルタ装置およびその製造方法
JPH09121093A (ja) * 1995-10-25 1997-05-06 Tdk Corp シールド型積層電子部品
JPH09205018A (ja) * 1996-01-24 1997-08-05 Murata Mfg Co Ltd 積層型インダクタ内蔵電子部品
EP1267438A4 (en) * 2000-03-15 2004-03-31 Matsushita Electric Ind Co Ltd MULTILAYER ELECTRONIC COMPONENT, MULTI-LAYER ANTENNA DUPLEXER AND COMMUNICATION DEVICE
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
US7002800B2 (en) * 2002-01-25 2006-02-21 Lockheed Martin Corporation Integrated power and cooling architecture
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
DE602005002547T2 (de) * 2004-02-23 2008-06-12 Georgia Tech Research Corp. Passive signalverarbeitungskomponenten auf flüssigkristallpolymer- und mehrschichtpolymerbasis für hf-/drahtlos-mehrband-anwendungen
US7385167B2 (en) * 2004-07-19 2008-06-10 Micron Technology, Inc. CMOS front end process compatible low stress light shield
JP4900186B2 (ja) * 2007-10-17 2012-03-21 株式会社村田製作所 コイル部品の実装構造
JP2010073961A (ja) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd 積層型電子部品及びその製造方法
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
EP2469648A4 (en) * 2010-01-19 2013-05-01 Murata Manufacturing Co FREQUENCY STABILIZATION CIRCUIT, FREQUENCY STABILIZATION DEVICE, ANTENNA DEVICE, COMMUNICATION TERMINAL, AND IMPEDANCE TRANSFORMATION ELEMENT
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
US9387331B2 (en) * 2013-10-08 2016-07-12 Medtronic, Inc. Implantable medical devices having hollow cap cofire ceramic structures and methods of fabricating the same
JP6124849B2 (ja) 2013-10-09 2017-05-10 キヤノン株式会社 画像処理方法およびそれを用いた撮像装置、画像処理装置、画像処理プログラム
US9715964B2 (en) * 2014-06-13 2017-07-25 Apple Inc. Ceramic capacitors with built-in EMI shield
CN107535080B (zh) * 2015-05-14 2019-08-06 株式会社村田制作所 电子电路模块
CN207800582U (zh) * 2015-06-19 2018-08-31 株式会社村田制作所 模块
JP2017038115A (ja) * 2015-08-07 2017-02-16 Tdk株式会社 方向性結合器
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
JP6624083B2 (ja) * 2017-01-12 2019-12-25 株式会社村田製作所 電子部品
JP7155499B2 (ja) * 2017-04-26 2022-10-19 Tdk株式会社 積層型電子部品およびその製造方法
JP6965732B2 (ja) * 2017-12-26 2021-11-10 Tdk株式会社 バンドパスフィルタ
JP6965733B2 (ja) * 2017-12-26 2021-11-10 Tdk株式会社 バンドパスフィルタ
JP2019193074A (ja) * 2018-04-24 2019-10-31 Tdk株式会社 誘電体共振器および誘電体フィルタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879756A (ja) * 1981-11-06 1983-05-13 Nec Corp 非晶質シリコンイメ−ジセンサ−

Also Published As

Publication number Publication date
US11011304B2 (en) 2021-05-18
JP2018186205A (ja) 2018-11-22
US10796844B2 (en) 2020-10-06
JP7155499B2 (ja) 2022-10-19
US20180315545A1 (en) 2018-11-01
CN108811476A (zh) 2018-11-13
JP2022116126A (ja) 2022-08-09
US20200357570A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
CN108811476B (zh) 层叠型电子部件
EP3211977B1 (en) Printed circuit board with antenna structure and method for its production
CN108109807B (zh) 电子部件
JP6252425B2 (ja) 電子部品
US9282632B2 (en) Multilayer circuit substrate
EP1152438A1 (en) Multilayer inductor and method of manufacturing the same
CN105322906B (zh) Lc复合部件
CN104575938A (zh) 线圈组件及其制造方法、基板及具有基板的电压调整模块
KR100745541B1 (ko) 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법
US20150188228A1 (en) Coil device and antenna device
KR102064073B1 (ko) 인덕터
CN112216485A (zh) 电子部件
KR20190044262A (ko) 코일 전자부품
EP1367611A1 (en) Inductor part, and method of producing the same
CN212163292U (zh) 复合型电子部件以及电子电路
CN109219859B (zh) Lc器件以及lc器件的制造方法
CN109494056B (zh) 线圈部件
US20090084591A1 (en) Cavity capacitor fabrication method and printed circuit board having embedded cavity capacitor
JP2012129665A (ja) コモンモードノイズフィルタ
JP6007750B2 (ja) アンテナ装置およびこれを備えた通信端末装置
US20230178294A1 (en) Multilayer coil component
JP2003168945A (ja) Ｌｃノイズフィルタおよびその製造方法
JP6108016B2 (ja) アンテナ装置およびこれを備えた通信端末装置
WO2006085465A1 (ja) Ｌｃフィルタ複合モジュール
JP2016157904A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant