CN108463048B - 基板电路装置 - Google Patents

基板电路装置 Download PDF

Info

Publication number
CN108463048B
CN108463048B CN201810151890.4A CN201810151890A CN108463048B CN 108463048 B CN108463048 B CN 108463048B CN 201810151890 A CN201810151890 A CN 201810151890A CN 108463048 B CN108463048 B CN 108463048B
Authority
CN
China
Prior art keywords
ground
printed wiring
power supply
chip
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810151890.4A
Other languages
English (en)
Other versions
CN108463048A (zh
Inventor
户田健太郎
新井健嗣
宫泽学
长友宪一郎
上野彻
丸子亚登
小川浩史
大森铁男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108463048A publication Critical patent/CN108463048A/zh
Application granted granted Critical
Publication of CN108463048B publication Critical patent/CN108463048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。

Description

基板电路装置
技术领域
本发明涉及基板电路装置。
背景技术
已知有安装半导体集成电路(称为IC芯片)的基板电路装置。例如，专利文献1中提出有一种基板电路装置，其目的在于减少由IC芯片的电源、接地端子产生的共模噪声所引起的EMI(ElectroMagnetic Interference：电磁干扰)。该基板电路装置中，将IC芯片的电源端子和接地端子分别经由电容器连接于导体图案，并将该导体图案经由滤波器连接于未与接地板和电源板连接的板导体。由此，专利文献1记载了相对减少了流入作为天线的印刷布线板的接地和电源中的共模噪声。
另外，专利文献2中提出有一种印刷布线板，其目的在于抑制由分别形成于电源层和接地层的电路图案产生的不需要的电磁辐射。该不必要的电磁辐射与专利文献1的EMI相同。记载了将与未安装IC芯片等电子部件的状态下的该印刷布线板本身的谐振频率f具有几乎相同的谐振频率的旁路电容器连接在该印刷布线板的电源层与接地层之间，从而抑制不必要的电磁辐射。
专利文献1：日本特开2009-027140号公报
专利文献2：日本特开2001-203434号公报
然而，在专利文献1中记载的基板电路装置的印刷布线板的表面存在能够从外部接受电磁感应的电源线-接地线回路。因此，存在若该回路受到来自外部的噪声(电磁波、EMS(ElectroMagnetic Susceptibility：电磁敏感性)等)的电磁感应作用，则由此产生感应电流、IC芯片的电源电压发生变动的问题。在安装于电子设备的IC芯片、LSI(LargeScale Integration：大规模集成电路)芯片的设计中，也实施了用于减少电磁感应作用的各种加工，但现有的基板电路装置的抗噪性的确保并不充分。
发明内容
本发明是鉴于上述的问题点而完成的，其目的在于，提供一种能够减少外部噪声的混入的基板电路装置。
本发明的基板电路装置具有：印刷布线基板；IC芯片，其载置在上述印刷布线基板的表面侧且至少具有一个接地端子和电源端子；以及接地布线图案和电源布线图案，它们载置于上述印刷布线基板上并分别向上述IC芯片的接地端子和电源端子供给接地电位和电源电位，
上述基板电路装置的特征在于，
上述接地布线图案载置于上述印刷布线基板的背面上，
连接于上述接地布线图案且贯通上述印刷布线基板的至少一个导通孔存在于上述印刷布线基板的表面的上述IC芯片的安装范围内。
附图说明
图1是表示实施例1的基板电路装置的一部分的简要俯视图。
图2是表示实施例2的基板电路装置的一部分的简要俯视图。
图3是表示实施例2的基板电路装置的一部分的变形例的简要俯视图。
图4是实施例2的没有布线不存在区域的比较例的印刷布线基板的局部俯视图。
图5是实施例2的具有布线不存在区域的印刷布线基板的局部俯视图。
附图标记说明：
10…基板电路装置；11…印刷布线基板；11F…表面；11R…背面；20…IC芯片；13a、13b、13c、13d、13e…导体；VDD…第一电源端子；VDDL…第二电源端子；VSS…第三电源端子；VIA1、VIA2、VIA3、VIA4、VIA5、VIA5a、VIA5d…导通孔；GND…接地层；C1、C2…旁路电容器；GCL…切口区域。
具体实施方式
以下，参照附图对本发明的实施例的基板电路装置详细地进行说明。此外，实施例中，针对实质上具有相同的功能以及结构的构成要素标注相同的附图标记，从而省略重复说明。
【实施例1】
图1是表示本实施例的基板电路装置10的一部分的简要俯视图。此外，图1中，基板电路装置10的印刷布线基板11包括信号布线的图案等印刷布线，但为了方便，省略了信号布线的印刷布线。另外，对印刷布线基板11的表面为IC芯片的载置面，背面构成为接地层GND的单层基板的情况进行说明。
如图示那样，基板电路装置10中，在印刷布线基板11的表面11F载置有IC芯片20。此外，对IC芯片20为QFP(Quad Flat Package：小型方块平面封装)封装的情况进行说明。上述IC芯片中包括BGA(Ball GridArray：球栅阵列封装)的IC、PGA(Pin Grid Array：引脚阵列封装)的IC等外部连接端子二维排列为阵列状的所有IC。
IC芯片20具有第一电源端子VDD、第二电源端子VDDL以及第三电源端子VSS。第一电源端子VDD以及第二电源端子VDDL是IC芯片20内的FET电路的正电源端子，且是N沟道FET的漏极侧的电源端子。第三电源端子VSS是IC芯片20内的FET电路的负电源端子，且若为一方(单)电源方式，则第三电源端子VSS是接地端子，也是N沟道FET的源极侧的端子。另外，IC芯片20包括信号端子(用虚线示出)等多个连接端子。
配置于印刷布线基板11的表面11F的相反侧的背面11R的接地层GND在背面11R上，除了一部分之外一致形成为所谓实心。此外，在印刷布线基板11的表面11F上，也可以具备连接于背面11R的接地层GND的接地线(未图示)。
在印刷布线基板11的表面11F上，IC芯片20的第一电源端子VDD连接于布线图案(以下，仅称为导体)13a的一端的焊盘。导体13a的另一端的焊盘连接于旁路电容器C1的电源端子侧一端。旁路电容器C1的接地侧一端连接于导体13b的一端的焊盘。导体13b的另一端连接于导通孔VIA1。导通孔VIA1贯通印刷布线基板11并连接于背面11R的接地层GND。
旁路电容器C1的电源端子侧一端(导体13a)连接于印刷布线基板11的表面11F上的导体13c，并经由导体13c连接于导通孔VIA2。导通孔VIA2贯通印刷布线基板11并向设置于背面11R的电源线VDD1连接。在印刷布线基板11的背面11R，以使接地层GND与电源线VDD1分离的方式在接地层GND设置有切口区域GCL。
IC芯片20的第二电源端子VDDL在印刷布线基板11的表面11F上连接于导体13d的一端的焊盘。导体13d的另一端的焊盘连接于旁路电容器C2的电源端子侧一端。旁路电容器C2的接地侧一端连接于导体13e的一端的焊盘。导体13e的另一端连接于导通孔VIA3。导通孔VIA3贯通印刷布线基板11并连接于背面11R的接地层GND。
第一电源端子VDD以及第二电源端子VDDL的旁路电容器C1、C2分别尽可能地配置于各电源端子的最近处。
IC芯片20的第三电源端子VSS在印刷布线基板11的表面11F上连接于导体13f的一端的焊盘。导体13f的另一端连接于IC芯片20之下的导通孔VIA4。导通孔VIA4贯通印刷布线基板11并连接于背面11R的接地层GND。导通孔VIA4存在于印刷布线基板11的表面11F的IC芯片20的安装区域内，因而能够防止来自该表面11F侧的电磁波等的噪声侵入。装配于印刷布线基板的背面11R上的接地层GND经由接地导通孔亦即导通孔VIA4向IC芯片20的第三电源端子VSS即接地端子供给接地电位。此外，接地导通孔亦即导通孔VIA1、VIA3向旁路电容器C1、C2的接地侧供给接地电位。
另外，从在IC芯片20的下方配置的印刷布线基板11的表面11F侧的接地导通孔VIA4延伸至接地端子的第三电源端子VSS为止的接地布线图案、即导体13f也存在于IC芯片20的安装区域内，因而能够防止来自该表面11F侧的电磁波等的噪声侵入。
并且，通过不将IC芯片20的第三电源端子VSS使用设置在印刷布线基板11的表面11F上的接地布线图案连接于接地导通孔VIA1、VIA3，从而能够防止来自该未连接的部位的噪声侵入。
【实施例2】
图2是表示实施例2的基板电路装置10的一部分的简要俯视图。
如图2所示，实施例2除代替实施例1的图1所示的接地导通孔VIA1、VIA3而在一个共用的接地导通孔VIA5(贯通印刷布线基板11并连接于背面11R的接地层GND)连接有旁路电容器C1、C2的接地侧的导体13b和导体13e以外，具有与实施例1相同的结构。即，在横断连结一对旁路电容器C1、C2的接地侧一端彼此的直线(未图示)的位置配置有接地导通孔VIA5，导体13b以及导体13e与共用的接地导通孔VIA5连接配置。另外，接地导通孔VIA5、导体13b以及导体13e延伸至接地导通孔VIA5相对于IC芯片20最远的位置，导体13b以及导体13e配置于比接地导通孔VIA5近的位置。利用这些接地导通孔VIA5、导体13b以及导体13e，能够形成接地线回路。另外，例如，如图3所示，以IC芯片20的一对旁路电容器C1、C2的各另一端连接于共用的接地导通孔VIA5a、且接地导通孔VIA5a与将旁路电容器C1、C2的一对各另一端(接地侧)连结的直线xx-xx交叉或者接触的方式(接地导通孔VIA5b、VIA5c)形成导体13b以及导体13e，由此能够形成接地线回路。并且，如图3的虚线箭头内所示，包括共用的接地导通孔VIA5d的中心轴、旁路电容器C1、C2的各另一端的两个平面y、z所成的、面对IC芯片20的角度α例如为90度以上180度以下的规定角度，从而能够构成导体布线。此时，导体13b以及导体13e也可以构成为，在将与接地导通孔VIA5的角度α设为上述的规定角度之后，用曲线与旁路电容器C1、C2连接。根据本实施例，也通过不将IC芯片20的第三电源端子VSS使用设置于在印刷布线基板11的表面11F上的接地布线图案连接于接地导通孔VIA5，从而能够防止来自该未连接的部位的噪声侵入。
并且，通过将第三电源端子VSS的表层的布线设为独立，即导体13b以及导体13e构成为除分别将旁路电容器C1、C2与接地导通孔VIA5连接以外不与其他布线连接，即使具有接地线(未图示)也能够防止来自该接地线图案的噪声侵入。
如图2所示，印刷布线基板11能够构成为，使该通电电极VIA与信号线以及接地线分离且具有夹着旁路电容器C1、C2与导通孔VIA的布线不存在区域VCL。
[磁场噪声照射试验]
具体而言，使用噪声模拟器进行了对布线不存在区域VCL的效果进行确认的印刷布线基板的磁场噪声照射试验。磁场噪声照射试验是使用产生高电压脉冲噪声的设备并在该设备连接回路天线使磁场产生，向印刷基板照射的试验，是测量针对此时的脉冲噪声电压的耐压的试验。
图4是没有布线不存在区域VCL的印刷布线基板(比较例)的局部俯视图。图5是具有布线不存在区域VCL的印刷布线基板的局部俯视图。
磁场噪声照射试验的结果为，图4的没有布线不存在区域VCL的现有型的印刷布线基板为800V左右的耐压，而在图5的具有布线不存在区域VCL的印刷布线基板可得到2000V以上的耐压。
根据本实施例，以包围与IC芯片的电源端子连接的旁路电容器的电源接地回路的一部分的方式配置布线不存在区域VCL，由此，电源接地回路与由上述布线不存在区域VCL形成的开口部的外周分离，能够抑制从外部受到的噪声的影响，其结果为，能够减少从外部受到的噪声的影响。
根据各实施例的基板电路装置，在与基板电路装置的表面不同的面(印刷布线基板的剖面)构成来自电源端子的折回的接地线回路的大部分，从而难以产生由电磁感应引起的感应电流。因此，与单纯地在基板电路装置的表面安装旁路电容器的情况相比，能够减少由来自外部的电磁波(噪声)引起的感应电流，能够防止LSI、IC的误动作。另外，除旁路电容器以外，开关调节器的升压电容器、线性调节器的相位补偿用电容器也相同。并且，在需要利用水晶振子、滤波器等在LSI的多个端子间制作回路那样的布线的情况下，本发明也可适用。
此外，虽然构成为在各导通孔的端部事先设置连接焊盘，并经由该连接焊盘和布线与旁路电容器连接的方式，但并不限定于该方式，例如也可以能够与连接端子、旁路电容器等各种面安装部件直接连接。

Claims (4)

1.一种基板电路装置，具有：印刷布线基板；IC芯片，其载置于所述印刷布线基板的表面侧且至少具有第一电源端子和第二电源端子和一个接地端子，所述接地端子以及所述第一电源端子和所述第二电源端子沿第一方向从所述IC芯片向外延伸，所述接地端子沿与所述第一方向交叉的第二方向布置在所述第一电源端子与所述第二电源端子之间；以及接地布线图案和电源布线图案，它们载置在所述印刷布线基板上并分别向所述IC芯片的接地端子和电源端子供给接地电位和电源电位，
所述基板电路装置的特征在于，
所述接地布线图案载置在所述印刷布线基板的背面上；
接地导通孔从表面侧穿过所述印刷布线基板延伸至背面；
在所述印刷布线基板的表面侧具有旁路电容器，所述旁路电容器的一端连接于所述第一电源端子且另一端连接于所述接地导通孔；
连接于所述接地布线图案且贯通了所述印刷布线基板的至少一个接地导通孔存在于所述印刷布线基板的表面的所述IC芯片的安装范围内，
第一布线图案连接在所述接地端子与所述至少一个接地导通孔之间，所述第一布线图案沿与所述第一方向相反的第三方向在IC芯片 外部的所述接地端子与所述IC芯片的安装范围内的所述至少一个接地导通孔之间延伸。
2.根据权利要求1所述的基板电路装置，其特征在于，
所述电源布线图案连接于与所述电源端子连接的所述旁路电容器的所述一端。
3.一种基板电路装置，具有：印刷布线基板；IC芯片，其载置于所述印刷布线基板的表面侧且至少具有多个电源端子和一个接地端子，至少一个接地端子和所述多个电源端子沿第一方向从所述IC芯片向外延伸，所述接地端子沿与所述第一方向交叉的第二方向布置在所述多个电源端子之间；以及接地布线图案和电源布线图案，它们载置在所述印刷布线基板上并分别向所述IC芯片的接地端子和电源端子供给接地电位和电源电位，
所述基板电路装置的特征在于，
一个共用的接地导通孔从表面侧穿过所述印刷布线基板延伸至背面；
在所述印刷布线基板的表面侧具有旁路电容器，所述旁路电容器的一端连接于所述电源端子且另一端连接于所述共用的接地导通孔，
在平面图中，在所述印刷布线基板的表面侧的所述旁路电容器的另一端之间沿所述第二方向延伸的直线贯通了所述公用 的接地导通孔。
4.一种基板电路装置，具有：印刷布线基板；IC芯片，其载置于所述印刷布线基板的表面侧且至少具有多个电源端子和一个接地端子，至少一个接地端子和所述多个电源端子沿第一方向从所述IC芯片向外延伸，所述接地端子沿与所述第一方向交叉的第二方向布置在所述多个电源端子之间；以及接地布线图案和电源布线图案，它们载置在所述印刷布线基板上并分别向所述IC芯片的接地端子和电源端子供给接地电位和电源电位，
所述基板电路装置的特征在于，
一个共用的接地导通孔载置于所述印刷布线基板的表面侧；
在所述印刷布线基板的表面侧具有旁路电容器，所述旁路电容器的一端连接于所述电源端子中的相应的一个电源端子且另一端连接于所述共用的接地导通孔，
所述共用的接地导通孔以包含所述共用的接地导通孔的中心轴与所述旁路电容器的各另一端的两个平面所成的面对所述IC芯片的角度在为90度以上180度以下的规定角度的方式置于所述印刷布线基板的表面侧，
所述共用的接地导通孔沿所述第二方向布置在所述旁路电容器之间。
CN201810151890.4A 2017-02-21 2018-02-14 基板电路装置 Active CN108463048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-030537 2017-02-21
JP2017030537 2017-02-21

Publications (2)

Publication Number Publication Date
CN108463048A CN108463048A (zh) 2018-08-28
CN108463048B true CN108463048B (zh) 2022-04-15

Family

ID=63167576

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810151890.4A Active CN108463048B (zh) 2017-02-21 2018-02-14 基板电路装置
CN201910125739.8A Active CN110177423B (zh) 2017-02-21 2019-02-20 基板电路装置以及印刷布线基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910125739.8A Active CN110177423B (zh) 2017-02-21 2019-02-20 基板电路装置以及印刷布线基板

Country Status (3)

Country Link
US (2) US10375819B2 (zh)
JP (1) JP7133319B2 (zh)
CN (2) CN108463048B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
US11457524B2 (en) * 2019-04-29 2022-09-27 Nxp B.V. Integrated filter for de-sense reduction
JP2023543023A (ja) * 2020-09-25 2023-10-12 華為技術有限公司 サブストレート、パッケージング化構造及び電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102663A (ja) * 1995-10-04 1997-04-15 Canon Inc バイパスコンデンサ
US20070177364A1 (en) * 2006-01-31 2007-08-02 Microsoft Corporation High density surface mount part array layout and assembly technique
US20090058558A1 (en) * 2006-03-01 2009-03-05 Takashi Okano Device and Connecting Method
CN101617570A (zh) * 2007-06-19 2009-12-30 佳能株式会社 印刷电路板
US20130279135A1 (en) * 2012-04-19 2013-10-24 Canon Kabushiki Kaisha Printed circuit board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203434A (ja) 2000-01-18 2001-07-27 Toshiba Corp プリント配線板及び電気機器
EP1693772A4 (en) * 2004-02-05 2006-11-02 Matsushita Electric Ind Co Ltd METHOD OF DESIGNING A PRINTED CARD, ITS PROGRAM, RECORDING MEDIUM CONTAINING THE PROGRAM, PRINTED CARD DESIGN DEVICE USING THE SAME, AND CAD SYSTEM
JP5196868B2 (ja) * 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
JP5165912B2 (ja) 2007-03-15 2013-03-21 株式会社日立製作所 低ノイズ半導体装置
JP2009044029A (ja) * 2007-08-10 2009-02-26 Denso Corp 複数マイコン実装回路装置
JP2010098162A (ja) * 2008-10-17 2010-04-30 Hitachi Ltd プリント配線基板および設計支援システム
JP2012156352A (ja) 2011-01-27 2012-08-16 Murata Mfg Co Ltd ノイズ対策電子部品の実装構造
JP2012238724A (ja) 2011-05-12 2012-12-06 Sharp Corp プリント配線基板
JP6207422B2 (ja) * 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置
JP6472344B2 (ja) 2015-06-30 2019-02-20 三菱電機株式会社 ノイズフィルタ及びプリント基板
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102663A (ja) * 1995-10-04 1997-04-15 Canon Inc バイパスコンデンサ
US20070177364A1 (en) * 2006-01-31 2007-08-02 Microsoft Corporation High density surface mount part array layout and assembly technique
US20090058558A1 (en) * 2006-03-01 2009-03-05 Takashi Okano Device and Connecting Method
CN101617570A (zh) * 2007-06-19 2009-12-30 佳能株式会社 印刷电路板
US20130279135A1 (en) * 2012-04-19 2013-10-24 Canon Kabushiki Kaisha Printed circuit board

Also Published As

Publication number Publication date
CN110177423B (zh) 2024-02-27
JP7133319B2 (ja) 2022-09-08
US10433420B2 (en) 2019-10-01
US20190261507A1 (en) 2019-08-22
CN108463048A (zh) 2018-08-28
US10375819B2 (en) 2019-08-06
JP2018137440A (ja) 2018-08-30
US20180242444A1 (en) 2018-08-23
CN110177423A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US7466560B2 (en) Multilayered printed circuit board
US7594105B2 (en) Multilayer print circuit board
US7317622B2 (en) Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
CN108463048B (zh) 基板电路装置
CN107799489B (zh) 电子装置
US20100283124A1 (en) Semiconductor device
EP2728976A1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP3514221B2 (ja) プリント配線基板
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
US11804425B2 (en) Electronic device and wiring board
US7663894B2 (en) Multilayer printed wiring board
US6646888B2 (en) Low inductance multiple resistor EC capacitor pad
JP7012543B2 (ja) 印刷配線板
JP2010073792A (ja) 半導体装置および１チップマイコン
JP2819775B2 (ja) 混成集積回路装置
JP2020009936A (ja) 半導体装置
JPH0832200A (ja) 電気回路板及びプリント配線板
JP2020009798A (ja) 半導体装置
JP2006120786A (ja) プリント配線板及び電子機器
KR19990074739A (ko) 반도체 장치의 입/출력 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant