CN108376604B - 电感器件及其制造方法 - Google Patents
电感器件及其制造方法 Download PDFInfo
- Publication number
- CN108376604B CN108376604B CN201810076878.1A CN201810076878A CN108376604B CN 108376604 B CN108376604 B CN 108376604B CN 201810076878 A CN201810076878 A CN 201810076878A CN 108376604 B CN108376604 B CN 108376604B
- Authority
- CN
- China
- Prior art keywords
- conductor
- layer
- pad
- base
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004020 conductor Substances 0.000 claims abstract description 369
- 239000011347 resin Substances 0.000 claims abstract description 89
- 229920005989 resin Polymers 0.000 claims abstract description 89
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 52
- 238000009713 electroplating Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000011888 foil Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 230000001939 inductive effect Effects 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 5
- 239000010408 film Substances 0.000 description 74
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 68
- 229910052802 copper Inorganic materials 0.000 description 38
- 239000010949 copper Substances 0.000 description 38
- 238000007747 plating Methods 0.000 description 31
- 239000011889 copper foil Substances 0.000 description 30
- 230000001965 increasing effect Effects 0.000 description 16
- 238000009413 insulation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2847—Sheets; Strips
- H01F27/2852—Construction of conductive connections, of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2823—Wires
- H01F27/2828—Construction of conductive connections, of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/323—Insulation between winding turns, between winding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/12—Insulating of windings
- H01F41/122—Insulating between turns or between winding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
本发明公开了一种电感器件。该电感器件包括：树脂膜；第一基底导体层，其形成在树脂膜的一个表面上，并具有第一焊盘；第二基底导体层，其形成在树脂膜的另一个表面上，并具有第二焊盘；通孔，其从第一焊盘穿透到第二焊盘；贯通导体，其填充在通孔中，并且被设置为将第一焊盘和第二焊盘彼此连接；第一绝缘层，其形成在树脂膜的一个表面上，并且具有布置在第一基底导体层上的开口；以及第一导体部分，其在第一绝缘层的开口中形成在第一基底导体层上。第一导体图案层包括第一基底导体层和第一导体部分。第一导体图案层具有凸形截面形状。
Description
技术领域
本发明涉及一种电感器件及其制造方法。
背景技术
在现有技术中，已知用于电子设备等的高频电路的电感器件。作为电感器件的结构，已知卷绕有电线的卷绕型电感器件、具有形成在平面上的螺旋线圈导体的平面型电感器件等。
专利文献1：JP-A-2005-210010
专利文献2：JP-A-2015-32625
专利文献3：JP-A-2015-37179
专利文献4：JP-A-2016-9862
如稍后在初步技术段落中所述的，在形成电感器件的导体图案层的方法中，在基板上形成薄膜的基底铜层图案，并且将抗蚀层图案布置在相邻的基底铜层图案之间。
另外，在每个基底铜层图案上形成第一镀铜层，去除抗蚀层，然后在第一镀铜层上进一步形成第二镀层。由此，在基底铜层图案上形成第一镀铜层和第二镀铜层，从而获得具有所需横截面面积的导体图案层。
在形成导体图案层的方法中，当基底铜层图案的间距变窄时，相邻的第二镀铜层可能彼此接触，从而容易导致导体图案层的电短路。
发明内容
本发明的示例性实施例提供了一种电感器件及其制造方法，该电感器件具有能够可靠地形成具有所需横截面面积的导体图案层的新颖结构。
根据示例性实施例的一种电感器件包括：
树脂膜；
第一基底导体层，其形成在所述树脂膜的一个表面上，并具有第一焊盘；
第二基底导体层，其形成在所述树脂膜的另一个表面上，并且在与所述第一焊盘对应的位置处具有第二焊盘；
通孔，其从所述第一焊盘经过所述树脂膜穿透到所述第二焊盘；
贯通导体，其填充在所述通孔中，并且被设置为将所述第一焊盘和所述第二焊盘彼此连接；
第一绝缘层，其形成在所述树脂膜的所述一个表面上，并且具有布置在所述第一基底导体层上的开口；以及
第一导体部分，其在所述第一绝缘层的所述开口中形成在所述第一基底导体层上，
其中，第一导体图案层包括所述第一基底导体层和所述第一导体部分，并且所述第一导体图案层具有凸形截面形状。
根据示例性实施例的一种制造电感器件的方法，所述方法包括：
制备层叠基材，所述层叠基材包括树脂膜、附着到所述树脂膜的一个表面的第一金属箔和附着到所述树脂膜的另一个表面的第二金属箔；
图案化所述层叠基材的所述第一金属箔，以形成具有第一焊盘的第一基底导体层；
形成从所述第一焊盘到所述第二金属箔穿透所述层叠基材的通孔；
在所述通孔中形成贯通导体，以经由所述贯通导体将所述第一焊盘和所述第二金属箔连接；
图案化所述第二金属箔，以形成具有第二焊盘的第二基底导体层，所述第二焊盘连接到所述贯通导体；
在所述树脂膜的一个表面上形成第一绝缘层，所述第一绝缘层具有布置在所述第一基底导体层上的开口；以及
在所述第一绝缘层的所述开口中通过电解电镀在所述第一基底导体层上形成第一导体部分，并且获得包括所述第一基底导体层和所述第一导体部分的第一导体图案层，
其中，所述第一导体图案层具有凸形截面形状。
根据将在后文中描述的本发明，电感器件包括：第一基底导体层，其形成在树脂膜的一个表面上，并且具有第一焊盘；以及第二基底导体层，其形成在树脂膜的另一个表面上，并且在与第一焊盘对应的位置处具有第二焊盘。
形成从所述第一焊盘穿透到所述第二焊盘的通孔，并且通孔填充有贯通导体，所述贯通导体用于将第一焊盘和第二焊盘彼此连接。
另外，在树脂膜的一个表面上形成具有布置在第一基底导体层上的开口的第一绝缘层。另外，第一导体部分在第一绝缘层的开口中形成在第一基底导体层上。
第一导体图案层由第一基底导体层和第一导体部分形成，并且第一导体图案层具有凸形截面形状。
在一个有利的方面中，第一基底导体层由厚膜的金属箔形成。为此，在第一绝缘层的开口中，第一导体部分形成在第一基底导体层上，使得可以获得具有所需厚度的第一导体图案层。
另外，由于第一绝缘层布置作为相邻的第一基底导体层之间的壁部，所以当增加第一基底导体层的横截面面积时，第一导体图案层彼此不接触，从而防止电短路。
另外，由于第一绝缘层的开口的宽度被设定为小于第一基底导体层的宽度，所以由第一基底导体层和第一导体部分形成的第一导体图案层具有凸形截面形状。
为此，可以在不增加第一基底导体层的布置间距的情况下增加第一基底导体层的横截面面积。
附图说明
图1A至图1C是示出根据初步技术的形成电感器件的导体图案层的方法的剖视图(初步技术方法的第1部分)。
图2A至图2B是示出根据初步技术的形成电感器件的导体图案层的方法的剖视图(初步技术方法的第2部分)。
图3A至图3B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第1部分)。
图4A至图4C是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第2部分)。
图5A至图5B是示出根据示例性实施例的电感器件的制造方法的剖视图和平面图(示例性实施例方法的第3部分)。
图6A至图6B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第4部分)。
图7A至图7B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第5部分)。
图8A至图8B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第6部分)。
图9A至图9B是示出根据示例性实施例的电感器件的制造方法的剖视图和平面图(示例性实施例方法的第7部分)。
图10A至图10B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第8部分)。
图11A至图11B是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第9部分)。
图12是示出根据示例性实施例的电感器件的制造方法的剖视图(示例性实施例方法的第10部分)。
图13是示出根据示例性实施例的电感器件的剖视图。
图14是示出设置在图13所示的电感器件的下表面侧的第一基底导体层的平面图。
图15是示出设置在图13所示的电感器件的上表面侧的第二基底导体层的平面图。
具体实施方式
在下文中，将参考附图描述示例性实施例。
将在描述示例性实施例之前描述作为本发明的基础的初步技术。
图1A至图2B示出了根据初步技术的形成电感器件的导体图案层的方法。初步技术的描述涉及发明人的个人调查内容，并且包括不是已知技术的技术内容。
在根据初步技术的形成电感器件的导体图案层的方法中，如图1A所示，首先通过电镀在基板100上形成铜层，并且将铜层图案化以形成基底铜层图案220。基底铜层图案220形成为具有约2μm至5μm的厚度的薄膜。
然后，如图1B所示，在相邻的基底铜层图案220之间布置抗蚀层300的图案，该抗蚀层300的图案在基底铜层图案220上布置有开口300a。抗蚀层300形成为用于在每个基底铜层图案220上形成电解镀层时分隔开每个电解镀层的壁部。
然后，如图1C所示，通过电解电镀在基底铜层图案220上形成第一镀铜层240，在电解电镀时，基底铜层图案220用作电镀供电路径。之后，如图2A所示，去除抗蚀层300。
另外，如图2B所示，通过电解电镀在基底铜层图案220和第一镀铜层240上形成第二镀铜层260。
这样，在薄膜的基底铜层图案220上形成第一镀铜层240和第二镀铜层260，从而获得具有所需横截面面积的导体图案层200。
当导体图案层200的横截面面积设定成大时，导体图案层200的直流电阻减小，从而可以降低电感器件的功耗。
在导体图案层200的形成方法中，在去除抗蚀层300之后执行图2B中的第二镀铜层260的形成。为此，当基底铜层图案220的间距变窄时，相邻的导体图案层200可能彼此接触，从而容易引起电短路。
近年来，导体图案层200例如需要具有约100μm的厚度。然而，在通过光刻法形成图1B的抗蚀层300的图案的过程中，抗蚀层300的厚度被限制为约50μm。
为此，在图2B的过程中，需要进一步形成第二镀铜层。在这种情况下，为了防止相邻导体图案层200的电短路，需要引入诸如各向异性镀铜等特殊工艺，这增加了制造成本。
另外，作为针对上述问题的措施，可以考虑如下方法：在形成第二镀铜层260之前，在图1C的过程中进一步图案化单独的抗蚀层，以在抗蚀层300上堆叠和形成壁部。
然而，当基底铜层图案220的间距变窄时，难以将抗蚀层精确地定位、堆叠并图案化在凹凸表面上。
下文将描述的示例性实施例的电感器件及其制造方法可以解决上述问题。
(示例性实施例)
图3A至图12示出了根据示例性实施例的电感器件的制造方法，图13至图15示出了示例性实施例的电感器件。
在下文中，将在描述电感器件的制造方法的同时描述电感器件的结构。
在示例性实施例的电感器件的制造方法中，如图3A所示，首先制备层叠基材5。层叠基材5包括树脂膜10、附着到树脂膜10的上表面的第一铜箔20x和附着到树脂膜10的下表面的第二铜箔30x。作为树脂膜10，优选使用聚酰亚胺膜、聚酯膜或环氧膜。
在示例性实施例中，树脂膜10的一个表面被定义为上表面，而树脂膜10的另一个表面被定义为下表面。作为选择，树脂膜10的一个表面可以被定义为下表面，而树脂膜10的另一个表面可以被定义为上表面。
第一铜箔20x是第一金属箔的实例，第二铜箔30x是第二金属箔的实例，并且可以使用用作电感器件的线圈层的各种金属箔。
例如，树脂膜10的厚度为15μm至50μm，并且第一铜箔20x和第二铜箔30x的厚度分别为35μm至70μm。层叠基材5也被称为柔性覆铜板(FCCL)。
图3B是示出图3A的层叠基材5的整体形状的缩小平面图。如图3B的平面图所示，层叠基材5是矩形柔性基材。例如，卷绕在卷筒上的材料被长长地抽出并传送。
层叠基材5形成有多个产品区域R，并且被切出每个产品区域R。在图3A的剖视图中，图3B的平面图中的一个产品区域R被局部示出。图3A的剖视图是沿着图3B的线I-I截取的视图。
层叠基材5通过冲压加工等在宽度方向的两个端部处形成有定位孔SH。定位孔SH在层叠基材5的纵向方向上以预定间隔并排布置。在电感器件的制造过程中，当将层叠基材5传送到各种制造设备时，将销***定位孔SH中，并且由此定位层叠基材。
然后，如图4A所示，通过光刻法在层叠基材5的上表面上图案化形成有开口12a的抗蚀层12。
另外，如图4B所示，通过使用抗蚀层12作为掩模，穿过开口12a湿法蚀刻第一铜箔20x，从而获得第一基底导体层20a。在该蚀刻过程中，在第二铜箔30x侧被掩模板(未示出)覆盖的状态下进行蚀刻。然后，去除抗蚀层12。
第一基底导体层20a由布置在产品区域R的中央侧的第一焊盘P1、布置在产品区域R的一个端侧的第二焊盘P2、布置在产品区域R的另一端侧的第五焊盘P5、构造为将第一焊盘P1和第五焊盘P5彼此连接的布线部分W形成。
第一基底导体层20a从作为起点的第一焊盘P1延伸到第五焊盘P5，第一焊盘P1经由布置成螺旋形状的布线部分W与第五焊盘P5联接。第二焊盘P2被布置为与基底导体层20a的其它部分分隔开。
在此期间，可以在形成第一基底导体层20a之后形成图3B的定位孔SH。
这样，通过消去法对厚膜的第一铜箔20x进行图案化，以形成第一基底导体层20a。
随后，如图4C所示，在层叠基材5的上表面侧形成抗镀层13。另外，如图5A所示，基于光刻对抗镀层13进行图案化。由此，在第一基底导体层20a的第一焊盘P1上布置电镀抗蚀层13的孔状第一开口13a。
另外，同时，在第一基底导体层20a的第二焊盘P2上布置电镀抗蚀层13的孔状第二开口13b。
然后，如图5B所示，通过冲孔等形成穿透电镀抗蚀层13的第一开口13a中的第一焊盘P1、树脂膜10和第二铜箔30x的第一通孔TH1。
参考图5B的局部平面图，当从平面图观察时，第一通孔TH1布置在第一焊盘P1的中央部分处，并且第一焊盘P1被加工成具有环形形状。电镀抗蚀层13的第一开口13a布置在第一通孔TH1和围绕第一通孔TH1的第一焊盘P1的区域上。
另外，形成从电镀抗蚀层13的第二开口13b中的第二焊盘P2的上表面穿透到第二铜箔30x的下表面的第二通孔TH2。与第一焊盘P1一样，第二通孔TH2布置在第二焊盘P2中。电镀抗蚀层13的第二开口13b布置在第二通孔TH2和围绕第二通孔TH2的第二焊盘P2的区域上。
然后，如图6A所示，将遮蔽胶带16粘附到图5B所示的结构的下表面上。
另外，如图6B所示，通过电解电镀在第一通孔TH1中填充镀铜层(其中第二铜箔30x用作电镀供电路径)，从而形成贯通导体TC。在图6B的实例中，贯通导体TC形成为覆盖第一焊盘P1的上表面。然而，贯通导体TC也可以形成为其上表面与第一焊盘P1的上表面齐平。
采用图6B的结构，使得贯通导体TC与第一焊盘P1之间的连接面积增加。因此，可以提高相互连接的可靠性。
在示例性实施例中，当通过电解电镀在第一通孔TH1中形成贯通导体TC时，采用如下方法：在第一通孔TH1的侧壁上不形成用作籽晶层且由铜制成的非电解镀层。
为此，在第一通孔TH1中的树脂膜10的侧表面上直接形成电解镀层，从而获得贯通导体TC。因此，贯通导体TC和暴露于第一通孔TH1的侧壁的树脂膜10简单地接触(在图6B中由S表示的界面)。
由此，当树脂膜10在后续工序中因加热处理而收缩时，树脂膜10与第一通孔TH1中的贯通导体TC横向分离，从而防止在贯通导体TC中形成裂缝。
与示例性实施例相反，当非电解镀层形成为第一通孔TH1的侧壁上的籽晶层时，由于镀铜从第一通孔TH1的整个侧壁生长，所以可以有利地将贯通导体TC填充在第一通孔TH1中。
然而，根据该方法，暴露于第一通孔TH1的侧壁的树脂膜10与贯通导体TC化学结合并紧密接触。为此，当树脂膜10在后续工序中因加热处理而收缩时，第一通孔TH1中的贯通导体TC被树脂膜10横向拉动而被施加应力，从而可能容易在贯通导体TC中形成裂缝。
然而，贯通导体TC形成为在第一通孔TH1的侧壁上简单地接触树脂膜10，从而可以提高贯通导体TC的连接可靠性。
另外，贯通导体TC填充在第二通孔TH2中。另外，贯通导体TC形成为在第二通孔TH2的侧壁上简单地接触树脂膜10。
随后，如图7A所示，从图6B的结构中去除遮蔽胶带16和电镀抗蚀层13。
另外，如图7B所示，图7A的结构被竖直倒置，使得第二铜箔30x布置在上侧。
随后，如图8A所示，通过光刻在图7B的结构的第二铜箔30x上形成其中形成有开口14a的抗蚀层14。抗蚀层14被图案化，从而从第二铜箔30x获得第二基底导体层。
随后，如图8B所示，通过使用抗蚀层14作为掩模，穿过开口14a湿法蚀刻第二铜箔30x，从而获得第二基底导体层30a。在该蚀刻过程中，在第一基底导体层20a侧被掩模板(未示出)覆盖的状态下进行蚀刻。然后，去除抗蚀层14。
第二基底导体层30a形成为包括布置在与第一基底导体层20a的第一焊盘P1对应的位置处的第三焊盘P3、布置在与第二焊盘P2对应的位置处的第四焊盘P4、构造为将第三焊盘P3和第四焊盘P4彼此联接的布线部分W。
另外，与第一基底导体层20a一样，第二基底导体层30a从布置在中央侧且作为起点的第三焊盘P3延伸到布置在一个端侧的第四焊盘P4，第三焊盘P3经由布置成螺旋形状的布线部分W与第四焊盘P4联接。
另外，在第二基底导体层30a的第三焊盘P3中，第一通孔TH1布置在中央部分处，并且从上方观察时与第一焊盘P1一样形成为具有环形形状。第三焊盘P3连接到填充在第一通孔TH1中的贯通导体TC。
这样，设置在树脂膜10的下表面侧的第一焊盘P1和设置在树脂膜10的上表面侧的第三焊盘P3经由贯通导体TC彼此联接。
另外，在第二基底导体层30a中，第四焊盘P4形成有第二通孔TH2，并且与第三焊盘P3一样连接到填充在第二通孔TH2中的贯通导体TC。
这样，设置在树脂膜10的下表面侧的第二焊盘P2和设置在树脂膜10的上表面侧的第四焊盘P4经由贯通导体TC彼此联接。
这样，通过消去法对厚膜的第二铜箔30x进行图案化，从而形成第二基底导体层30a。
随后，如图9A所示，分别在图8B的结构的两个表面上形成感光树脂层(未示出)。另外，基于光刻将两个表面上的感光树脂层曝光、显影和图案化。
由此，在树脂膜10的下表面侧形成具有布置在第一基底导体层20a上的开口40a的第一绝缘层40。第一绝缘层40的开口40a被联接地形成为以螺旋形状沿着第一基底导体层20a的第一焊盘P1、布线部分W和第五焊盘P5。另外，第一绝缘层40的开口40a布置在第二焊盘P2上，第二焊盘P2被布置为与第一基底导体层20a的其它部分分隔开。
第一绝缘层40的开口40a的宽度被设定为小于第一基底导体层20a的宽度。第一绝缘层40的开口40a的两个侧壁布置在第一基底导体层20a的两个端部上。
同样地，在树脂膜10的上表面侧形成具有布置在第二基底导体层30a上的开口42a的第二绝缘层42。第二绝缘层42的开口42a被联接地形成为以螺旋形状沿着第二基底导体层30a的第三焊盘P3、布线部分W和第四焊盘P4。与第一绝缘层40一样，第二绝缘层42的开口42a的宽度被设定为小于第二基底导体层30a的宽度。
图9B是示出当从上方观察时图9A的结构的区域A的局部放大平面图。如图9B的平面图所示，在第二基底导体层30a中，布置成螺旋形状的布线部分W与第三焊盘P3联接，布线部分W延伸到图9A的剖视图的第四焊盘P4。
第二绝缘层42的开口42a被布置为从图9A的剖视图的第三焊盘P3的上方经由布线部分W的上方联接到第四焊盘P4的上方。
另外，设置在树脂膜10的下表面侧的第一绝缘层40的开口40a布置为从图9A的剖视图的第一焊盘P1的上方经由布线部分W的上方联接到第五焊盘P5的上方。
对于第一绝缘层40和第二绝缘层42，例如优选地使用感光永久抗蚀层、感光聚酰亚胺树脂、环氧树脂等。
例如，第二基底导体层30a的第三焊盘P3和布线部分W上的第二绝缘层42的第一开口42a的高度大约为40μm至50μm。这也适用于第一基底导体层20a上的第一绝缘层40的第二开口40a的高度。
随后，如图10A所示，在第一绝缘层40的开口部40a中，通过电解电镀在第一基底导体层20a上(图10A中的下方)形成第一导体部分L1，其中，设置在树脂膜10的下表面侧的第一基底导体层20a被用作电镀供电路径。例如，第一导体部分L1由镀铜层形成。
如图9B的平面图所示，第二基底导体层30a的第三焊盘P3的面积大于布线部分W的面积。同样，设置在树脂膜10的下表面侧的第一基底导体层20a的第一焊盘P1和第二焊盘P2的面积均大于布线部分W的面积。
为此，在第一焊盘P1和第二焊盘P2中，与布线部分W相比，每单位面积的电解电镀的电流密度更小。
结果，要形成在第一焊盘P1和第二焊盘P2上的第一导体部分L1的厚度小于要形成在布线部分W上的第一导体部分L1的厚度。
例如，第一焊盘P1和第二焊盘P2的每个第一导体部分L1的厚度为40μm到50μm，并且布线部分W的第一导体部分L1的厚度为50μm到100μm。
这样，第一导体部分L1形成在第一基底导体层20a上，从而获得第一导体图案层20。与仅由第一基底导体层20a形成第一导体图案层20的构造相比，第一导体图案层20的厚度能够增加的量为第一导体部分L1的厚度。由于以第一导体部分L1堆叠在第一基底导体层20a上的方式形成第一导体图案层20，所以与第一导体图案层20仅由第一基底导体层20a形成的构造相比，可以增加第一导体图案层20的横截面面积。
由第一基底导体层20a和第一导体部分L1形成的第一导体图案层20具有凸形截面形状。换句话说，在横截面形状中，第一基底导体层20a的宽度大于第一导体部分L1的宽度。
由于第一导体图案层20的第一焊盘P1和第二焊盘P2中电镀速率低，所以第一导体部分L1的末端面被布置在第一绝缘层40的开口40a中的位置处。
为此，布置在第一焊盘P1上的第一导体部分L1具有四边形截面形状。另外，第一导体部分L1的宽度被设定为小于第一焊盘P1的宽度。
另一方面，由于第一导体图案层20的布线部分W中的电镀速率高，所以第一导体部分L1从第一绝缘层40的开口40a的内部形成，并围绕开口覆盖上表面(图10B中的下表面)。
为此，布置在布线部分W上的第一导体部分L1具有蘑菇形截面形状。布线部分W上的第一导体部分L1从第一绝缘层40的上表面突出约10μm至30μm。
这样，布置在第一基底导体层20a的布线部分W上的第一导体部分L1填充第一绝缘层40的开口40a，并且从第一绝缘层40的上表面突出成半圆形截面形状。
这样，第一绝缘层40的开口40a布置在第一基底导体层20a上，并且第一绝缘层40布置作为相邻的第一基底导体层20a之间的壁部。在这种状态下，通过电解电镀在第一绝缘层40的开口40a中形成第一导体部分L1，从而使第一基底导体层20a的横截面面积增加。
为此，当增加第一基底导体层20a的横截面面积以获得第一导体图案层20时，不用担心第一导体图案层20将彼此接触，从而防止了电短路。
另外，由于第一绝缘层40的开口40a的宽度被设定为小于第一基底导体层20a的宽度，所以可以在不增加第一基底导体层20a的布置间距的情况下增加第一基底导体层20a的横截面面积。
另外，第一基底导体层20a由厚膜的第一铜箔20x形成。为此，可以通过图案化第一基底导体层20a上的第一绝缘层40一次并且在开口40a中形成第一导体部分L1来获得具有所需厚度的第一导体图案层20。
例如，当第一基底导体层20a(第一铜箔20x)的厚度为35μm至70μm并且第一绝缘层40的开口40a的高度为40μm至50μm时，能够容易地形成具有75μm至120μm或更大的厚度的第一导体图案层20。
第一绝缘层40的开口40a的高度根据在开口40a形成的第一导体部分L1的厚度进行调整。
当通过初步技术中描述的导体图案层的形成方法来形成厚膜的导体图案层时，相邻的导体图案层接触，从而导致电短路。
另外，同时，在第二绝缘层42的开口部42a中，通过电解电镀在第二基底导体层30a上形成第二导体部分L2，其中，设置在树脂膜10的上表面侧的第二基底导体层30a被用作电镀供电路径。
这样，第二导体部分L2形成在第二基底导体层30a上，从而获得第二导体图案层30。由于以第二导体部分L2堆叠在第二基底导体层30a上的方式形成第二导体图案层30，所以与仅由第二基底导体层30a形成第二导体图案层的构造相比，可以增加横截面面积。
第二绝缘层42的开口42a的高度根据在开口42a形成的第二导体部分L2的厚度进行调整。
与第一导体图案层20一样，由第二基底导体层30a和第二导体部分L2形成的第二导体图案层30具有凸形截面形状。
另外，与第一导体部分L1一样，要形成在第二基底导体层30a的第三焊盘P3和第四焊盘P4上的第二导体部分L2的厚度形成为小于要形成在布线部分W上的第二导体部分L2的厚度。
这样，与第一导体图案层20的第一导体部分L1一样，在第二基底导体层30a的第三焊盘P3和第四焊盘P4上形成具有四边形截面形状的第二导体部分L2。另外，同样地，在第二基底导体层30a的布线部分W上形成具有蘑菇形截面形状的第二导体部分L2。
这样，布置在第二基底导体层30a的布线部分W上的第二导体部分L2填充第二绝缘层42的开口42a，并且从第二绝缘层42的上表面突出成半圆形形状。
通过上述方式，与第一导体图案层20仅由第一基底导体层20a形成的构造相比，可以增加第一导体图案层20的横截面面积。同样地，与第二导体图案层30仅由第二基底导体层30a形成的构造相比，可以增加第二导体图案层30的横截面面积。
由此，第一导体图案层20和第二导体图案层30的直流电阻减小，从而可以降低电感器件的功耗。
当通过电解电镀形成导体层时，树脂膜10的平面中的厚度的均匀性变差。因此，膜越厚，平面中的厚度的不均匀性的绝对值就越大。
相反，用于形成第一基底导体层20a和第二基底导体层30a的第一铜箔20x和第二铜箔30x的厚度在均匀性方面是有利的。为此，在第一导体图案层20中，第一导体部分L1的厚度被设定为小于第一基底导体层20a(第一铜箔20x)的厚度。
另外，在第二导体图案层30中，第二导体部分L2的厚度被设定为小于第二基底导体层30a(第二铜箔30x)的厚度。
这样，当通过在第一基底导体层20a上形成第一导体部分L1来增加横截面面积时，能够防止第一导体图案层20的厚度均匀性变差，并且可以确保设计规格的厚度均匀性。
例如，当第一基底导体层20a和第二基底导体层30a(第一铜箔20x和第二铜箔30x)的厚度为35μm到70μm时，布线部分W上的第一导体部分L1和第二导体部分L2的厚度被设定为20μm至60μm。
在该实例中，第一绝缘层40和第二绝缘层42的开口40a、42a的高度被设定为10μm至50μm。
作为选择，当第一导体图案层20和第二导体图案层30的厚度均匀性没有问题时，第一导体部分L1和第二导体部分L2可以形成为更厚，例如约50μm至100μm。
随后，如图10B所示，通过电沉积涂覆将环氧树脂、聚酰亚胺树脂等选择性地附着到设置在树脂膜10的下表面侧的第一导体部分L1和设置在树脂膜10的上表面侧的第二导体部分L2的各自暴露表面，从而形成保护绝缘层44。
作为选择，可以通过经由丝网印刷对形成在树脂膜10的两个表面侧的第一导体部分L1和第二导体部分L2的各个暴露表面上的阻焊层进行图案化来形成保护绝缘层44。
随后，如图11A所示，通过冲压加工冲裁出布置在图3B所示的各产品区域R中的图10B的结构的中央部分，从而形成通孔10a。另外，将布置在每个产品区域R中的图10B的结构的外周部分冲裁成具有预定外形。在这个时间点上，布置在各个产品区域R中的图11A的结构彼此联接。
然后，如图11B所示，在高压下使粉末金属基磁性材料成形，使得图11A的结构的两个表面被磁性体50覆盖，并且通孔10a被磁性体50填充。
作为磁性体50，使用诸如铁氧体粉末等磁性体材料。在使用诸如环氧树脂、聚酰亚胺树脂等绝缘树脂作为粘结剂的同时，在高压下使磁性体材料成形，从而形成磁性体50。作为选择，可以通过用含有磁性体材料的树脂膜夹住并层压图11A的结构的两个表面来形成磁性体50。
随后，如图12所示，切割图11B的结构，以从图3B的每个产品区域R获得电感部件1a。
此时，设置在树脂膜10的下表面侧的第一导体图案层20的侧表面暴露于每个电感部件1a的一对外向壁部。也就是说，第一导体图案层20的第二焊盘P2的侧表面暴露于电感部件1a的一个端侧的外壁，并且第一导体图案层20的第五焊盘P5的侧表面暴露于另一端侧的外壁。
之后，如图13所示，电感部件1a的该对外向壁部分别形成有外部连接电极60。由此，外部连接电极60分别连接到从磁性体50露出的第一导体图案层20的第二焊盘P2和第五焊盘P5的侧表面。
外部连接电极60形成为从电感部件1a的上表面的端部经过该外向壁部延伸到下表面的端部。通过经由溅射法或电镀法在磁性体50、树脂膜10、第二焊盘P2、第五焊盘P5上形成铜层等来形成外部连接电极60。
通过上述过程，获得了示例性实施例的电感器件1。
如图13所示，示例性实施例的电感器件1在厚度方向的中央部分具有树脂膜10。在树脂膜10的下表面上形成以螺旋形状布置的第一基底导体层20a。
在示例性实施例中，树脂膜10的一个表面被定义为上表面，而树脂膜10的另一个表面被定义为下表面。作为选择，树脂膜10的一个表面可以被定义为下表面，而树脂膜10的另一个表面可以被定义为上表面。
第一基底导体层20a由布置在中央侧的第一焊盘P1、布置在一个端侧的第二焊盘P2、布置在另一端侧的第五焊盘P5、构造为将第一焊盘P1和第五焊盘P5彼此连接的布线部分W形成。
图14是示出当从下方观察时设置在图13的电感器件1的下表面侧的第一基底导体层20a的平面图。在图14中，仅示出了以螺旋形状布置的第一基底导体层20a。
如图14所示，第一基底导体层20a从布置在中央侧且作为起点的第一焊盘P1延伸到布置在另一端侧的第五焊盘P5，第一焊盘P1经由布置成螺旋形状的布线部分W与第五焊盘P5联接。图13的第一基底导体层20a与沿图14的线II-II截取的截面对应。
当从上方观察时，可以采用诸如圆形、椭圆形、长方形等各种形状作为第一基底导体层20a的卷绕形状。
另外，如图13所示，与图14的第一基底导体层20a一样，在树脂膜10的上表面上形成以螺旋形状布置的第二基底导体层30a。图15是示出当从上方观察时设置在图13的电感器件1的上表面侧的第二基底导体层30a的平面图。在图15中，仅示出了以螺旋形状布置的第二基底导体层30a。
参考图13和图15，第二基底导体层30a由布置在与第一焊盘P1对应的位置处的第三焊盘P3、布置在与第二焊盘P2对应的位置处的第四焊盘P4、构造为将第三焊盘P3和第四焊盘P4彼此联接的布线部分W形成。
如图15所示，第二基底导体层30a从布置在中央侧且作为起点的第三焊盘P3延伸到布置在一个端侧的第四焊盘P4，第三焊盘P3经由布置成螺旋形状的布线部分W与第四焊盘P4联接。图13的第二基底导体层30a与沿图15的线III-III截取的截面对应。
当从上方观察时，可以采用诸如圆形、椭圆形、长方形等各种形状作为第二基底导体层30a的卷绕形状。
如图13所示，第三焊盘P3、树脂膜10和第一焊盘P1形成有在厚度方向上穿透的第一通孔TH1。第一通孔TH1从第三焊盘P3的上表面的中央部分穿透到第一焊盘P1的下表面的中央部分。由此，参考图14和图15，当从上方观察时，第一焊盘P1和第三焊盘P3形成为具有环形形状。
第一通孔TH1填充有贯通导体TC，并且第一焊盘P1和第三焊盘P3经由贯通导体TC彼此联接。第一焊盘P1和第三焊盘P3形成为包括布置在环形焊盘主体的中央部分处的贯通导体TC的端部。
如在制造方法中所述的，贯通导体TC和暴露于第一通孔TH1的侧壁的树脂膜10彼此简单地接触。
同样地，第四焊盘P4、树脂膜10和第二焊盘P2形成有在厚度方向上穿透的第二通孔TH2。参考图14，当从上方观察时，第二焊盘P2形成为细长的矩形形状，并且第二通孔TH2布置在第二焊盘P2的中央部分。
另外，第二通孔TH2填充有贯通导体TC，并且第二焊盘P2和第四焊盘P4经由贯通导体TC彼此联接。第二焊盘P2和第四焊盘P4形成为包括布置在焊盘主体的中央部分处的贯通导体TC的端部。
另外，贯通导体TC和暴露于第二通孔TH2的侧壁的树脂膜10彼此简单地接触。
这样，设置在树脂膜10的下表面侧的第五焊盘P5经由布线部分W与第一焊盘P1连接。另外，第一焊盘P1经由贯通导体TC与设置在树脂膜10的上表面侧处的第三焊盘P3连接。
另外，第三焊盘P3经由布线部分W与第四焊盘P4连接。另外，第四焊盘P4经由贯通导体TC与设置在树脂膜10的下表面侧处的第二焊盘P2连接。通过该连接结构，第五焊盘P5和第二焊盘P2彼此电连接。
另外，如图13所示，在树脂膜10的下表面侧形成具有布置在第一基底导体层20a上的开口40a的第一绝缘层40。第一绝缘层40的开口40a的宽度被设定为小于第一基底导体层20a的宽度。
第一绝缘层40的开口40a被联接地布置为以螺旋形状沿着第一基底导体层20a的第一焊盘P1、布线部分W和第五焊盘P5。另外，第一绝缘层40的开口40a布置在第二焊盘P2上，第二焊盘P2被布置为与第一基底导体层20a的其它部分分隔开。
第一导体部分L1在第一绝缘层40的开口40a中形成在第一基底导体层20a上(图13中的下方)。第一导体图案层20由第一基底导体层20a和第一导体部分L1形成。
第一导体部分L1的宽度被设定为小于第一基底导体层20a的宽度。由此，第一导体图案层20具有凸形截面形状。
布置在第一焊盘P1和第二焊盘P2上的第一导体部分L1具有四边形截面形状。
另外，布置在布线部分W上的第一导体部分L1从第一绝缘层40的开口40a的内部形成，并围绕开口覆盖第一绝缘层40的上表面(图13中的下表面)。由此，布置在布线部分W上的第一导体部分L1具有蘑菇形截面形状。
第一焊盘P1和第二焊盘P2上的第一导体部分L1的截面形状与布线部分W上的第一导体部分L1的截面形状不同。原因在于，如在制造方法中所述的，第一焊盘P1和第二焊盘P2中的电镀速率低于布线部分W中的电镀速率。
这样，第一导体图案层20由第一基底导体层20a和堆叠在第一基底导体层20a上的第一导体部分L1形成。
这里，布置在第一基底导体层20a上的第一导体部分L1的厚度T1被设定为小于第一基底导体层20a(第一铜箔20x)的厚度T2。由此，如在制造方法中所述的，能够防止第一导体图案层20(其通过在第一基底导体层20a上形成第一导体部分L1来获得)的厚度均匀性变差，并且可以确保设计规格的厚度均匀性。
另外，在树脂膜10的上表面侧形成具有布置在第二基底导体层30a上的开口42a的第二绝缘层42。第二绝缘层42的开口42a的宽度被设定为小于第二基底导体层30a的宽度。
另外，与第一绝缘层40的开口40a一样，第二绝缘层42的42a被联接地布置为以螺旋形状沿着第二基底导体层30a的第三焊盘P3、布线部分W和第四焊盘P4。
第二导体部分L2在第二绝缘层42的开口42a中形成在第二基底导体层30a上。第二导体图案层30由第二基底导体层30a和第二导体部分L2形成。第二导体部分L2的宽度被设定为小于第二基底导体层30a的宽度。由此，第二导体图案层30具有凸形截面形状。
布置在第三焊盘P3和第四焊盘P4上的第二导体部分L2具有四边形截面形状。
另外，第二基底导体层30a的布线部分W上的第二导体部分L2从第二绝缘层42的开口42a的内部形成，并围绕开口覆盖第二绝缘层42的上表面。由此，第二基底导体层30a的布线部分W上的第二导体部分L2具有蘑菇形截面形状。
与第一导体部分L1一样，布置在第二基底导体层30a上的第二导体部分L2的厚度被设定为小于第二基底导体层30a(第二铜箔30x)的厚度。
这样，通过将第一导体部分L1堆叠在第一基底导体层20a上来形成第一导体图案层20。为此，与第一导体图案层20仅由第一基底导体层20a形成的构造相比，能够增加第一导体图案层20的横截面面积。同样地，能够增加第二导体图案层30的横截面面积。
为此，第一导体图案层20和第二导体图案层30的直流电阻减小，从而可以降低电感器件的功耗。
另外，电感器件1在其中央部分形成有穿透第二绝缘层42、树脂膜10和第一绝缘层40的通孔10a。
另外，覆盖第一导体图案层20的第一导体部分L1和第二导体图案层30的第二导体部分L2的保护绝缘层44被图案化地形成。
另外，形成有第一导体图案层20和第二导体图案层30的电感部件1a的两个表面被磁性体50覆盖，并且电感部件1a的通孔10a填充有磁性体50。
另外，外部连接电极60分别形成在电感部件1a的一对外向壁部上。一个外部连接电极60连接到设置在第一导体图案层20的一个端侧处的第二焊盘P2的侧表面，另一个外部连接电极60连接到设置在第一导体图案层20的另一端侧处第五焊盘P5的侧表面。
由此，外部连接电极60连接到第一导体图案层20，并且经由第一通孔TH1和第二通孔TH2中的贯通导体TC电连接到第二导体图案层30。
这样，在示例性实施例的电感器件1中，第一基底导体层20a由厚膜的第一铜箔20x形成，并且第一绝缘层40的开口40a布置在第一基底导体层20a上。另外，通过电解电镀在第一绝缘层40的开口40a中形成第一导体部分L1，从而获得具有大横截面面积的第一导体图案层20。
由此，可以通过图案化第一基底导体层20a上的第一绝缘层40一次并且在开口40a中形成第一导体部分L1来获得具有所需横截面面积的第一导体图案层20。
另外，当在第一基底导体层20a上形成第一导体部分L1时，第一绝缘层40布置作为相邻的第一基底导体层20a之间的壁部。为此，防止了当相邻的第一基底导体层20a接触时造成的电短路，从而可以高产量地制造电感器件。
另外，在第二基底导体层30a中，通过类似的方法来堆叠第二导体部分L2，从而获得具有大横截面面积的第二导体图案层30。
这样，在示例性实施例的电感器件1中，由于第一导体图案层20和第二导体图案层30具有所需的横截面面积，所以直流电阻减小，从而可以降低功耗。
另外，使用具有三层结构的层叠基材5(柔性覆铜板(FCCL))制造示例性实施例的电感器件1，在该三层结构中，第一铜箔20x附着到树脂膜10的一个表面，而第二铜箔30x附着到树脂膜10的另一个表面。
由于层叠基材5通常用于制造柔性布线基板并且可以通过柔性布线基板的生产线的现有制造装置来制造，因此抑制了新的设施投资，从而可以降低产品的成本。
Claims (8)
1.一种电感器件，包括：
树脂膜；
第一基底导体层，其形成在所述树脂膜的一个表面上，并具有第一焊盘；
第二基底导体层，其形成在所述树脂膜的另一个表面上，并且在与所述第一焊盘对应的位置处具有第二焊盘；
通孔，其从所述第一焊盘经过所述树脂膜穿透到所述第二焊盘；
贯通导体，其填充在所述通孔中，并且被设置为将所述第一焊盘和所述第二焊盘彼此连接；
第一绝缘层，其形成在所述树脂膜的所述一个表面上，并且具有布置在所述第一基底导体层上的开口；以及
第一导体部分，其在所述第一绝缘层的所述开口中形成在所述第一基底导体层上，
其中，第一导体图案层包括所述第一基底导体层和所述第一导体部分，并且所述第一导体图案层具有凸形截面形状，
所述贯通导体由电解镀层形成，
所述贯通导体和所述树脂膜在所述通孔的侧壁上彼此接触，
所述第一基底导体层具有与所述第一焊盘联接的布线部分，
布置在所述布线部分上的所述第一导体部分从所述第一绝缘层的与所述树脂膜相反的表面突出，并且
形成在所述第一焊盘上的所述第一导体部分的厚度小于形成在所述布线部分上的所述第一导体部分的厚度。
2.根据权利要求1所述的电感器件，其中，
布置在所述第一焊盘上的所述第一导体部分具有四边形截面形状，
布置在所述布线部分上的所述第一导体部分具有蘑菇形截面形状，
所述第一导体部分的从所述第一绝缘层的所述开口露出的表面被保护绝缘层覆盖，并且
所述电感器件还包括磁性体，所述磁性体覆盖在所述电感器件的最外两侧,并且填充贯穿所述电感器件的通孔部。
3.根据权利要求1或2所述的电感器件，其中，
所述第一基底导体层由金属箔形成，并且所述第一导体部分由电解镀层形成，并且
所述第一导体部分的厚度小于所述第一基底导体层的厚度。
4.根据权利要求1或2所述的电感器件，还包括：
第二绝缘层，其形成在所述树脂膜的所述另一个表面上，并且具有布置在所述第二基底导体层上的开口；以及
第二导体部分，其在所述第二绝缘层的所述开口中形成在所述第二基底导体层上，
其中，第二导体图案层包括所述第二基底导体层和所述第二导体部分，并且所述第二导体图案层具有凸形截面形状。
5.一种制造电感器件的方法，所述方法包括：
制备层叠基材，所述层叠基材包括树脂膜、附着到所述树脂膜的一个表面的第一金属箔和附着到所述树脂膜的另一个表面的第二金属箔；
图案化所述层叠基材的所述第一金属箔，以形成具有第一焊盘的第一基底导体层；
形成从所述第一焊盘到所述第二金属箔穿透所述层叠基材的通孔；
在所述通孔中形成贯通导体，以经由所述贯通导体将所述第一焊盘和所述第二金属箔连接；
图案化所述第二金属箔，以形成具有第二焊盘的第二基底导体层，所述第二焊盘连接到所述贯通导体；
在所述树脂膜的一个表面上形成第一绝缘层，所述第一绝缘层具有布置在所述第一基底导体层上的开口；以及
在所述第一绝缘层的所述开口中通过电解电镀在所述第一基底导体层上形成第一导体部分，并且获得包括所述第一基底导体层和所述第一导体部分的第一导体图案层，
其中，所述第一导体图案层具有凸形截面形状，
在形成所述贯通导体的过程中，所述贯通导体通过电解电镀形成，并且所述贯通导体形成为与所述树脂膜在所述通孔的侧壁上接触，
所述第一基底导体层具有要与所述第一焊盘联接的布线部分，
布置在所述布线部分上的所述第一导体部分从所述第一绝缘层的与所述树脂膜相反的表面突出，并且
形成在所述第一焊盘上的所述第一导体部分的厚度小于形成在所述布线部分上的所述第一导体部分的厚度。
6.根据权利要求5所述的方法，其中，
形成所述第一绝缘层的过程包括：在所述树脂膜的另一个表面上形成第二绝缘层，所述第二绝缘层具有布置在所述第二基底导体层上的开口，
形成所述第一导体部分的过程包括：在所述第二绝缘层的所述开口中，在所述第二基底导体层上形成第二导体部分，并且获得包括所述第二基底导体层和所述第二导体部分的第二导体图案层，并且
所述第二导体图案层具有凸形截面形状。
7.根据权利要求5或6所述的方法，其中，
布置在所述第一焊盘上的所述第一导体部分具有四边形截面形状，
布置在所述布线部分上的所述第一导体部分具有蘑菇形截面形状，
通过保护绝缘层覆盖所述第一导体部分的从所述第一绝缘层的所述开口露出的表面，并且
形成贯穿所述电感器件的通孔部，并且将磁性体覆盖在所述电感器件的最外两侧，并且将所述磁性体填充所述通孔部。
8.根据权利要求5或6所述的方法，其中，
所述第一导体部分的厚度小于所述第一金属箔的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017016469A JP6767274B2 (ja) | 2017-02-01 | 2017-02-01 | インダクタ装置及びその製造方法 |
| JP2017-016469 | 2017-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376604A CN108376604A (zh) | 2018-08-07 |
| CN108376604B true CN108376604B (zh) | 2022-05-10 |
Family
ID=62980114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810076878.1A Active CN108376604B (zh) | 2017-02-01 | 2018-01-26 | 电感器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10854373B2 (zh) |
| JP (1) | JP6767274B2 (zh) |
| CN (1) | CN108376604B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504784B2 (en) | 2017-10-25 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inductor structure for integrated circuit |
| US10930425B2 (en) * | 2017-10-25 | 2021-02-23 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| KR102511868B1 (ko) * | 2017-12-20 | 2023-03-20 | 삼성전기주식회사 | 코일 전자부품 |
| KR102016496B1 (ko) * | 2018-04-06 | 2019-09-02 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| US10475877B1 (en) * | 2018-08-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-terminal inductor for integrated circuit |
| KR102093148B1 (ko) | 2018-11-07 | 2020-03-25 | 삼성전기주식회사 | 코일 부품 및 코일 부품의 제조 방법 |
| KR102025709B1 (ko) * | 2018-11-26 | 2019-09-26 | 삼성전기주식회사 | 코일 부품 |
| JP7449660B2 (ja) * | 2019-09-06 | 2024-03-14 | 株式会社村田製作所 | インダクタ部品 |
| KR102217291B1 (ko) | 2019-10-31 | 2021-02-19 | 삼성전기주식회사 | 코일 부품 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116729A (ja) * | 1997-06-20 | 1999-01-22 | Japan Aviation Electron Ind Ltd | プリント配線型インダクタンス素子 |
| JP2001094252A (ja) * | 1999-09-24 | 2001-04-06 | Nec Toyama Ltd | 多層プリント配線板の製造方法 |
| CN103180919A (zh) * | 2010-10-21 | 2013-06-26 | Tdk株式会社 | 线圈部件及其制造方法 |
| JP2015037179A (ja) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクタ素子及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4191506B2 (ja) * | 2003-02-21 | 2008-12-03 | Ｔｄｋ株式会社 | 高密度インダクタおよびその製造方法 |
| JP2005210010A (ja) | 2004-01-26 | 2005-08-04 | Tdk Corp | コイル基板及びその製造方法並びに表面実装型コイル素子 |
| JP5711572B2 (ja) * | 2011-03-02 | 2015-05-07 | 日東電工株式会社 | アイソレータ用回路基板、アイソレータおよびそれらの製造方法 |
| JP6312997B2 (ja) | 2013-07-31 | 2018-04-18 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
| KR101525703B1 (ko) * | 2013-12-18 | 2015-06-03 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101565700B1 (ko) | 2014-06-24 | 2015-11-03 | 삼성전기주식회사 | 칩 전자부품, 이의 제조방법 및 그 실장기판 |
| KR102122929B1 (ko) * | 2015-05-19 | 2020-06-15 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
-
2017
- 2017-02-01 JP JP2017016469A patent/JP6767274B2/ja active Active
-
2018
- 2018-01-25 US US15/880,003 patent/US10854373B2/en active Active
- 2018-01-26 CN CN201810076878.1A patent/CN108376604B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116729A (ja) * | 1997-06-20 | 1999-01-22 | Japan Aviation Electron Ind Ltd | プリント配線型インダクタンス素子 |
| JP2001094252A (ja) * | 1999-09-24 | 2001-04-06 | Nec Toyama Ltd | 多層プリント配線板の製造方法 |
| CN103180919A (zh) * | 2010-10-21 | 2013-06-26 | Tdk株式会社 | 线圈部件及其制造方法 |
| JP2015037179A (ja) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インダクタ素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180218830A1 (en) | 2018-08-02 |
| JP6767274B2 (ja) | 2020-10-14 |
| JP2018125414A (ja) | 2018-08-09 |
| CN108376604A (zh) | 2018-08-07 |
| US10854373B2 (en) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108376604B (zh) | 电感器件及其制造方法 | |
| US11437174B2 (en) | Inductor and method of manufacturing same | |
| KR101659216B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR101598295B1 (ko) | 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판 | |
| US20150213946A1 (en) | Printed wiring board | |
| US11289265B2 (en) | Inductor having conductive line embedded in magnetic material | |
| US10388451B2 (en) | Inductor component and method for manufacturing inductor component | |
| JP2006332147A (ja) | コイル導電体およびその製造方法並びにそれを用いたコイル部品の製造方法 | |
| US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
| KR20190008636A (ko) | 코일 부품 및 그 제조방법 | |
| CN107851501B (zh) | 电感元件及其制造方法 | |
| KR20160034802A (ko) | 코일 부품 | |
| KR20160060290A (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
| JP2019021863A (ja) | 多層基板 | |
| CN210899888U (zh) | 多层基板以及电子设备 | |
| JP2002324962A (ja) | インダクタ内蔵のプリント配線板及びその製造方法 | |
| JP2019204843A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| US7958626B1 (en) | Embedded passive component network substrate fabrication method | |
| CN114883082A (zh) | 电感结构及制法、电子封装件及制法、封装载板的制法 | |
| CN106611644B (zh) | 电感器件及其制造方法 | |
| KR20200125623A (ko) | 배선 기판의 제조 방법 | |
| CN109950017B (zh) | 电子部件以及电子部件的制造方法 | |
| US11432402B2 (en) | Flipped-conductor-patch lamination for ultra fine-line substrate creation | |
| CN114642085A (zh) | 布线电路基板 | |
| JP6096641B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |