CN108369832B - 制造印刷电路板的方法 - Google Patents
制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN108369832B CN108369832B CN201680051216.8A CN201680051216A CN108369832B CN 108369832 B CN108369832 B CN 108369832B CN 201680051216 A CN201680051216 A CN 201680051216A CN 108369832 B CN108369832 B CN 108369832B
- Authority
- CN
- China
- Prior art keywords
- hours
- circuit board
- printed circuit
- hole
- polymer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/20—Conductive material dispersed in non-conductive organic material
- H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
- H05K1/0281—Reinforcement details thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种聚合物膜施加到具有通孔的叠层印刷电路板子组件的表面上。在聚合物膜中产生孔以进入通孔,同时聚合物膜保持覆盖相邻区域。具有孔的聚合物膜允许将孔填充膏置于通孔中,同时防止孔填充膏非期望地置于或转移至相邻区域。在利用孔填充膏填充通孔之后,孔填充膏优选至少部分地硬化或固化,且聚合物膜优选除去,便于印刷电路板的进一步组装,而没有可能难以除去的其它区域中的非期望的孔填充膏。本发明包括用于制造印刷电路板的改进的工艺,且对不规则的电路板和刚挠性的电路板特别有用。本发明还包括由可除去的聚合物膜覆盖的覆盖叠层印刷电路板子组件。
Description
相关申请的交叉引用
本申请请求享有2015年7月15日提交的名称为"Methods of ManufacturingPrinted Circuit Boards"的美国临时专利申请第62/192800号的权益,该临时专利申请通过引用以其整体并入本文中。
技术领域
本发明大体上关于刚性、挠性和刚挠性印刷电子电路板(本文称为"印刷电路板"),特别而言具有通孔和/或穿孔的印刷电路板的叠层组件及其制造方法。更具体而言,本发明涉及在孔填充操作期间保护叠层印刷电路板的方法、根据此方法来制造产品方法,以及根据此方法制作的产品。
背景技术
在制造印刷电路板的领域中,此类电路通常是具有多个电路层的叠层。为了连接两个或更多个层上的电路的选择部分,孔可在这些层中的各个中产生。当层对准且处理成形成叠层结构时,对准的孔镀有导体和/或填充有导电膏,以便孔提供电通路或通孔以使层电连接。
用于印刷电路板的传导通路层之间的电连通的通孔通常在由穿过板的孔连接的印刷电路板的多个层上的对应位置中具有传导垫。孔通常通过电镀制成传导性的。例如,通孔可延伸贯穿印刷电路板,其中顶面开口在印刷电路板的顶面中,且相邻的垫在顶面上,且底面开口在印刷电路板的底面中,且相邻的垫在底面上。备选地,通孔可延伸穿过印刷电路板的一些但不是所有层。例如,延伸穿过印刷电路板的一些层但仅在印刷电路板的顶面或底面而不是两者上暴露的一些通孔称为盲孔。延伸穿过印刷电路板的一些层但并未在印刷电路板的顶面或底面上暴露的通孔称为埋孔。此类通孔通常包括圆筒部分(即,填充钻孔的传导管)、将圆筒的各端连接到构件、层或迹线上的垫,以及通常一个或多个反垫,其提供圆筒与金属层之间的空隙,以便层或迹线不连接。通孔可邻近板的边缘,以便其在板分开时切成两半。这称为槽形孔,且出于多种原因使用,包括允许一个印刷电路板钎焊到叠层中的另一个上。一些通孔用于热传递,且称为热通孔,且通常用于将热传送离开功率装置,且通常以多个通孔的阵列使用。
在叠层结构的一些部分中,可附接表面安装的电气构件。为了便于与表面安装的电气构件电连通,叠层结构的表面可具有传导焊料垫以用于放置表面安装的电气构件,以及各种传导通路,包括结合这些传导焊料垫的那些。一般而言,钎焊适用于这些焊料垫与表面安装的电气构件之间的附接和电连通。如果焊料垫在通孔附近,则一些焊料可在处理期间从焊料垫区域行进至通孔,且可进一步通过顶面开口或底面开口进入(access)通孔,使焊料垫处用于与对应表面安装的电气构件适当附接和电接触的焊料不足。
为了防止焊料落入这样的通孔时的这类焊料损失,通孔通常填充有"孔填充膏",其可取决于特定叠层结构设计而是传导性或非传导性的。
在典型的孔填充工艺期间,通常通过以刮板刮擦板来除去多余的膏。该途径可用于常规的刚性印刷电路组件,其中表面是平的。然而,在一些情形中,特别是对于刚挠性的印刷电路组件,例如,表面通常不平,因为其具有梯级和切口区域,以及刚性部分与挠性部分之间的过渡。在如这些的情形中,刮板刮擦途径来除去多余孔填充膏有更大挑战,且甚至可能不可行。
已经尝试了各种途径来克服此困难,诸如使用多个小掩模来费力地施加到板上的各种区域,或小心地选择性打磨。另一个途径是使用激光来气化延伸到镀铜部分上的多余孔填充膏。这些途径都不认为是简单、有效或可靠的,因为刮板途径证实是用于具有完美的平表面的电路板。
因此,存在对用于制造印刷电路板的改进方法的持续需要,特别是因为其涉及对孔填充工艺和除去多余孔填充膏的更有效且可靠的途径的需要。还将认识到,存在对用于通常在刚挠性印刷电路板子组件中发现的具有梯级或切口区域的印刷电路组件的备选方法的特定需要。
发明内容
本发明将允许制造者以更高效率制造印刷电路板。根据本发明的实施例,提供了一种用于制造印刷电路板的工艺,其包括以下步骤:1)提供具有顶面和多个通孔的叠层印刷电路板子组件;多个通孔中的各个通孔包括顶面中的顶面开口;2)将聚合物膜施加到叠层印刷电路板子组件的顶面;以及3)在多个顶面开口中的各个顶面开口附近在聚合物膜中产生孔,以便暴露多个通孔中的各个通孔来便于进入多个通孔中的各个通孔以用于随后的孔填充步骤。在优选实施例中,聚合物膜是具有粘合剂背衬的粘合剂背衬聚合物膜;其中将粘合剂背衬聚合物膜施加至顶面的步骤包括将粘合剂背衬粘合到顶面。在备选实施例中,将聚合物膜施加至顶面的步骤还包括将粘合剂施加到聚合物膜的背面使得粘合剂粘合到聚合物膜的背面的步骤;且将聚合物膜施加至叠层印刷电路板子组件的顶面的步骤包括将粘合剂粘合到顶面。在本发明的更进一步的实施例中,叠层印刷电路板子组件包括底面,其中多个通孔中的各个通孔具有底面开口;其中该工艺还包括以下步骤:将聚合物膜施加到底面;以及在邻近多个底面开口中的各个底面开口在聚合物膜中产生孔。在本发明的进一步的实施例中,提供了一种用于制造印刷电路板的工艺,其包括以下步骤:1)提供具有顶面、底面和多个通孔的叠层印刷电路板子组件;多个通孔中的各个通孔包括顶面中的顶面开口和底面中的底面开口;2)将聚合物膜的第一片施加到叠层印刷电路板子组件的顶面,且将聚合物膜的第二片施加到叠层印刷电路板子组件的底面;以及3)在聚合物膜的相应片中的各个中产生多个孔,其中多个孔中的各个孔分别邻近多个顶面开口中的一个或多个底面开口中的一个,以便暴露相应的开口中的各个开口来便于向各个通孔填充孔填充膏的后续步骤。在进一步的备选实施例中,本发明包括覆盖的叠层印刷电路板子组件,其包括叠层印刷电路板子组件,叠层印刷电路板子组件包括多个层合子组件、顶面、底面和将层合子组件中的某些电互连的多个通孔;多个通孔中的各个通孔包括顶面中的顶面开口和底面中的底面开口;以及粘合到顶面、底面和顶面及底面组成的组中的一者上的可除去的聚合物膜材料;其中粘合到顶面、底面或顶面和底面上的任何此类聚合物膜材料都包括邻近多个顶面开口或底面开口中的各个的多个孔,以便于将孔填充膏沉积在多个通孔中的各个通孔中。在其它实施例中,本发明的工艺将优选包括以多种方式利用孔填充膏填充多个通孔中的各个通孔的步骤。在优选实施例中,孔填充膏是将在其固化时至少部分地硬化的孔填充膏,且其中在利用孔填充膏填充多个通孔中的各个通孔之后,该工艺将优选还包括至少部分地固化孔填充膏的步骤,其中在至少部分地固化孔填充膏的步骤之后,该工艺将优选包括从叠层印刷电路板子组件的顶面且优选底面除去聚合物膜的步骤。在优选实施例中,在多个顶面开口和/或底面开口附近在聚合物膜中产生孔的步骤优选包括使用计算机数控(CNC)激光切割***来以CNC程序指示的方式切割聚合物膜以暴露多个顶面开口。在本工艺的进一步的优选实施例中,工艺将优选包括以下步骤:从叠层印刷电路板子组件除去聚合物膜;以及使用CNC钎焊***来根据计算机程序将可表面安装的电气构件装固到叠层印刷电路板子组件。
根据本发明的各种实施例,提供了用于从刚挠性印刷电路板组件除去多余孔填充膏的方法。
根据本发明的实施例,提供了根据本方法制造的印刷电路板叠层组件。
如本文使用的用语"印刷电路板"包括挠性和刚挠性的电路板,以及更传统的印刷电路板,而不论它们是否包括刚性"板"。
在一个实例中,本发明包括一种制造印刷电路板的方法。该实例包括以下步骤:提供可为单面和/和双面的印刷电路层子组件,其中至少两个印刷电路层子组件具有穿过其的孔或通孔,层叠印刷电路层子组件来形成叠层印刷电路子组件,其中印刷电路层子组件中的至少两个孔对准来形成叠层印刷电路子组件中的至少一个通孔,以及提供粘合聚合物膜且将其施加至叠层印刷电路子组件,在对应于填充孔填充膏的通孔的粘合聚合物膜中形成孔。
在另一个实例中,本发明包括上文所述的方法,具有以下额外步骤:向通孔填充孔填充膏,以及通过从叠层印刷电路子组件除去粘合聚合物膜来除去多余孔填充膏。
本发明的一个关键方面和特征是具有施加成覆盖印刷电路板的表面的粘合聚合物层的印刷电路板,其在孔填充工艺步骤期间保护印刷电路板的位于下面的结构。
本发明的另一个关键方面和特征是具有施加成覆盖印刷电路板的表面的粘合聚合物层的印刷电路板,其便于在孔填充工艺步骤之后有效除去多余孔填充膏。
本发明的进一步的关键方面和特征是用于制造印刷电路板的工艺,其中粘合聚合物层在施加孔填充膏之前施加到印刷电路板的表面,且在施加孔填充膏之后从印刷电路板除去,从而还除去多余的孔填充膏。
已经由此简要描述了本发明的一些示范性实施例且提到了本发明的一些显著方面和特征,本发明的主要目的在于提供用于制造印刷电路板的方法。
本发明的另一个目的在于提供用于印刷电路板、尤其是具有薄或易碎结构或其中板表面不平的印刷电路板(诸如具有变化的厚度、切口、孔和其它不连续的刚挠性的板)的有效制造的孔填充工艺步骤。
附图说明
本发明的其它目的和本发明的许多伴随的优点将在其结合附图考虑时参照以下详细描述变得更好理解时容易地认识到,附图中相似的数字表示其附图各处的相似部分,在附图中:
图1A为电路板子组件的示意性截面视图,多个子组件中的一个形成图2的叠层电路板子组件的一部分;
图1B为另一个电路板子组件的示意性截面视图,多个子组件中的一个形成图2的叠层电路板子组件的一部分;
图1C为另一个电路板子组件的示意性截面视图,多个子组件中的一个形成图2的叠层电路板子组件的一部分;
图1D为额外的电路板子组件的示意性截面视图,多个子组件中的一个形成图2的叠层电路板子组件的一部分;
图2为包括图1A-1D的多个子组件的叠层电路板子组件的示意性截面视图,示出了通孔;
图3为图2的叠层电路板子组件的示意性截面视图,其中传导孔镀层施加至通孔;
图4A为施加至图3的叠层电路板子组件的聚合物膜的示意性截面视图;
图4B为施加至图3的叠层电路板子组件的粘合聚合物膜的示意性截面视图;
图4C为施加至图3的叠层电路板子组件的顶面和底面的聚合物膜的示意性截面视图;
图4D为示出图4C的叠层电路板子组件的示意性截面视图,其中孔在聚合物膜中产生以暴露孔、通孔或叠层电路板子组件的其它区域;
图5为示出施加至图4D的叠层电路板子组件的孔填充膏的示意性截面视图;
图6为示出除去聚合物膜之后的图5的叠层电路板子组件的示意性截面视图;
图7为示出除去多余孔填充膏之后的图6的叠层电路板子组件的示意性截面视图;
图8为示出施加传导包覆涂层之后的图7的叠层电路板子组件的示意性截面视图;
图9为示出施加焊料之后的图8的叠层电路板子组件的示意性截面视图;
图10为用于增强图9的叠层电路板子组件的一部分的刚性板的示意性截面视图;
图11为示出附接到图9的叠层电路板子组件的一部分的图10的刚性板的示意性截面视图;
图12为示出包括装有表面安装的构件的图11的叠层电路板子组件的印刷电路板的等轴视图;
图13为示出本发明的示例性工艺实施例的流程图;以及
图14为示出本发明的另一个示例性工艺实施例的流程图。
具体实施方式
利用多年来的许多方法和改进,印刷电路板、挠性电子电路和刚挠性的电路的制造已经发展到很成功,但仍在一些情形中有局限和困难。本发明解决了制造某些类型的此类电路板(尤其包括刚挠性电路板)中的局限性和难度。如本文提到的用语"印刷电路板"(或"PCB")意思是包括相似的挠性电子电路板和刚挠性的电路板。此类印刷电路板通常通过层叠多个传导和非传导层来制造,其中精确形成图案的传导层由光化学蚀刻工艺、印字类型工艺,或其它添加或减除工艺来制造。
尽管印刷电路板可具有单个基础层,其中传导图案层印刷在基础层的一侧或两侧上,但叠层印刷电路子组件通常由多个层形成,各层是具有非传导基础层和印刷在基础层的一侧或两侧上的传导图案层(提供子组件的各个区域之间的传导通路)的子组件。各个子组件还具有各种孔,且可具有穿过层的切口。多个子组件对准堆叠在一起且层叠,其中一些孔和切口完全穿过整个叠层印刷电路板子组件或在多个层之间对准。一个或多个绝缘层或层的部分可包括在叠层印刷电路板子组件中以限制相邻层子组件之间的导电。一个或多个介电层或层的部分可包括在叠层印刷电路板子组件中以提供电容。一个或多个刚性层或"板"或层的部分可包括在叠层印刷电路板子组件中以提供刚度、支承或强度。在期望在孔的位置处的多个子组件或层之间传导之处,传导孔镀层施加至孔。镀层的孔然后用作"通孔",以在子组件或层之间、尤其是在通孔的位置处导电。各个子组件的各种传导图案层如期望的那样将电从通孔传导至子组件的选择区域。
在多个子组件层叠在一起来形成多层叠层印刷电路板子组件之后,表面安装的构件可附接到多层叠层印刷电路板子组件的一个或多个暴露表面上。这些构件可包括电阻器、电容器、电感器、继电器、开关、灯、显示构件、二极管、晶体管、集成电路、传感器、线缆、线、连接器、插座和本领域中已知的其它构件。其它处理步骤可包括将焊料施加到暴露的表面层上的选择位置,以便于通过将它们施加到表面层和将它们电连接到表面层来便于将表面安装的构件结合到电路中;少量焊料小心地施加到特定位置,诸如焊料垫,在该处,表面安装的构件需要连接。为了防止焊料转移到附近的孔和通孔中(其可在不需要的地方提供导电通路,且还可导致在期望的连接位置处存在过少焊料),此孔或镀层通孔填充有"孔填充膏"。孔填充膏可为传导或非传导的膏,且向孔或通孔填充孔填充膏的工艺步骤通常称为孔填充步骤或只是"孔填充"。叠层印刷电路板子组件的其它区域(诸如刚挠性的组件的挠性部分周围的其它切口)中的孔填充膏可干扰那些其它区域的正常作用或后续处理。例如,非期望的孔填充膏可物理地占据期望保持开放或可用于其它构件或适合期望应用的区域;在另一个实例中,非期望的孔填充膏可使期望是挠性的以在期望应用中正常作用的刚挠性电路的部分***。在另一个实例中,非期望的传导性孔填充膏可提供导电通路或构件之间的非预期电连通,且引起整个电路或组件的非正常作用。因此,期望防止孔填充膏到达叠层印刷电路板子组件的那些区域,同时仍如预期填充孔和通孔。
就简单的平印刷电路板而言,刮去或刮掉放置或转移离开期望的孔填充位置的多余孔填充膏可能很简单。然而,在许多情形中,尤其是在印刷电路板不是简单的平结构而是具有不同厚度、切口等的情况下,可能很难避免孔填充膏放置或转移至非预期的区域。
为了避免孔填充膏的非期望转移,本发明提供了施加至叠层印刷电路板子组件的聚合物膜。在本发明的一些实施例中,聚合物膜使用粘合剂施加到叠层印刷电路板子组件的表面。孔在聚合物膜中产生以暴露通孔;例如,聚合物膜可切割成适合的图案,诸如使用激光器或其它切割或烧蚀机构,以便孔和期望放置孔填充膏的任何其它区域暴露,但其它区域由聚合物膜掩蔽和保护。聚合物膜粘合剂选择成将足够的粘合提供至叠层印刷电路板子组件以控制孔填充膏的移动,但其可在不再需要时容易地除去。在一些实施例中,使用了自粘合聚合物膜,其包括聚合物基础层和粘合层。在这种情况下,聚合物膜可在本文中称为粘合聚合物膜,但将理解,也可使用未结合粘合剂层的聚合物膜(施加单独的粘合材料)。可使用附接聚合物膜的热或化学方法,只要附接机构提供足够的粘性但允许除去聚合物膜而不破坏位于下面的叠层印刷电路板子组件。
在本发明中,在施加聚合物膜且在膜中产生孔来进入小瓶之后,孔填充膏施加且推入孔中以避免可能不利的显著空气携带,且通常诸如利用刮板来刮擦以除去多余物。通常,在孔填充膏"软"或部分固化或硬化以便孔填充膏按期望留在适当的位置之后,粘合剂聚合物膜从叠层印刷电路板子组件除去。除去从孔延伸的任何多余的孔填充膏,诸如通过局部打磨或其它加工操作,以在填充的孔或通孔附近的叠层印刷电路板子组件上产生局部的平表面。孔填充膏然后"硬"固化来提供改善的强度和稳定性。可施加传导包覆涂层,诸如通过"印刷"镀层工艺,以在孔填充之后产生具有足够质量的表面传导通路。作为单独的软固化和硬固化步骤的备选方案,某些孔填充膏材料可在单个步骤处完全固化,例如,诸如在除去聚合物膜之前。
在孔填充之后,焊料施加到叠层印刷电路板子组件的顶面和/或底面上的选择位置,以便可附接表面安装构件(如前文所述)。
一个或多个刚性层或"板"或层的部分可包括在叠层印刷电路板子组件中,以按期望产生刚性、挠性或刚挠性的电路板组合。刚性层可包括在叠层印刷电路板子组件的层之间,或可施加到叠层电路板的顶面或底面。对于刚挠性的电路板,通常叠层电路板的仅部分将由刚性板增强,诸如将施加表面构件的区域。所得的叠层印刷电路板子组件可不具有均匀的厚度,而是可具有梯级或不连续,具有较厚和较薄的部分。梯级、切口或其它不连续带来关于现有技术的孔填充工艺的显著难度;具体而言,除去多余孔填充膏的刮除或刮掉步骤很难、不可复制或另外不实际。在其它情况下,诸如如果叠层印刷电路板子组件的顶面或底面处的传导图案层很薄或易碎,则孔填充和多余孔填充膏的除去的现有技术的方法可破坏传导图案层。
尽管用于本发明的印刷电路板通常包括层叠在一起的多个子组件,但可使用一侧或两侧上具有图案传导层的单个基础层。此结构可具有一个或多个刚性板以用于增强印刷电路板的部分,如本文所述,与其层叠或另外连结或结合。因此,在本文使用用语"叠层印刷电路板子组件"的情况下,该用语意指还描述了包括单个子组件的结构,即使单个子组件实际上可不是"层叠"到其它子组件,而是可层叠到刚性板。类似地,基于或包括"叠层印刷电路板子组件"的后续或衍生结构的描述,例如,诸如完成且组装的印刷电路板或具有施加的至少一个聚合物膜的叠层印刷电路板,这些结构可包括单个子组件。
现在参看附图,图1A-1D示出了根据本发明的用于印刷电路板的示例性层或子组件10A-D(诸如图12中所示的印刷电路板120)。各个子组件10包括非传导基础层12,其可具有施加到非传导基础层12的一侧或两侧上的图案传导部分14。因此,各个子组件可为单侧或双侧的。图案传导部分通常由光化学蚀刻、印刷或本领域中已知的其它工艺或工艺组合来制造。子组件10可在特定层中具有孔16或具有其它切口或间隙,它们中的一些可在各种子组件10中的选择层之间对准或对应(见10A,10B,10C,10D)。尽管在某些情况下,激光钻孔可在本发明的实施例中使用(由此激光钻孔通常形成圆锥形孔),但在其它实施例中,通孔可通过除激光钻孔外的技术来产生。例如,孔16可通过对于各个孔16产生圆柱形侧壁的技术(例如,机械钻孔)形成。在一些实施例中,各个孔16包括顶部直径A和底部直径B,顶部直径A大致类似于底部直径B。在一些实施例中,侧壁/孔16的截面示出大致平行或平行的关系(例如,圆柱形)。可使用各种数目的层子组件10,诸如1到100或更多个,且印刷电路板的一些区域可相比印刷电路板的其它区域具有不同数目的层子组件。注意,在附图中,各个项目并未按比例示出;具体而言,为了图示的清楚,各个层的厚度并未按比例示出。
尽管单个子组件10可用于制造印刷电路板,但通常,多个层子组件10对准堆叠在一起,且如图2中所示层叠以形成叠层印刷电路板子组件20A。通常,子组件10(见图10A,10B,10C,10D)的一些孔16或其它切口对准,以形成穿过多个子组件10的通孔18。在一些实施例中,通孔18可由对准的孔16形成。在一些实施例中,各个通孔18包括在形状方面为圆柱形的侧壁。在一些实施例中,侧壁/通孔18的截面示出大致平行或平行的关系(例如,圆柱形)。在一些实施例中,各个通孔18包括顶部直径C和底部直径D,顶部直径C大致类似于底部直径D。通孔18可穿过所有子组件10连通,导致了印刷电路板中的穿孔,或可与少于所有的子组件10连通。一个或多个绝缘层或层的部分可包括在叠层印刷电路板子组件20A中,以限制相邻层子组件10之间的导电。一个或多个介电层或层的部分可包括在叠层印刷电路板子组件20中,以提供电容(如本领域中已知的那样),且一个或多个刚性层或"板"或层的部分也可包括在叠层印刷电路板子组件中,以提供刚度、支承或强度。
现在还参看图3,图2中所示的一些通孔18可用于使电连通在此电连通对于所得电路的正常作用是期望的地方提供于多个层子组件10之间。这些通孔18镀有传导孔镀层32,以形成传导通孔22A,22B,22C。其它孔或切口可不用于提供层子组件之间的电连通,且可不镀有传导孔镀层。这些其它孔或切口可用于传热,诸如热通孔,或用于机械安装或对准孔等。
叠层电路板子组件20A具有顶面24和底面26。一些传导通孔22A,22B延伸穿过叠层电路板子组件20A的所有层,而其它传导通孔可如前文所述是盲孔22C或埋孔(未示出)。延伸至顶面24的传导通孔22A,22B具有顶面开口28,且延伸至底面26的传导通孔22A,22B,22C具有底面开口30。图3中所示的示意图示出了两个传导性通孔22A和22B,其各自延伸穿过叠层电路板子组件20A的所有层,并且在顶面24处具有顶面开口28且在底面26处具有底面开口30(通常称为标准通孔,或贯穿通孔,或穿孔通孔)。图3还示出了为盲孔的传导通孔22C,其延伸穿过叠层电路板子组件20A的一些层且在底面26处具有底面开口30,但并未延伸至顶面24。
现在还参看图4A-9,将认识到,为了防止表面层24,26上的焊料90如下文进一步所述那样转移,通孔18或传导通孔22大体上填充有孔填充膏50(见图5)。孔填充膏50可为传导性或非传导性的,且一些通孔18或传导通孔22可填充有传导性孔填充膏50,而其它通孔18或传导通孔22或其它切口可填充有非传导性孔填充膏50。还可留下其它通孔18或传导通孔22或其它切口而不填充孔填充膏。叠层印刷电路板子组件的某些区域(诸如刚挠性组件的挠性部分周围的其它切口)中的孔填充膏可干扰那些其它区域的正常作用或后续处理。例如,非期望的孔填充膏可物理地占据期望保持开放或可用于其它构件或适合期望应用的区域;在另一个实例中,非期望的孔填充膏可使期望是挠性的以在期望应用中正常作用的刚挠性电路的部分***。在又一个实例中,非期望的传导性孔填充膏可提供导电通路或构件之间的非预期电连通,且引起完成的电路或组件的非正常作用。因此,将认识到,期望防止孔填充膏到达叠层印刷电路板子组件20A的某些区域,同时仍按期望向通孔18和传导通孔22填充孔填充膏来防止焊料90转移到通孔18,22中。
为了避免孔填充膏50非期望地转移到叠层印刷电路板子组件20A的相应表面24,26上的区域(制造者不想有孔填充膏之处),本发明人使用了图4A中所示的聚合物膜40,其优选分别施加到图3中所示的叠层印刷电路板子组件20A的顶面24和底面26中的一者或另一者或两者上(如图4C中所示)。在本发明的一些实施例中,聚合物膜40使用粘合剂(未示出)施加到叠层印刷电路板子组件20A的相应表面24,26,粘合剂施加到聚合物膜40的背面38。聚合物膜40也可通过其它公知的手段附接到叠层印刷电路板子组件20A的任一表面24,26。关于粘合剂途径,粘合剂选择成提供足够的粘合至叠层印刷电路板子组件20A以控制孔填充膏50的移动,但仍允许在不再需要聚合物膜40时有效除去。在一些实施例中,聚合物膜40是自粘性聚合物膜,其具有如图4B中所示的聚合物基础层42和粘合层44。在这种情况下,聚合物膜42可在本文中称为粘合聚合物膜40或粘合背衬聚合物膜42,但将理解,可使用并未结合粘合层的聚合物膜(施加单独的粘合材料,或如果聚合物膜可直接地粘附到叠层PCB子组件20A的表面24,26)。此外或在备选方案中,可使用将聚合物膜40附接至叠层印刷电路板子组件20A的热或化学方法,只要附接机构提供足够的粘性来限制孔填充膏50的转移,且仍允许聚合物膜40,42的容易且有效的除去,而不会破坏位于下面的叠层印刷电路板子组件20A。
例如,聚合物膜40可包括聚酰亚胺、热塑性聚烯烃(包括但不限于聚乙烯、聚丙烯、聚甲基戊烯、聚丁烯-1)、聚烯烃弹性体(包括但不限于聚异丁烯、乙烯丙烯橡胶、M级乙丙橡胶、UV处理聚烯烃、聚氯乙烯、聚酯、聚乙烯醇、聚对苯二甲酸乙二醇酯、其共聚物、其组合等。对于粘合剂背衬聚合物膜,粘合剂层44例如可包括基于溶剂的粘合剂、触敏粘合剂、压敏粘合剂、热活化粘合剂、热释放粘合剂、水溶性粘合剂,且还可包括橡胶粘合剂、硅树脂粘合剂、丙烯酸粘合剂,且可包括中等粘性粘合剂、组合等。非粘合聚合物膜40可通过施加单独的粘合剂附接至叠层印刷电路板子组件20A的表面24,26,诸如列出的那些或其它方便的粘合剂,或通过热、化学、压缩、真空或其它方法或组合。
例如,用于将聚合物膜40附接至叠层印刷电路板子组件20A的热手段可包括施加热来活化用于将聚合物膜40连结到叠层印刷电路板子组件20A上的热塑性或热固性材料。备选地,用于将聚合物膜40附接至叠层印刷电路板子组件20A的热手段可包括聚合物膜40与叠层印刷电路板子组件20A之间施加的热活化的粘合材料,以及用于活化热活化粘合材料的热源。在另一个备选方案中,用于将聚合物膜40附接至叠层印刷电路板子组件20A的热手段可包括使用热塑性的聚合物膜40,以及使用热源来充分加热热塑性聚合物膜以使其有黏性或略微熔化来可除去地结合至叠层印刷电路板子组件20A。例如,用于将聚合物膜40附接至叠层印刷电路板子组件20A的化学手段可包括用于聚合物膜的溶剂,其用于形成聚合物膜40与叠层印刷电路板子组件20A之间的弱溶剂结合。
适合的聚合物膜42的实例是具有基于溶剂的橡胶粘合剂的大约0.004英寸厚的UV处理的聚烯烃膜,称为Novacel 4228REF,由Novacel公司制造。还可使用其它类似的但具有不同大小、聚合物材料或粘合剂的聚合物膜。
聚合物膜40,42通常施加到叠层印刷电路板子组件20的顶面24和底面26两者,以产生如图4C中所示的覆盖叠层印刷电路板子组件2013。然而,在一些情形中,将聚合物膜40,42施加到顶面24或底面26中的仅一个上可为有利的。例如,在具有仅通向顶面24的盲孔的叠层印刷电路板子组件20A的情况下,有可能的是,在底面26上可不需要聚合物膜,且反之亦然。
如图4D中所示,在聚合物膜40施加到叠层印刷电路板子组件20A以形成覆盖叠层印刷电路板子组件20B之后,聚合物膜40被切割以在多个顶面开口28和/或底面开口30附近产生多个通导孔46,以允许通过相应的开口28,30进入通孔18,22。通导孔46优选使用激光切割,优选CNC激光***(未示出)或其它切割或熔化或烧蚀机构,以在到覆盖叠层PCB子组件20B的顶面24和底面26上的相应通孔18或传导通孔22的开口28,30附近产生聚合物膜40,42中的通导孔46。通导孔46允许制造者通过相应的开口28,30填充相应的通孔18,22,且聚合物膜40,42可防止或至少最小化孔膏将转移到覆盖的叠层PCB子组件20B的相应表面上的其它区域的程度,以便其它区域由聚合物膜40,42掩蔽和保护。在优选实施例中,覆盖叠层PCB子组件20'在聚合物膜40,42的粘合背衬将相应的孔46的边缘粘合到相应表面24,26的地方产生,以便孔填充膏50不能沿相应表面24,26转移离开相应的开口28,30。用于产生或切割孔46的激光***可为计算机控制的或CNC激光***,具有对应于期望的切割图案的计算机程序或软件模板。
在施加聚合物膜40,42至相应表面且在相应聚合物膜40,42中产生孔46来允许进入选择的区域(诸如到相应通孔18,20的相应开口28,30)之后,孔填充膏50施加至覆盖的叠层PCB子组件20B,以便按期望填充选择的通孔18和/或传导通孔22。孔填充膏50被推入通孔18或传导通孔22中,以便避免可不利的显著空气携带,且聚合物膜40,42的外表面通常利用刮板刮干净来除去延伸到相应通导孔46附近的聚合物膜40,42外的多余孔填充膏50,以产生覆盖且填充的叠层印刷电路板子组件20C,诸如图5中所示的那样。
在除去聚合物膜40,42之前,孔填充膏50优选充分固化或硬化来稳定孔填充膏50,以便其将不会在除去聚合物膜40,42期间脱离相应开口28,30附近的区域。
固化的量基于固化时间和固化温度。在一些实施例中,固化进行选自以下的时间:1到48小时之间、1到36小时之间、1到24小时之间、1到12小时之间、1到6小时之间、1到5小时之间、1到4小时之间,以及2到4小时之间。在一些实施例中,固化进行选自以下的时间:大约1小时、大约2小时、大约3小时、大约4小时、大约5小时、大约6小时、大约7小时、大约8小时、大约9小时、大约10小时、大约11小时、大约12小时、大约13小时、大约14小时、大约15小时、大约16小时、大约17小时、大约18小时、大约19小时、大约20小时、大约21小时、大约22小时、大约23小时、大约24小时、大约25小时、大约26小时、大约27小时、大约28小时、大约29小时、大约30小时、大约31小时、大约32小时、大约33小时、大约34小时、大约35小时、大约36小时、大约37小时、大约38小时、大约39小时、大约40小时、大约41小时、大约42小时、大约43小时、大约44小时、大约45小时、大约46小时、大约47小时和大约48小时。
在一些实施例中,固化在选自以下的温度下进行:大约18℃(64℉)到30℃(86℉)之间、大约19℃(66℉)到27℃(80℉)之间、大约20℃(68℉)到25℃(77℉)之间,以及大约21℃(70℉)到23℃(73℉)之间。在一些实施例中,固化在选自以下的温度下进行:大约18℃、大约19℃、大约20℃、大约21℃、大约22℃、大约23℃、大约24℃、大约25℃、大约26℃、大约27℃、大约28℃、大约29℃、大约30℃。
如本文使用的用语"大约"可指提到的值的+10%或-10%。例如,"大约9"理解为包含8.2到9.9。
在优选实施例中,在"软"或部分固化之后或在孔填充膏50的硬化之后,为了确保孔填充膏50按期望留在适当的位置,从覆盖和填充的叠层印刷电路板子组件20”除去聚合物膜40,42,以形成填充的叠层印刷电路板子组件200,诸如图6中所示的那样。通常,如图6中所示,在相应的开口28,30上方延伸至相应通孔18,22的多余孔填充膏50将在除去聚合物膜40,42之后暴露。
通常,在相应开口28,30上方延伸至相应通孔18,22的任何此类非期望的孔填充膏50然后将被除去,诸如通过局部打磨或其它加工操作,以使孔填充膏50的外表面与相应开口28,30附近的传导孔镀层32的顶部齐平。该步骤将使孔填充膏的表面平整图7中所示的填充和填平的叠层印刷电路板子组件20E上的相应开口28,30。在优选实施例中,孔填充膏50然后进一步固化或硬化来提供改善的强度和稳定性。该固化或硬化可为超过如上文所述的"软"固化或硬化的完全的或"硬"固化。备选地,除去聚合物膜40,42之前的初始固化或硬化可提供足够的强度和稳定性,而没有单独的第二固化或硬化步骤。
如图8中所示,传导包覆涂层80可例如通过"印刷"或镀层工艺来施加,诸如前文所述的那些,以在完成孔填充工艺之后在包覆涂层的叠层印刷电路板子组件20F上产生足够质量的表面传导通路。传导包覆涂层80可包括传导垫,诸如焊料垫82,以便于与表面安装的电气构件122(见图12)和结合这些传导焊料垫82的各种传导通路的附接和电连通。传导包覆涂层80还可包括并未结合传导焊料垫82的传导通路。
表面安装的构件122可附接到包覆涂层的叠层印刷电路板子组件20F的一个或多个暴露表面。这些表面安装的构件122可包括电阻器、电容器、电感器、继电器、开关、灯、显示构件、二极管、晶体管、集成电路、传感器、线缆、线、连接器、插座和本领域中已知的其它构件。表面安装的构件122位于特定地点,诸如包覆涂层的叠层印刷电路板子组件20F的暴露表面上的焊料垫82。为了便于通过将它们施加和电连接到表面层上来将表面安装的构件122结合到电路中,少量焊料90可施加在特定地点(诸如焊料垫82)处,在该处,将连接表面安装的构件122。一般而言,如图9中所示,焊料90施加成用于这些焊料垫82与表面安装的电气构件122之间的附接和电连通。焊料90的位置附近的任何通孔18或传导通孔22中的孔填充膏50有助于防止焊料90转移到通孔18或传导通孔22中。
如期望的那样,一个或多个刚性层100或层的部分可包括在包覆涂层的叠层印刷电路板子组件20F中,以按期望产生刚性、挠性或组合的刚挠性电路板,如图10中所示,刚性板100可用于包覆涂层的叠层印刷电路板子组件20F中的刚性层。
图11示出了包括刚性板100的示例性包覆覆层的叠层印刷电路板子组件20F。在图11的实例中,刚性板100在施加传导包覆涂层80之后施加至包覆涂层的叠层印刷电路板子组件20F的底面26。备选地,刚性板100可包括在包覆涂层的叠层印刷电路板子组件20F的层之间,或可施加到包覆涂层的叠层印刷电路板子组件20F的顶面24或底面26。多个刚性板100可包括在包覆涂层的叠层印刷电路板子组件20F中的一个或多个位置处,诸如在顶面24和底面26两者处,或在子组件10之间的多个位置处,在包覆涂层的叠层印刷电路板子组件20F内,或它们的组合。对于刚挠性电路板,通常包覆涂层的叠层电路板子组件20F的仅部分将由刚性板100增强,诸如将施加表面安装的构件122的区域,但可能有利的是增强刚挠性电路板的其它区域,以便有助于随后组装到结合印刷电路板的装置中。刚性板100可包括在包覆涂层的叠层印刷电路板子组件20F内的子组件10之间,诸如通过层叠步骤,或通过层叠或粘合剂、热、化学、压缩、真空或其它方法或组合来施加到包覆涂层的叠层印刷电路板子组件20F的顶面24或底面26,例如,诸如用于将聚合物膜40施加到包覆涂层的叠层印刷电路板子组件20F上而引用的那些。刚性板100可包括图案传导层,且可具有孔或通孔18或传导通孔22;以此方式,电路元件可与刚性板100结合。表面安装的构件122也可安装至刚性板100。备选地,刚性板100可简单地提供刚度或强度,而不具有电路元件(诸如图案传导层或表面安装的构件122)。
图12示出了印刷电路板120,其包括包覆涂层的叠层印刷电路板子组件20F,结合了刚性板100,装有表面安装的构件122。注意,叠层印刷电路板子组件20的一些详细元件(诸如表面上的传导图案)如前文所述那样存在,但该图中并未示出。在该实例中,示出了刚性板100的两个单独的区段,但切口124通过使用聚合物层40免受不需要的孔填充膏50,如在一些表面安装的构件122附近具有通孔(该视图中未示出)。尽管印刷电路板120的顶面的该视图中不可见,印刷电路板120的底面也可具有表面安装的构件122。在该实例中,刚性板100附连到包覆涂层的叠层印刷电路板子组件20F的底面,但刚性板100可备选地附连到包覆涂层的叠层印刷电路板子组件20F的顶面,或结合在包覆涂层的叠层印刷电路板子组件20F内的层子组件10中或之间,或它们的组合。在所示实例中,底面是不规则的,具有由附连刚性板100产生的一个或多个梯级126;这是其中通过使用根据本发明的聚合物层40保护叠层印刷电路板子组件20免受不需要的孔填充膏放置或转移特别有用的情形的实例。
图13示出了本发明的示例性实施例,其中用于制造印刷电路板130的工艺包括以下步骤:提供叠层印刷电路板子组件132,将聚合物膜施加至叠层印刷电路板子组件134,以及在聚合物膜中产生通导孔来暴露通孔136。将认识到,项目号是指所示的工艺中的步骤,而非物理构件。
在备选实施例中,工艺包括以下步骤:提供叠层印刷电路板子组件,将聚合物膜暂时附接至叠层印刷电路板子组件,切割聚合物膜中的孔来暴露通孔,利用孔填充膏填充暴露的通孔,使用聚合物膜防止孔填充膏置于或转移到叠层印刷电路板子组件的非期望区域,以及从叠层印刷电路板子组件除去聚合物膜。
额外实施例优选包括提供粘合剂的步骤,且其中将聚合物膜暂时附接到叠层印刷电路板子组件上的步骤通过使用提供的粘合剂来实现。
备选额外实施例优选包括以下步骤:提供用于将聚合物膜暂时附接至叠层印刷电路板子组件的热手段,以及使用热手段来将聚合物膜暂时附接至叠层印刷电路板子组件。
进一步的额外实施例优选包括以下步骤:提供用于将聚合物膜暂时附接至叠层印刷电路板子组件的化学手段,以及使用化学手段来将聚合物膜暂时附接至叠层印刷电路板子组件。
其它实施例优选包括除去多余孔膏的进一步的步骤。
进一步的实施例优选包括施加传导包覆涂层的进一步的步骤。
更进一步的实施例优选包括施加焊料的进一步的步骤。
还进一步的实施例优选包括施加表面安装的构件的进一步的步骤。
在一些实施例中,粘合聚合物膜优选用于保护刚挠性的电路板的挠性部分。
在还有其它实施例中,粘合聚合物膜优选用于保护印刷电路板上的精细传导通路。
在图14中所示的进一步的示例性实施例中,一种用于制造印刷电路板140的工艺优选包括以下步骤:提供聚合物膜142A,提供叠层印刷电路板子组件142B,提供可固化孔填充膏142C,提供用于将聚合物膜附接至叠层印刷电路板子组件141的手段,将聚合物膜暂时粘合至叠层印刷电路板子组件143,其中将聚合物膜暂时粘合至叠层印刷电路板子组件的步骤使用以下至少一者实现:使用粘合剂手段144A、使用热手段144B、使用化学手段144C或使用机械手段144D,切割聚合物膜中的孔来暴露通孔145,利用可固化孔填充膏146填充暴露的通孔,使用聚合物膜来防止可固化孔填充膏置于或转移到叠层印刷电路板子组件147的非期望区域中,部分地固化可固化孔填充膏148,除去聚合物膜149,除去多余的部分固化的可固化孔填充膏150、完全固化可固化孔填充膏151,将传导包覆涂层施加至叠层印刷电路板子组件152,除去传导包覆涂层153的非期望部分,将焊料施加到传递包覆涂层154上的选择位置,将刚性板粘合到叠层印刷电路板子组件155的一部分,以及使用焊料将至少一个表面安装的构件附接到叠层印刷电路板子组件156。注意,这里的项目号是指工艺中的步骤,而非物理构件。
备选地,在优选实施例中,图14中所示的工艺可通过较早(诸如在步骤142B(提供叠层PCB子组件)之后的任何点)包括步骤155(粘合刚性板)来改变。在其它备选方案中,图14中所示的工艺可通过在PCB子组件叠层中包括刚性板来改变,因此刚性板已经包括在步骤142B(提供叠层PCB子组件)中。类似地,图13中所示的工艺可使用包括刚性板的叠层PCB子组件,或粘合刚性板的步骤可加到图13的工艺。
本发明通过保护电路板的精细结构、防止孔填充膏破坏或干扰电路板的部分和/或提供较容易或更可靠的多余孔填充膏的除去来改善电路板制造。
本发明对于组合的刚挠性电路板制造(其中各种切口和挠性部分会由孔填充膏破坏,且其中表面不是平的)特别有价值。在存在不同厚度的情况下,诸如刚性部分附近的切口或挠性部分,处理孔填充膏的常规平整或打磨途径不会达到期望的结果,而是会在一些区域中留下非期望的孔填充膏,或将破坏印刷电路板的区域。发明的方法提供了更容易且更可靠的叠层印刷电路板制造。
组合所示和所述的示例性实施例的各种特征的实施例可组合来获得其它有用的实施例。这些工艺步骤可再排序来获得其它有用实施例。可对本发明作出各种改型而不脱离其明显的范围。
Claims (38)
1.一种用于制造印刷电路板的工艺,包括以下步骤:
提供具有顶面和多个通孔的叠层印刷电路板子组件;所述多个通孔中的各个通孔包括在所述顶面中的顶面开口;
将聚合物膜施加到所述叠层印刷电路板子组件的顶面;
在多个顶面开口中的各个附近、在所述聚合物膜中产生孔,使得所述多个通孔中的各个通孔的顶面开口暴露以便于进入所述多个通孔中的各个通孔以用于后续孔填充步骤;以及
利用孔填充膏填充所述多个通孔中的各个通孔。
2.根据权利要求1所述的工艺,其特征在于,所述聚合物膜是具有粘合剂背衬的粘合剂背衬聚合物膜;且其中将所述粘合剂背衬聚合物膜施加到所述顶面的步骤包括将所述粘合剂背衬粘合到所述顶面。
3.根据权利要求1所述的工艺,其特征在于,将所述聚合物膜施加到所述顶面的步骤还包括将粘合剂施加到所述聚合物膜的背面使得所述粘合剂粘合到所述聚合物膜的背面的步骤;且将所述聚合物膜施加到所述叠层印刷电路板子组件的顶面的步骤包括将所述粘合剂粘合到所述顶面。
4.根据权利要求1所述的工艺,其特征在于,所述孔填充膏是在其固化时将至少部分硬化的孔填充膏,且其中在利用孔填充膏填充所述多个通孔中的各个通孔之后,所述工艺还包括至少部分地固化所述孔填充膏的步骤。
5.根据权利要求4所述的工艺,其特征在于,在至少部分地固化所述孔填充膏的步骤之后,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件的顶面除去所述聚合物膜。
6.根据权利要求4所述的工艺,其特征在于,在至少部分地固化所述孔填充膏的步骤之后,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件的顶面除去所述聚合物膜;以及
在除去所述聚合物膜的步骤之后进一步固化所述孔填充膏。
7.根据权利要求1所述的工艺,其特征在于,在所述多个顶面开口附近在所述聚合物膜中产生孔的步骤还包括:
以由计算机程序指示的方式使用计算机数控激光器切割所述聚合物膜来暴露所述多个顶面开口。
8.根据权利要求1所述的工艺,其特征在于,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件除去所述聚合物膜。
9.根据权利要求1所述的工艺,其特征在于,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件除去所述聚合物膜;以及使用计算机数控钎焊***来根据计算机程序将可表面安装的电气构件装固到所述叠层印刷电路板子组件。
10.根据权利要求1所述的工艺,其特征在于,所述叠层印刷电路板子组件还包括底面;所述多个通孔中的各个通孔具有所述底面中的底面开口;且施加至所述顶面的所述聚合物膜是第一聚合物膜;
其中所述工艺还包括以下步骤:
将第二聚合物膜施加至所述底面;以及
在所述底面中的多个底面开口中的各个附近、在所述第二聚合物膜中产生孔。
11.一种用于制造印刷电路板的工艺,包括以下步骤:
提供具有顶面和多个通孔的叠层印刷电路板子组件;所述多个通孔中的各个通孔包括在所述顶面中的顶面开口;
将粘合剂背衬的聚合物膜的片施加到所述叠层印刷电路板子组件的顶面;以及
在所述多个顶面开口中的各个顶面开口附近、在粘合剂背衬的聚合物膜的所述片中产生孔,以便于进入所述多个通孔中的各个通孔以用于随后的孔填充步骤。
12.根据权利要求11所述的工艺,其特征在于,所述工艺还包括以下步骤:利用孔填充膏填充所述多个通孔中的各个通孔。
13.根据权利要求11所述的工艺,其特征在于,所述粘合剂背衬的聚合物膜是具有粘合剂背衬的聚合物膜。
14.根据权利要求13所述的工艺,其特征在于,所述粘合剂背衬的主要成分是橡胶。
15.根据权利要求12所述的工艺,其特征在于,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件除去所述粘合剂背衬的聚合物膜。
16.根据权利要求12所述的工艺,其特征在于,所述孔填充膏是在其固化时将至少部分地硬化的孔填充膏,且其中在利用孔填充膏填充所述多个通孔中的各个通孔之后,所述工艺还包括至少部分地固化所述孔填充膏的步骤。
17.根据权利要求16所述的工艺,其特征在于,在至少部分地固化所述孔填充膏的步骤之后,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件的顶面除去所述粘合剂背衬的聚合物膜。
18.根据权利要求16所述的工艺,其特征在于,在至少部分地固化所述孔填充膏的步骤之后,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件的顶面除去所述粘合剂背衬的聚合物膜;以及
在除去所述聚合物膜的步骤之后进一步固化所述孔填充膏。
19.根据权利要求11所述的工艺,其特征在于,在所述多个顶面开口附近在所述粘合剂背衬的聚合物膜中产生孔的步骤还包括:
以由计算机程序指示的方式使用计算机数控激光器切割所述粘合剂背衬的聚合物膜来暴露所述多个顶面开口。
20.根据权利要求12所述的工艺,其特征在于,所述工艺还包括以下步骤:
从所述叠层印刷电路板子组件除去所述聚合物膜;以及使用计算机数控钎焊***来根据计算机程序将可表面安装的电气构件装固到所述叠层印刷电路板子组件。
21.根据权利要求11所述的工艺,其特征在于,所述叠层印刷电路板子组件具有底面;所述多个通孔中的各个通孔包括所述顶面中的开口和所述底面中的开口,且粘合剂背衬的聚合物膜的所述片是所述粘合剂背衬的聚合物膜的第一片;且其中所述工艺还包括以下步骤:
将粘合剂背衬的聚合物膜的第二片施加至所述底面;以及
在所述底面中的多个底面开口中的各个附近在粘合剂背衬的聚合物膜的所述第二片中产生孔。
22.一种用于制造印刷电路板的工艺,包括以下步骤:
提供叠层印刷电路板子组件,其具有顶面和多个通孔,所述多个通孔中的各个;
将聚合物膜施加至所述叠层印刷电路板子组件的顶面;
在所述多个通孔中的各个通孔附近、在所述聚合物膜中产生孔以便使所述通孔可进入;
利用可固化孔填充膏填充所述多个通孔中的各个通孔;
至少部分地固化所述可固化孔填充膏;
从所述叠层印刷电路板子组件除去所述聚合物膜;以及
将可表面安装的电气构件钎焊至所述叠层印刷电路板子组件。
23.根据权利要求22所述的工艺,其特征在于,在除去所述聚合物膜的步骤之后,所述工艺还包括将刚性板装固到所述叠层印刷电路板子组件的一部分的步骤。
24.根据权利要求22所述的工艺,其特征在于,所述叠层印刷电路板子组件具有顶面和底面,且其中所述聚合物膜施加到所述叠层印刷电路板子组件的顶面和底面两者,且其中在所述多个通孔附近施加到所述叠层印刷电路板子组件的顶面和底面两者的聚合物膜中产生孔以便暴露所述多个通孔。
25.一种覆盖的叠层印刷电路板子组件,包括:
叠层印刷电路板子组件,其包括多个层合子组件、顶面、底面,以及使所述层合子组件中的某些电互连的多个通孔;
所述多个通孔中的各个通孔,其包括所述顶面中的顶面开口和所述底面中的底面开口;以及,
粘合到由所述顶面、所述底面以及所述顶面和所述底面组成的组中的一者的可除去的聚合物膜材料;其中粘合到所述顶面、所述底面或所述顶面和所述底面的在所述顶面或所述底面中的多个顶面开口或底面开口中的任一个附近的任何聚合物膜材料都包括设计成便于在所述多个通孔中的各个通孔中沉积孔填充膏的各个此类开口附近的孔。
26.根据权利要求25所述的覆盖的叠层印刷电路板子组件,其特征在于,所述可除去的聚合物膜材料还包括粘合剂背衬,且所述粘合剂背衬朝所述叠层印刷电路板子组件的顶面和底面中的至少一者定向且与其接触,从而将所述可除去的聚合物膜材料粘合到所述叠层印刷电路板子组件的顶面和底面中的至少一者。
27.根据权利要求26所述的覆盖的叠层印刷电路板子组件,其特征在于,所述可除去的聚合物膜材料的片粘合到所顶面和所述底面中的各个。
28.一种用于制造印刷电路板的工艺,包括以下步骤:
提供具有顶面、底面和多个通孔的叠层印刷电路板子组件;所述多个通孔中的各个通孔包括所述顶面中的顶面开口和所述底面中的底面开口;
将聚合物膜的第一片施加到所述叠层印刷电路板子组件的顶面,且将聚合物膜的第二片施加到所述叠层印刷电路板子组件的底面;以及
在聚合物膜的相应片中的各个中产生多个孔,所述孔中的各个孔分别在所述多个顶面开口或所述多个底面开口中的一个附近,以便暴露相应开口中的各个开口以便于利用孔填充膏填充所述通孔中的各个通孔的后续步骤。
29.根据权利要求28所述的工艺,其特征在于,分别在所述顶面和所述底面中的多个开口附近在聚合物膜的相应片中产生多个孔的步骤还包括:
以由计算机程序指示的方式使用计算机数控激光器切割所述聚合物膜来暴露所述多个顶面开口和底面开口。
30.根据权利要求1所述的工艺,其特征在于,所述多个通孔中的各个通孔包括顶部直径和底部直径,所述顶部直径大致等于所述底部直径。
31.根据权利要求1所述的工艺,其特征在于,所述多个通孔中的各个通孔通过机械钻孔形成。
32.根据权利要求5所述的工艺,其特征在于,至少部分地固化所述孔填充膏的步骤包括以两小时到四小时之间的固化时间段固化所述孔填充膏。
33.根据权利要求32所述的工艺,其特征在于,至少部分地固化所述孔填充膏的步骤包括将所述孔填充膏固化选自以下的时间:1到48小时之间、1到36小时之间、1到24小时之间、1到12小时之间、1到6小时之间、1到5小时之间、1到4小时之间,以及2到4小时之间。
34.根据权利要求32所述的工艺,其特征在于,至少部分地固化所述孔填充膏的步骤包括将所述孔填充膏固化选自以下的时间:大约1小时、大约2小时、大约3小时、大约4小时、大约5小时、大约6小时、大约7小时、大约8小时、大约9小时、大约10小时、大约1小时、大约12小时、大约13小时、大约14小时、大约15小时、大约16小时、大约17小时、大约18小时、大约19小时、大约20小时、大约21小时、大约22小时、大约23小时、大约24小时、大约25小时、大约26小时、大约27小时、大约28小时、大约29小时、大约30小时、大约31小时、大约32小时、大约33小时、大约34小时、大约35小时、大约36小时、大约37小时、大约38小时、大约39小时、大约40小时、大约41小时、大约42小时、大约43小时、大约44小时、大约45小时、大约46小时、大约47小时和大约48小时。
35.根据权利要求32所述的工艺,其特征在于,至少部分地固化所述孔填充膏的所述步骤包括在选自以下的温度下固化所述孔填充膏:18℃到30℃之间、19℃到27℃之间、20℃到25℃之间,以及21℃到23℃之间。
36.根据权利要求32所述的工艺,其特征在于,至少部分地固化所述孔填充膏的所述步骤包括在选自以下的温度下固化所述孔填充膏:大约18℃、大约19℃、大约20℃、大约21℃、大约22℃、大约23℃、大约24℃、大约25℃、大约26℃、大约27℃、大约28℃、大约29℃、大约30℃。
37.根据权利要求32所述的工艺,其特征在于,所述工艺还包括:
在从所述叠层印刷电路板子组件的顶面除去所述聚合物膜的步骤之后,将传导包覆涂层施加到所述叠层印刷电路板的顶面。
38.根据权利要求37所述的工艺,其特征在于,所述工艺还包括:
将可表面安装的电气构件钎焊至所述叠层印刷电路板子组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010059097.9A CN111263535A (zh) | 2015-07-15 | 2016-07-14 | 制造印刷电路板的方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562192800P | 2015-07-15 | 2015-07-15 | |
US62/192,800 | 2015-07-15 | ||
PCT/US2016/042359 WO2017011703A1 (en) | 2015-07-15 | 2016-07-14 | Methods of manufacturing printed circuit boards |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010059097.9A Division CN111263535A (zh) | 2015-07-15 | 2016-07-14 | 制造印刷电路板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108369832A CN108369832A (zh) | 2018-08-03 |
CN108369832B true CN108369832B (zh) | 2020-02-21 |
Family
ID=57758256
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010059097.9A Pending CN111263535A (zh) | 2015-07-15 | 2016-07-14 | 制造印刷电路板的方法 |
CN201680051216.8A Expired - Fee Related CN108369832B (zh) | 2015-07-15 | 2016-07-14 | 制造印刷电路板的方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010059097.9A Pending CN111263535A (zh) | 2015-07-15 | 2016-07-14 | 制造印刷电路板的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10524366B2 (zh) |
CN (2) | CN111263535A (zh) |
IL (1) | IL256835A (zh) |
WO (1) | WO2017011703A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016119825A1 (de) * | 2016-10-18 | 2018-04-19 | HELLA GmbH & Co. KGaA | Leiterplatte |
CN113286451B (zh) * | 2021-05-24 | 2022-07-19 | 四川海英电子科技有限公司 | 一种hdi多层电路板叠层导盲孔制作方法 |
CN114554733B (zh) * | 2022-04-25 | 2022-06-28 | 绵阳新能智造科技有限公司 | 一种层叠pcb板的粘贴装置 |
CN116437578B (zh) * | 2023-06-13 | 2023-09-15 | 江油星联电子科技有限公司 | 一种印刷电路板生产用贯孔装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504277A (en) * | 1993-10-26 | 1996-04-02 | Pacific Microelectronics Corporation | Solder ball array |
CN1213121C (zh) * | 2001-01-16 | 2005-08-03 | 罗姆和哈斯公司 | 含有天然橡胶胶乳的压敏粘合带 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2636537B2 (ja) * | 1991-04-08 | 1997-07-30 | 日本電気株式会社 | プリント配線板の製造方法 |
JP2587593B2 (ja) * | 1993-09-22 | 1997-03-05 | 松下電器産業株式会社 | プリント配線板及びその製造方法 |
US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
JPH118471A (ja) * | 1997-06-18 | 1999-01-12 | Hitachi Ltd | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 |
JP2977198B1 (ja) * | 1998-10-20 | 1999-11-10 | 日本特殊陶業株式会社 | プリント配線板の製造方法 |
US6337037B1 (en) * | 1999-12-09 | 2002-01-08 | Methode Electronics Inc. | Printed wiring board conductive via hole filler having metal oxide reducing capability |
JP2002057459A (ja) * | 2000-08-09 | 2002-02-22 | Mitsubishi Gas Chem Co Inc | 複合セラミックスプリント配線板の製造法 |
JP4488684B2 (ja) * | 2002-08-09 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板 |
US6838372B2 (en) * | 2002-09-25 | 2005-01-04 | Cookson Electronics, Inc. | Via interconnect forming process and electronic component product thereof |
JP2004266094A (ja) * | 2003-02-28 | 2004-09-24 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
KR20050040017A (ko) * | 2003-10-27 | 2005-05-03 | 삼성전기주식회사 | 미세 동박이 형성된 연성동박적층원판 및 이를 이용한미세 비아홀이 형성된 리지드-플렉서블 기판의 제조 방법 |
JP4862893B2 (ja) * | 2006-06-02 | 2012-01-25 | 株式会社村田製作所 | 多層セラミック電子部品およびその製造方法 |
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP5582944B2 (ja) * | 2009-09-28 | 2014-09-03 | 京セラ株式会社 | 配線基板、積層板及び積層シート |
WO2012029622A1 (ja) * | 2010-08-31 | 2012-03-08 | 京セラ株式会社 | 配線基板およびその実装構造体 |
US20130043067A1 (en) * | 2011-08-17 | 2013-02-21 | Kyocera Corporation | Wire Substrate Structure |
CN102548251B (zh) * | 2011-12-12 | 2014-06-25 | 深圳崇达多层线路板有限公司 | Pcb真空压合塞孔工艺 |
US9545017B2 (en) * | 2013-02-15 | 2017-01-10 | Ormet Circuits, Inc. | Structures for z-axis interconnection of multilayer electronic substrates |
JP2015041718A (ja) * | 2013-08-23 | 2015-03-02 | マイクロン テクノロジー, インク. | 半導体装置及びその製造方法 |
JP2015050315A (ja) * | 2013-08-31 | 2015-03-16 | イビデン株式会社 | 結合型のプリント配線板及びその製造方法 |
JP2015050314A (ja) * | 2013-08-31 | 2015-03-16 | イビデン株式会社 | 結合型プリント配線板及びその製造方法 |
JP2015082644A (ja) * | 2013-10-24 | 2015-04-27 | イビデン株式会社 | フレックスリジッド配線板及びフレックスリジッド配線板の製造方法 |
JP6601814B2 (ja) * | 2014-05-21 | 2019-11-06 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
-
2016
- 2016-07-14 WO PCT/US2016/042359 patent/WO2017011703A1/en active Application Filing
- 2016-07-14 US US15/743,837 patent/US10524366B2/en active Active
- 2016-07-14 CN CN202010059097.9A patent/CN111263535A/zh active Pending
- 2016-07-14 CN CN201680051216.8A patent/CN108369832B/zh not_active Expired - Fee Related
-
2018
- 2018-01-10 IL IL256835A patent/IL256835A/en unknown
-
2019
- 2019-11-19 US US16/687,986 patent/US20200084895A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504277A (en) * | 1993-10-26 | 1996-04-02 | Pacific Microelectronics Corporation | Solder ball array |
CN1213121C (zh) * | 2001-01-16 | 2005-08-03 | 罗姆和哈斯公司 | 含有天然橡胶胶乳的压敏粘合带 |
Also Published As
Publication number | Publication date |
---|---|
US20200084895A1 (en) | 2020-03-12 |
IL256835A (en) | 2018-03-29 |
CN111263535A (zh) | 2020-06-09 |
CN108369832A (zh) | 2018-08-03 |
US10524366B2 (en) | 2019-12-31 |
US20180206347A1 (en) | 2018-07-19 |
WO2017011703A1 (en) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200084895A1 (en) | Methods of Manufacturing Printed Circuit Boards | |
CN102487577B (zh) | 软硬结合电路板的制作方法 | |
EP2705735B1 (en) | Method for manufacturing printed circuit board | |
US8978244B2 (en) | Method for manufacturing printed circuit board | |
WO2014203718A1 (ja) | 樹脂多層基板の製造方法 | |
US10321560B2 (en) | Dummy core plus plating resist restrict resin process and structure | |
US9210811B2 (en) | Compact rigid-flexible printed circuit board and method for manufacturing same | |
US10356909B1 (en) | Embedded circuit board and method of making same | |
US20150062846A1 (en) | Printed circuit board and method of manufacturing the same | |
EP2141973A1 (en) | Method of providing conductive structures in a multi-foil system and multi-foil system comprising same | |
KR20180060695A (ko) | 리지드 플렉시블 임베디드 인쇄회로기판 제조방법 | |
CN113973420A (zh) | 软硬结合板及软硬结合板的制作方法 | |
CN103607846A (zh) | 一种挠性印刷基板的制造方法 | |
KR101989798B1 (ko) | 연성회로기판의 제조방법 및 이에 의해 제조된 연성회로기판 | |
KR100525558B1 (ko) | 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판 | |
CN103313533B (zh) | 多层柔性配线板的制造方法 | |
JPH0936499A (ja) | エポキシ系フレキシブルプリント配線基板 | |
JPH07170029A (ja) | フレキシブル・プリント配線板およびその製造方法 | |
TWI401010B (zh) | 軟硬結合電路板之製作方法 | |
JP7265560B2 (ja) | 積層体およびその製造方法、ならびにプリント配線板の製造方法 | |
KR101957242B1 (ko) | 인쇄회로기판 제조방법 | |
JPH0434993A (ja) | 可撓部を有する多層プリント配線板の製造方法 | |
JP2005235849A (ja) | 薄型基板用固定治具 | |
JP2005183424A (ja) | 薄型基板固定治具 | |
JP2008177344A (ja) | プリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200221 Termination date: 20210714 |
|
CF01 | Termination of patent right due to non-payment of annual fee |