CN108365847B - 针对电荷型sar-adc寄生电容的校准方法 - Google Patents
针对电荷型sar-adc寄生电容的校准方法 Download PDFInfo
- Publication number
- CN108365847B CN108365847B CN201711483390.2A CN201711483390A CN108365847B CN 108365847 B CN108365847 B CN 108365847B CN 201711483390 A CN201711483390 A CN 201711483390A CN 108365847 B CN108365847 B CN 108365847B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- adc
- capacitance
- sar
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 111
- 238000005070 sampling Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000013461 design Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 13
- 229920005994 diacetyl cellulose Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种针对电荷型SAR‑ADC寄生电容的校准方法，所述电荷型SAR‑ADC包括LSB电容阵列，将LSB电容阵列的所有上极板与第一补偿电路的一端相连，第一补偿电路的另一端接任意恒定电位，第一补偿电路由第一固定电容Cdl和第一可调电容Cdl＇并联组成，通过调节第一补偿电路来调节SAR‑ADC的非线性误差。LSB电容阵列中单位电容值为Cu，共L位，从低位到高位分别以2倍的关系递增，最高位电容值为2L‑1Cu。当LSB电容阵列的总电容值为CLt时，则如下关系式成立：CLt＝(2L‑1)·Cu+Cdl+Cdl＇。所述针对电荷型SAR‑ADC寄生电容的校准方法能达到很高的线性和增益的调节精度，特别适合高精度ADC的设计。
Description
技术领域
本发明涉及一种芯片设计领域，特别涉及一种针对电荷型SAR-ADC寄生电容的校准方法。
背景技术
模拟和数字信号之间的转换是信号处理重要的组成部分，自然界的声、光、电等模拟信号要先经过模拟数字转换器(ADC)转成数字信号才能被数字***进一步的转换和处理。不同的***对ADC的指标要求也不尽相同，不同的ADC指标要求都有相应的ADC结构与之相适应。随着集成电路工艺尺寸的减小和制造工艺精度的提高，目前应用最为广泛的ADC结构有SAR-ADC、sigma-delta ADC和流水线ADC。而逐次逼近转换器(SAR-ADC)具有中等速度、中等精度、低功耗和低成本的综合优势，在更加广阔的领域中得到了应用。
SAR-ADC的基本结构包含一个比较器、一个数字模拟转换器(DAC)和一个逐次逼近控制器(SAR)。它将采样信号与已知电压不断地进行比较，一个周期完成一位转换，N个周期完成N位转换，SAR-ADC的分辨率和转换速度是相互矛盾的。其中ADC的精度主要由数字模拟转换器的精度决定。数字模拟转换器的结构很多，应用最为广泛的为电荷型数模转换器，如图1所示。所谓电荷型数模转换器的工作过程是通过电荷在二元比例划分电容阵列中的再分配来完成的，通过电荷的再分配将输入电压与基准电压比例进行比较，找到最接近输入电压的基准电压比例，也就实现了模拟和数字之间的转换。电荷型DAC的精度和所需要的面积都是限制位数的因素，其中，精度指的是电容的比例精度。电容的比例精度与电容的面积正相关，要想实现更高的比例精度，必须消耗更大的面积。在现有的工艺条件下，电容比例精度可以低至0.1％，0.1％的电容比例精度只适用于电容比例接近1时，当比例增大时，这个精度会相应减小。相同的条件下不经过数字校准的电荷型DAC一般可以达到10-bit的精度，也就是说二元比例划分的电容阵列中最大电容和最小电容之间的比值为512:1。为了使匹配精度不会随着DAC精度的增加而下降，可以将一个高精度DAC划分成多个子DAC，每个子DAC之间通过缩放电容来实现连接，如图2所示。MSB和LSB分别M位和L位的子DAC，电容Ca为缩放电容，将MSB和LSB连接成一个M+L位的DAC。为了保证每个子DAC的匹配精度，单个子DAC的位数不宜过高。当整个DAC的精度很高时，为了保证单个子DAC的匹配精度，可以将整个电容阵列分成多个分段，通过多个缩放电容进行连接。为了保证各个分段DAC之间的线性关系，需要满足以下公式：
Ca·Ceq/(Ca+Ceq)＝k·Cu
理想情况下电容分段解决了匹配精度随着DAC精度的增加而下降的问题，但是在非理想情况下，电容的上下极板对地和极板之间存在寄生电容，如附图3所示。Top、Bottom两点为电容的两端，Shield端为电容的屏蔽端(用于屏蔽电容极板和衬底的干扰)或者衬底。Cpa为Top、Bottom两端的走线寄生电容。Cp1和Cp2分别为Top/Shield和Bottom/Shield之间的寄生电容。由于该寄生电容在设计的时候并没有考虑，况且寄生电容会随着工艺角的变化而变化，所以该寄生电容的存在会引起各个分段DAC之间的非线性。
为了调节各个分段电容之间的非线性，通常的做法是在电路中引入可调电容Ca＇，如图4所示。Ca＇的调节是通过MOS开关或者FIB的方式接入A、B两点或者与A、B两点断开。由于同一批次的电容寄生是一样的，可以通过流片后的测量结果对可变电容进行线性调节，使调节后的子DAC之间满足线性要求。
通过对以上现有技术的研究和实际电路***应用环境的考虑很容易发现现有技术存在以下缺点：
(1)一般情况下，为了减小缩放电容的寄生电容，缩放电容的取值相对较小。当ADC对线性化要求很高时，就需要缩放电容中可调节部分的精度要足够高，为了实现足够高的电容调节精度需要足够小的电容，当电容小到与调节开关寄生电容相当时，将无法向更高精度调节，导致调节精度受限。
(2)当缩放电容采用MOS开关方式进行调节时，A点或者B点必然会与调节开关的一端相连，而A、B两点的电压在转换过程中会剧烈变化，电压的变化会导致调节开关寄生电容的剧烈变化，A、B两点寄生电容的变化会严重影响ADC本身的精度和增益。
(3)当采用FIB的方式调节缩放电容时，需要对每颗芯片进行FIB调节，由于FIB本身存在经济和时间成本，采用此种方式，在大幅增加芯片的成本的同时也严重限制的芯片的产能。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种针对电荷型SAR-ADC寄生电容的校准方法，用于高精度SAR-ADC设计。
为实现上述目的，本发明提供了一种针对电荷型SAR-ADC寄生电容的校准方法，所述电荷型SAR-ADC包括LSB电容阵列，将LSB电容阵列的所有上极板与第一补偿电路的一端相连，第一补偿电路的另一端接任意恒定电位，第一补偿电路由第一固定电容Cdl和第一可调电容Cdl＇并联组成，通过调节第一补偿电路来调节SAR-ADC的非线性误差。LSB电容阵列中单位电容值为Cu，共L位，从低位到高位分别以2倍的关系递增，最高位电容值为2L-1Cu。当LSB电容阵列的总电容值为CLt时，则如下关系式成立：CLt＝(2L-1)·Cu+Cdl+Cdl＇。
优选地，上述技术方案中，所述第一可调电容Cdl＇由多个电容组电路并联组成。所述第一可调电容Cdl＇中的每个所述电容组电路均由两个电容串联组成，并且其中一个电容与一个选通开关并联。
优选地，上述技术方案中，所述第一可调电容中的每个所述电容组电路中的电容取值相同或不同。
优选地，上述技术方案中，所述电荷型SAR-ADC还包括MSB电容阵列，将所述MSB电容阵列的所有上极板与第二补偿电路的一端相连，所述第二补偿电路的另一端一路通过选通开关接入任意恒定电位，另一路通过另一选通开关接入采样信号。所述第二补偿电路由第二固定电容和第二可调电容并联组成。通过调节所述第二补偿电路调节所述SAR-ADC的整体增益。所述MSB电容阵列中单位电容值为Cu，共M位，从低位到高位分别以2倍的关系递增，最高位电容值为2M-1Cu。
优选地，上述技术方案中，所述第二可调电容由N个电容组电路并联组成。所述第二可调电容中的每个电容组电路均由两个电容串联组成，其中一个电容与一个选通开关并联。
优选地，上述技术方案中，所述第二可调电容中的每个所述电容组电路中的电容取值相同或不同。
优选地，上述技术方案中，所述电荷型SAR-ADC还包括比较器。所述电荷型SAR-ADC的采样只针对所述MSB电容阵列进行，在转换过程中，根据所述比较器判别结果将各个权重电容的下极板陆续接到基准电位上，当采样电容与接到基准电位的总电容之比等于1时，所述电荷型SAR-ADC增益为1；当采样电容与接到基准电位的总电容之比大于1时，所述电荷型SAR-ADC增益为小于1；当采样电容与接到基准电位的总电容之比小于1时，所述电荷型SAR-ADC增益为大于1。
与现有技术相比，本发明具有如下有益效果：能达到很高的线性和增益的调节精度，特别适合高精度ADC的设计。
附图说明
图1是根据现有技术的电荷型SAR-ADC的电路框架图。
图2是根据现有技术的DAC分段的电荷型SAR-ADC电路框架图。
图3是根据现有技术的电容寄生示意图。
图4是根据现有技术的DAC分段且寄生电容校准的电荷型SAR-ADC电路框架图。
图5是根据本发明一实施方式的电荷型SAR-ADC寄生电容的校准方法的SAR-ADC电路框架图。
图6是根据本发明一实施方式的电荷型SAR-ADC寄生电容的校准方法的可调电容结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
本发明的目的是提出一种针对电荷型SAR-ADC寄生电容的校准方法。如图5所示。图5是根据本发明一实施方式的电荷型SAR-ADC寄生电容的校准方法的SAR-ADC电路框架图。
首先在只有MSB电容参与采样的电路基础上，分别引入固定电容和可调节电容用来调节A、B两点寄生电容所引起的线性误差和增益误差。其中，Cdl和Cdl＇用于调节各个分段子DAC之间的线性关系，Cdm和Cdm＇用于调节ADC的整体增益。
第一固定电容Cdl和第一可调节电容Cdl＇的上极板接A点，下极板接VCM，其中VCM为任意恒定电位。Cdl的引入使缩放电容两端子DAC之间基本满足线性关系。但是由于每个电容存在极板寄生电容，只引入Cdl是不能满足所有工艺角下各个子DAC之间的线性关系的，因此需要引入Cdl＇用于调节不同工艺角下的寄生电容的变化。
为了保证分段DAC之间的线性关系，需要缩放电容Ca两端相邻位保持两倍的权重关系，即MSB最高位的权重是LSB最低位的权重的两倍。可以简单的理解为在①、②两点分别输入等幅度的阶跃电压，使其在B点引起的电压变化分别为dV1和dV2，并且要求：
dV2＝2dV1 公式1
为了满足公式2的要求，各个电容之间的取值需要满足以下关系：
k·(Ca+CLt)＝2L·Ca 公式2
其中，
CLt＝(2L-1)·Cu+Cdl+Cdl＇ 公式3
当电容存在寄生或失配导致MSB和LSB之间出现非线性时，通过调节Cdl和Cdl＇即可对其非线性进行补偿，使其满足线性要求。Cdl为设计的标准值，Cdl＇的调节用于抵消由于工艺和寄生等非理想因素所造成的非线性误差。
第二固定电容Cdm和第二可调电容Cdm＇的上极板接B点，下极板通过两个开关分别接到VIN和VCM，其中VCM为任意恒定电位。
在本发明中，ADC的采样只针对MSB位进行，在转换的过程中，根据比较器判别结果将各权重电容的下极板陆续接到基准电位上。当采样电容与接到基准电位的总电容之比为1时，ADC的增益为1；当采样电容与接到基准电位的总电容之比大于1时，ADC的增益为小于1；当采样电容与接到基准电位的总电容之比小于1时，ADC的增益为大于1；因此，在不影响ADC线性的情况下，可以通过调节采样电容的值直接调节ADC的增益。采样电容可以通过调节Cdm和Cdm＇来进行调节，Cdm为设计的标准值，Cdm＇的调节用来抵消由于工艺和寄生等非理想因素所造成的增益误差。
图6是根据本发明一实施方式的电荷型SAR-ADC寄生电容的校准方法的可调电容结构图。Top、Bottom两端分别为可调节电容的上下极板，C1、C2…Cn的上极板与Top端相连，C1、C2…Cn的下极板分别与C11、C21…Cn1的上极板相连于S1、S2…Sn，C11、C21…Cn1的下极板与Bottom相连，节点S1、S2…Sn分别通过开关SW1、SW2…SWn与Bottom端相连。
当SW1开关闭合时，电容C1接入Top、Bottom两端，当SW1开关断开时，电容C1·C11/(C1+C11)接入Top、Bottom两端；当SW2开关闭合时，电容C2接入Top、Bottom两端，当SW2开关断开时，电容C2·C21/(C2+C21)Top、Bottom两端；依此类推，当SWn开关闭合时，电容Cn接入Top、Bottom两端，当SWn开关断开时，电容Cn·Cn1/(Cn+Cn1)接入Top、Bottom两端；通过以上分析可以算出，可调节电容Ctot的调节范围是：
C1·C11/(C1+C11)+C2·C21/(C2+C21)+…+Cn·Cn1/(Cn+Cn1)≤Ctot≤C1+C2+…+Cn
在工艺角确定的情况下，寄生电容也是确定的，在不同的工艺角下通过调节可调电容Cdl＇的值就可以消除寄生电容对各个子DAC之间线性关系的影响，通过调节Cdm＇的值就可以对ADC的增益进行调节。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (6)
1.一种针对电荷型SAR-ADC寄生电容的校准方法，所述电荷型SAR-ADC包括LSB电容阵列，其特征在于，将所述LSB电容阵列的所有上极板与第一补偿电路的一端相连，所述第一补偿电路的另一端接任意恒定电位，所述第一补偿电路由第一固定电容Cdl和第一可调电容Cdl′并联组成，通过调节所述第一补偿电路来调节SAR-ADC的非线性误差，
所述LSB电容阵列中单位电容值为Cu，共L位，从低位到高位分别以2倍的关系递增，最高位电容值为2L-1Cu，且当所述LSB电容阵列的总电容值为CLt时，则如下关系式成立：
CLt＝(2L-1)·Cu+Cdl+Cdl′；
所述电荷型SAR-ADC还包括MSB电容阵列，将所述MSB电容阵列的所有上极板与第二补偿电路的一端相连，所述第二补偿电路的另一端一路通过选通开关接入任意恒定电位，另一路通过另一选通开关接入采样信号，所述第二补偿电路由第二固定电容和第二可调电容并联组成，通过调节所述第二补偿电路调节所述SAR-ADC的整体增益，
所述MSB电容阵列中单位电容值为Cu，共M位，从低位到高位分别以2倍的关系递增，最高位电容值为2M-1Cu。
2.根据权利要求1所述的针对电荷型SAR-ADC寄生电容的校准方法，其特征在于，所述第一可调电容Cdl′由多个电容组电路并联组成，
所述第一可调电容Cdl′中的每个所述电容组电路均由两个电容串联组成，并且其中一个电容与一个选通开关并联。
3.根据权利要求2所述的针对电荷型SAR-ADC寄生电容的校准方法，其特征在于，所述第一可调电容中的每个所述电容组电路中的电容取值相同或不同。
4.根据权利要求1所述的针对电荷型SAR-ADC寄生电容的校准方法，其特征在于，所述第二可调电容由N个电容组电路并联组成，
所述第二可调电容中的每个电容组电路均由两个电容串联组成，并且其中一个电容与一个选通开关并联。
5.根据权利要求4所述的针对电荷型SAR-ADC寄生电容的校准方法，其特征在于，所述第二可调电容中的每个所述电容组电路中的电容取值相同或不同。
6.根据权利要求1所述的针对电荷型SAR-ADC寄生电容的校准方法，所述电荷型SAR-ADC还包括比较器，其特征在于，所述电荷型SAR-ADC的采样只针对所述MSB电容阵列进行，在转换过程中，根据所述比较器判别结果将各个权重电容的下极板陆续接到基准电位上，当采样电容与接到基准电位的总电容之比等于1时，所述电荷型SAR-ADC增益为1；当采样电容与接到基准电位的总电容之比大于1时，所述电荷型SAR-ADC增益为小于1；当采样电容与接到基准电位的总电容之比小于1时，所述电荷型SAR-ADC增益为大于1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711483390.2A CN108365847B (zh) | 2017-12-29 | 2017-12-29 | 针对电荷型sar-adc寄生电容的校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711483390.2A CN108365847B (zh) | 2017-12-29 | 2017-12-29 | 针对电荷型sar-adc寄生电容的校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108365847A CN108365847A (zh) | 2018-08-03 |
| CN108365847B true CN108365847B (zh) | 2020-09-01 |
Family
ID=63010713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711483390.2A Active CN108365847B (zh) | 2017-12-29 | 2017-12-29 | 针对电荷型sar-adc寄生电容的校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108365847B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108923786A (zh) * | 2018-08-23 | 2018-11-30 | 中国电子科技集团公司第二十四研究所 | 一种分列式电容阵列结构sar adc |
| CN109756229B (zh) * | 2018-12-07 | 2023-01-17 | 国网天津市电力公司 | 适用于无线通信***的可配置σδadc调制器 |
| CN109818617A (zh) * | 2019-01-28 | 2019-05-28 | 西安微电子技术研究所 | 一种sar型adc的高精度校准装置 |
| CN110138387B (zh) * | 2019-06-05 | 2020-11-03 | 中国电子科技集团公司第二十四研究所 | 一种基于单通道时间交织采样的sar adc及采样方法 |
| CN111162787B (zh) * | 2019-12-27 | 2022-01-04 | 清华大学 | 无源噪声整形的逐次逼近型模数转换器 |
| CN112311395B (zh) * | 2020-11-17 | 2022-02-01 | 北京智芯微电子科技有限公司 | 电荷型sar adc的校准方法 |
| TWI763524B (zh) * | 2021-06-04 | 2022-05-01 | 瑞昱半導體股份有限公司 | 類比數位轉換器之操作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
| CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
| CN104124967A (zh) * | 2014-07-10 | 2014-10-29 | 天津大学 | 一种分段电容阵列型逐次逼近模数转换器校准结构及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707403B1 (en) * | 2002-11-12 | 2004-03-16 | Analog Devices, Inc. | Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter |
| JP2010045723A (ja) * | 2008-08-18 | 2010-02-25 | Fujitsu Ltd | デジタルアナログコンバータ |
| DE102009010155B4 (de) * | 2009-02-23 | 2013-02-07 | Texas Instruments Deutschland Gmbh | Digitales Trimmen von (SAR-)ADCs |
| JP6102521B2 (ja) * | 2013-05-29 | 2017-03-29 | 株式会社ソシオネクスト | Ｓａｒアナログ・デジタル変換方法およびｓａｒアナログ・デジタル変換回路 |
| CN104917527B (zh) * | 2015-06-30 | 2017-12-05 | 东南大学 | 应用于单端sar adc的电容失配校准电路及其校准方法 |
| TWI591969B (zh) * | 2016-04-15 | 2017-07-11 | 瑞昱半導體股份有限公司 | 數位類比轉換器之校正電路及校正方法 |
-
2017
- 2017-12-29 CN CN201711483390.2A patent/CN108365847B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
| CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
| CN104124967A (zh) * | 2014-07-10 | 2014-10-29 | 天津大学 | 一种分段电容阵列型逐次逼近模数转换器校准结构及方法 |
Non-Patent Citations (2)
| Title |
|---|
| A self-testing and calibration method for embedded successive approximation register ADC;Xuan-Lun Huang;《ASPDAC "11: Proceedings of the 16th Asia and South Pacific Design Automation Conference》;20110131;713-718页 * |
| 基于16位SAR模数转换器的误差校准方法;乔高帅;《微纳电子技术》;20091031;第46卷(第10期);636-639页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108365847A (zh) | 2018-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108365847B (zh) | 针对电荷型sar-adc寄生电容的校准方法 | |
| US9019140B2 (en) | System and method for analog to digital (A/D) conversion | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| CN102045067B (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
| CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
| CN103873059A (zh) | 一种应用于高精度逐次逼近模数转换器的数字校准方法 | |
| CN112636757B (zh) | 逐次逼近型模数转换器及其失调补偿方法 | |
| CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
| CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
| CN114050827A (zh) | 应用于电容三段式逐次逼近型模数转换器的数字校准方法 | |
| CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
| CN108259040B (zh) | 消除电容电压系数对全差分sar-adc性能影响的方法 | |
| Guan et al. | A low-cost digital-domain foreground calibration for high resolution SAR ADCs | |
| Wu et al. | A design method of capacitor arrays for high-resolution SAR ADCs | |
| Gu et al. | An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation | |
| WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
| Zhang et al. | Mismatch and parasitics limits in capacitors-based SAR ADCs | |
| TWI751958B (zh) | 連續漸進式類比數位轉換器 | |
| CN110071720B (zh) | 自校准的全电容逐次逼近数模转换电路 | |
| KR20190134883A (ko) | 정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터 | |
| Mueller et al. | The impact of noise and mismatch on SAR ADCs and a calibratable capacitance array based approach for high resolutions | |
| TWI763525B (zh) | 類比數位轉換器及其操作方法 | |
| CN114826263B (zh) | 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法 | |
| Zhang et al. | A 12-bit 200KS/s SAR ADC with digital self-calibration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |