CN108231556A - Iii-v族氮化物半导体外延片的制造方法 - Google Patents

Iii-v族氮化物半导体外延片的制造方法 Download PDF

Info

Publication number
CN108231556A
CN108231556A CN201711326833.7A CN201711326833A CN108231556A CN 108231556 A CN108231556 A CN 108231556A CN 201711326833 A CN201711326833 A CN 201711326833A CN 108231556 A CN108231556 A CN 108231556A
Authority
CN
China
Prior art keywords
iii
unstrpped
manufacturing
growth
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711326833.7A
Other languages
English (en)
Other versions
CN108231556B (zh
Inventor
惠良淳史
畠中奖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108231556A publication Critical patent/CN108231556A/zh
Application granted granted Critical
Publication of CN108231556B publication Critical patent/CN108231556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供沟道层与阻挡层的分界面的陡峭度高且阻挡层的结晶性恶化受到抑制的III‑V族氮化物半导体外延片的制造方法。首先，实施对Ga原料气体进行供给而使GaN沟道层生长的第1生长工序。接下来，实施降低温度的降温工序。接下来，实施对Al原料气体进行供给的预供气工序。接下来，实施在不对Al原料气体进行供给的状态下提高温度的升温工序。接下来，实施对Al原料气体进行供给、对Ga原料气体及In原料气体中的至少任一者进行供给而使AlxGayInzN阻挡层生长的第2生长工序。

Description

III-V族氮化物半导体外延片的制造方法
技术领域
本发明涉及III-V族氮化物半导体外延片的制造方法。
背景技术
III-V族氮化物半导体具有饱和电子速度及耐压高的特长，特别地，使用异质构造在分界面产生高浓度的2维电子气的高电子迁移率晶体管(HEMT:High Electron MobilityTransistor)受到关注。对于由作为III-V族氮化物半导体的AlxGayInzN(x+y+z＝1)构成的HEMT(下面，称为GaN类HEMT)而言，通过在由AlxGayInzN(x+y+z＝1，x≥0，y>0，z≥0)制成的沟道层之上设置由带隙比沟道层大的AlxGayInzN(x+y+z＝1，x>0，y≥0，z≥0)制成的阻挡层，从而产生极化效应，由此产生高浓度的2维电子气。因此，2维电子气的薄膜电阻变低，能够进行高速、高输出动作。
就GaN类HEMT而言，为了实现高速、高输出动作，需要使迁移率变高。为了使迁移率变高，提高沟道层与阻挡层的分界面处的组成变化的陡峭度是有效的。至今为止，为了提高分界面的陡峭度，提出了下述制造GaN类HEMT用外延片的方法，即，在由GaN制成的沟道层的形成后，设置不对Ga原料气体及Al原料气体这两者进行供给的生长中断工序，在生长中断工序后，实施不对Ga原料气体进行供给而对Al原料气体进行供给的预供气工序，在预供气工序后，对Ga原料气体及Al原料气体进行供给，形成由AlxGa1-xN制成的阻挡层(例如，参考专利文献1)。
专利文献1：日本特开2012-119429号公报
在现有的制造方法中，存在下述问题，即，沟道层中的Ga混入至阻挡层，从而分界面的陡峭度受损，不能得到具有高迁移率的GaN类HEMT。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于，提供沟道层与阻挡层的分界面的陡峭度高且阻挡层的结晶性恶化受到抑制的III-V族氮化物半导体外延片的制造方法。
本发明涉及的III-V族氮化物半导体外延片的制造方法具有下述工序：第1生长工序，即，对Ga原料气体及氮原料气体进行供给，在半导体基体之上使GaN沟道层生长；降温工序，即，在第1生长工序之后，一边至少对氮原料气体进行供给一边降低温度；预供气工序，即，在降温工序之后，不对Ga原料气体进行供给，且对Al原料气体及氮原料气体进行供给；升温工序，即，在预供气工序之后，不对Al原料气体及Ga原料气体进行供给，且一边对氮原料气体进行供给一边提高温度；以及第2生长工序，即，在升温工序之后，对Al原料气体及氮原料气体进行供给，且对Ga原料气体及In原料气体中的至少任一者进行供给，使AlxGayInzN阻挡层生长，其中，x+y+z＝1，x>0，y≥0，z≥0，y+z>0。
发明的效果
根据本发明，通过将预供气工序时的温度降低至比沟道层的生长工序时低，将阻挡层的生长工序时的温度提高至比预供气工序时高，从而能够制造沟道层与阻挡层的分界面的陡峭度高且阻挡层的结晶性恶化受到抑制的III-V族氮化物半导体外延片。
附图说明
图1是使用本发明的实施方式1涉及的制造方法制作的III-V族氮化物半导体外延片的剖视图。
图2是表示本发明的实施方式1涉及的制造方法中的温度及各原料气体的供给状况的随时间的变化的图。
图3是表示本发明的实施方式2涉及的制造方法中的V/III比、温度及各原料气体的供给状况的随时间的变化的图。
图4是表示本发明的实施方式3涉及的制造方法中的温度及各原料气体的供给状况的随时间的变化的图。
图5是表示本发明的实施方式4涉及的制造方法中的V/III比、温度及各原料气体的供给状况的随时间的变化的图。
标号的说明
1基板，2AlN成核层，3GaN高电阻层，4GaN沟道层，5AlxGa1-xN阻挡层。
具体实施方式
实施方式1.
图1是示意地表示通过本发明的实施方式1涉及的制造方法制作的外延片的剖面结构的图。外延片具有由SiC、Si或蓝宝石等制成的基板1。此外，将基板1及在基板1之上层叠有各种半导体的状态的构造体称为半导体基体。
在基板1之上形成有AlN成核层2。AlN成核层2是由AlN制成的。AlN成核层2是用于使形成于该层之上的GaN高电阻层3等生长的缓冲层。AlN成核层2的厚度例如是50nm。此外，AlN成核层2也可以由AlxGayInzN(x+y+z＝1)制成，也可以是层叠了多种组成的AlxGayInzN(x+y+z＝1)层的多层构造，也可以是在基板1之上设置了由SiN等材料制成的层之后，生长了AlxGayInzN(x+y+z＝1)的构造。
在AlN成核层2之上形成有GaN高电阻层3。GaN高电阻层3是由掺杂有Fe的GaN制成的。GaN高电阻层3是为了提高耐压、改善夹断特性而设置的。GaN高电阻层3的厚度例如是300nm。此外，GaN高电阻层3也可以由掺杂有C的GaN制成。另外，也可以不设置GaN高电阻层3。
在GaN高电阻层3之上形成有GaN沟道层4。GaN沟道层4是由未掺杂的GaN制成的。GaN沟道层4的厚度例如是1μm。此外，在不设置GaN高电阻层3的情况下，GaN沟道层4形成于AlN成核层2之上。
在GaN沟道层4之上形成有AlxGa1-xN阻挡层5。AlxGa1-xN阻挡层5由AlxGa1-xN(0<x<1)制成，例如x＝0.2。AlxGa1-xN阻挡层5的厚度例如是25nm。
此外，也可以在AlxGa1-xN阻挡层5之上设置由GaN等氮化物半导体制成的盖层。
下面，对本发明的实施方式1涉及的外延片的制造方法进行说明。图2是表示在本实施方式中从生长GaN沟道层4起至生长AlxGa1-xN阻挡层5为止的温度及各原料气体的供给状况的随时间的变化的图。在图2中，作为各原料气体的供给状况，实线表示供给，虚线表示停止。此外，如图2所示，在第1生长工序、降温工序、预供气工序、升温工序及第2生长工序各工序中始终对氮原料气体进行供给。另外，在图2中未进行图示，但在各工序中与氮原料气体同样地还始终对载气进行供给。作为各原料气体，Al原料气体是三甲基铝，Ga原料气体是三甲基镓，氮原料气体是氨。另外，使用氢作为载气。此外，也可以使用上述以外的原料气体、载气。
首先，在基板1之上使用金属有机气相沉积(MOCVD:Metal Organic ChemicalVapor Deposition)法使AlN成核层2生长。此外，此后会对各种层的外延生长进行说明，设为它们的生长是使用MOCVD法实施的。但是，对于它们的生长来说，只要能够形成与通过MOCVD法生长的外延层同等的层，则也可以使用MOCVD法以外的方法。
接下来，在AlN成核层2之上一边供给Fe的掺杂剂气体一边使GaN高电阻层3生长。生长条件例如是，温度为1100℃、压力为200mbar。Fe的掺杂量例如是1×1018cm-3。
接下来，实施使GaN沟道层4在GaN高电阻层3之上生长的第1生长工序。在第1生长工序中对Ga原料气体进行供给而使GaN沟道层4生长。生长条件例如是，温度为1100℃、压力为200mbar、V/III比为500。
在第1生长工序之后，实施降低温度的降温工序。在本实施方式的降温工序中停止Ga原料气体的供给。降温工序中的到达温度优选大于或等于900℃而小于或等于1050℃。理由会在后续工序即预供气工序的说明部分中进行记述。本实施方式中的到达温度例如设为1000℃。此外，优选以在预供气开始时压力和V/III比成为所期望的设定的方式，在降温工序中对压力和氮原料气体的流量进行调整。
在降温工序之后，实施对Al原料气体进行供给的预供气工序。预供气工序中的生长温度与降温工序的到达温度相同，优选大于或等于900℃而小于或等于1050℃。优选将生长温度设为大于或等于900℃是因为，如果过于降低温度，则在预供气工序中生长的层的结晶性变差。优选将生长温度设为小于或等于1050℃是因为，如果过于提高温度，则Ga从GaN沟道层4混入至在预供气工序中生长的层。本实施方式中的生长温度例如设为1000℃。温度以外的生长条件例如是，压力为50mbar、V/II I比为400。优选将在预供气工序中生长的层的厚度设为小于或等于2ML(monolayer)。其原因在于，如果该厚度超过2ML，则产生晶格弛豫等结晶性恶化。在实施方式1中例如将该厚度设为1ML。此外，在预供气工序中生长的层非常薄，因此在图中省略图示。
在预供气工序之后，实施停止Al原料气体的供给，提高温度的升温工序。升温工序中的到达温度例如是1100℃。此外，优选以在后续工序即第2生长工序开始时压力和V/III比成为所期望的设定的方式，在升温工序中对压力和氮原料气体的流量进行调整。
在升温工序之后，实施使AlxGa1-xN阻挡层5生长的第2生长工序。在第2生长工序中，对Al原料气体及Ga原料气体进行供给而使AlxGa1-xN阻挡层5生长。生长条件例如是，温度为1100℃、压力为50mbar、V/III比为500。
如果使用本发明的实施方式1涉及的制造方法，则能够制造GaN沟道层4与AlxGa1- xN阻挡层5的分界面处的组成变化的陡峭度高的外延片。作为分界面的陡峭度下降的原因，举出在形成AlxGa1-xN阻挡层5时，GaN沟道层4表面附近的Ga脱离，混入至AlxGa1-xN阻挡层5。Ga的脱离及混入是温度越高越容易产生，在实施方式1涉及的制造方法中，使预供气工序时的温度比形成GaN沟道层4时低，Ga的脱离及混入得到抑制。因此，在预供气工序中生长的层的Al组成成为富Al或与AlxGa1-xN阻挡层5相同的程度。因为形成了该层，所以能够在形成AlxGa1-xN阻挡层5时，抑制从GaN沟道层4向AlxGa1-xN阻挡层5的Ga的混入，使GaN沟道层4与AlxGa1-xN阻挡层5的分界面的陡峭度变高。
并且，如果使用实施方式1涉及的制造方法，则能够制造AlxGa1-xN阻挡层5的结晶性恶化得到了抑制的外延片。原因是，虽然如果在形成AlxGa1-xN阻挡层5时的温度低，则生长出结晶性差的阻挡层，但在实施方式1涉及的制造方法中，在形成AlxGa1-xN阻挡层5之前实施了升温工序，以结晶性恶化受到抑制的高温形成AlxGa1-xN阻挡层5。另外，将预供气工序时的温度设为大于或等于900℃和将在预供气工序中生长的层的厚度设为小于或等于2ML也有利于结晶性恶化的抑制。
并且，如果使用实施方式1涉及的制造方法，则能够在降温工序中抑制Ga原料气体所包含的C向GaN沟道层4混入。原因是，在降温工序中停止了Ga原料气体的供给。由于向GaN沟道层4的C的混入，引起以电流崩塌为代表的电流电压特性的瞬时响应恶化，但通过使用实施方式1涉及的制造方法，从而使C的混入得到抑制，其结果，瞬时响应恶化得到抑制。
实施方式2.
通过本发明的实施方式2涉及的制造方法制作的外延片的剖面构造与实施方式1相同，剖视图通过图1示意地示出。
图3是表示在实施方式2中从生长GaN沟道层4至生长AlxGa1-xN阻挡层5为止的V/III比、温度及各原料气体的供给状况的随时间的变化的图。此外，虽然在使III族原料气体的供给全部停止的状态下无法对V/III比进行定义，但在图3中，为了便利，通过虚线将前后相连。
相对于实施方式1，在实施方式2涉及的制造方法中，存在预供气工序时的V/III比高于第1生长工序时及第2生长工序时这一特征。除此以外的制造方法与实施方式1相同。V/III比的设定值例如是，第1生长工序时为500、预供气工序时为1000、第2生长工序时为500。
如果使用本发明的实施方式2涉及的制造方法，则在预供气工序中，能够抑制Al原料气体所包含的C向GaN沟道层4混入。原因是，为了抑制C的混入，使V/III比变高是有效的，在本实施方式中使预供气工序时的V/III比变高。由于向GaN沟道层4的C的混入，引起以电流崩塌为代表的电流电压特性的瞬时响应恶化，但通过使用实施方式2涉及的制造方法，从而使C的混入得到抑制，其结果，瞬时响应恶化得到抑制。
实施方式3.
通过本发明的实施方式3涉及的制造方法制作的外延片的剖面构造与实施方式1相同，剖视图通过图1示意地示出。
图4是表示在实施方式3中从生长GaN沟道层4至生长AlxGa1-xN阻挡层5为止的温度及各原料气体的供给状况的随时间的变化的图。
相对于实施方式1，在实施方式3涉及的制造方法中，存在下述特征，即，在降温工序中也继续对Ga原料气体进行供给，在Ga原料气体的供给停止的同时，开始预供气工序。除此以外的制造方法与实施方式1相同。对于GaN沟道层4中的在降温工序时生长的部分，优选其厚度薄，设为小于或等于10nm即可。因此，在实施方式3的降温工序中，优选及早地降低温度，根据需要降低生长速度。
如果使用本发明的实施方式3涉及的制造方法，则能够抑制GaN沟道层4表面的杂质吸附、表面粗糙化。原因是，杂质吸附、表面粗糙化是在不对III族原料气体进行供给的生长中断的过程中产生的，但在本实施方式的降温工序中也继续Ga原料气体的供给，之后立即实施预供气工序，因此不产生生长中断。由于向GaN沟道层4的表面的杂质吸附、表面粗糙化，引起HEMT设备的迁移率下降，但通过使用实施方式3涉及的制造方法，从而杂质吸附、表面粗糙化得到抑制。
实施方式4.
通过本发明的实施方式4涉及的制造方法制作的外延片的剖面构造与实施方式1相同，剖视图通过图1示意地示出。
图5是表示在实施方式4中从生长GaN沟道层4至生长AlxGa1-xN阻挡层5为止的V/III比、温度及各原料气体的供给状况的随时间的变化的图。此外，虽然在III族原料气体的供给全部停止的状态下无法对V/III比进行定义，但在图5中，为了便利，通过虚线将前后相连。
实施方式4涉及的制造方法是使预供气工序时的V/III比高于第1生长工序时及第2生长工序时，并且在降温工序中也继续对Ga原料气体进行供给，在Ga原料气体的供给停止的同时，开始预供气工序。另外，在降温工序中，使V/III逐渐变高。除此以外的制造方法与实施方式1相同。V/III比的设定值例如是，第1生长工序时为500、预供气时为1000、第2生长工序时为500。对于GaN沟道层4中的在降温工序时生长的部分，优选其厚度薄，设为小于或等于10nm即可。因此，在实施方式4的降温工序中，优选及早地降低温度，根据需要降低生长速度。
此外，在图5中，相对于降温工序结束时，预供气工序开始时的V/III比高，但也可以是两者的V/III相等，还可以是预供气工序开始时的V/III低。
如果使用本发明的实施方式4涉及的制造方法，则能够抑制向GaN沟道层4的C的混入，并且能够抑制GaN沟道层4表面的杂质吸附、表面粗糙化。
此外，在实施方式1～4中，在第2生长工序中生长的阻挡层是通过AlxGa1-xN形成的，但也可以对In原料气体进行追加供给，形成由AlxGayInzN(x+y+z＝1，x>0，y>0，z>0)制成的阻挡层。另外，也可以不对Ga原料气体进行供给，对Al原料气体及In原料气体进行供给而形成由AlxIn1-xN(0<x<1)制成的阻挡层。即使阻挡层由AlxGayInzN或AlxIn1-xN制成，也会得到与通过AlxGa1-xN制成的情况同样的效果。

Claims (9)

1.一种III-V族氮化物半导体外延片的制造方法，其具有下述工序：
第1生长工序，即，对Ga原料气体及氮原料气体进行供给，在半导体基体之上使GaN沟道层生长；
降温工序，即，在所述第1生长工序之后，一边至少对所述氮原料气体进行供给一边降低温度；
预供气工序，即，在所述降温工序之后，不对所述Ga原料气体进行供给，且对Al原料气体及所述氮原料气体进行供给；
升温工序，即，在所述预供气工序之后，不对所述Al原料气体及所述Ga原料气体进行供给，且一边对所述氮原料气体进行供给一边提高温度；以及
第2生长工序，即，在所述升温工序之后，对所述Al原料气体及所述氮原料气体进行供给，且对所述Ga原料气体及In原料气体中的至少任一者进行供给，使AlxGayInzN阻挡层生长，其中，x+y+z＝1，x>0，y≥0，z≥0，y+z>0。
2.根据权利要求1所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
所述预供气工序中的温度大于或等于900℃而小于或等于1050℃。
3.根据权利要求1或2所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
在所述预供气工序中生长的层的厚度小于或等于2ML。
4.根据权利要求1至3中任一项所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
在所述降温工序中，不对所述Ga原料气体进行供给。
5.根据权利要求1至3中任一项所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
所述预供气工序中的V/III比高于所述第1生长工序及所述第2生长工序中的V/III比。
6.根据权利要求1至3中任一项所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
在所述降温工序中，对所述Ga原料气体进行供给。
7.根据权利要求1至3中任一项所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
所述预供气工序中的V/III比高于所述第1生长工序及所述第2生长工序中的V/III比，
在所述降温工序中，对所述Ga原料气体进行供给，且将V/III比逐渐变高。
8.根据权利要求1至5中任一项所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
使用MOCVD法进行所述第1生长工序、所述预供气工序及所述第2生长工序中的外延生长。
9.根据权利要求6或7所述的III-V族氮化物半导体外延片的制造方法，其特征在于，
使用MOCVD法进行所述第1生长工序、所述降温工序、所述预供气工序及所述第2生长工序中的外延生长。
CN201711326833.7A 2016-12-13 2017-12-13 Iii-v族氮化物半导体外延片的制造方法 Active CN108231556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016241448A JP6652042B2 (ja) 2016-12-13 2016-12-13 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP2016-241448 2016-12-13

Publications (2)

Publication Number Publication Date
CN108231556A true CN108231556A (zh) 2018-06-29
CN108231556B CN108231556B (zh) 2021-12-14

Family

ID=62489600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711326833.7A Active CN108231556B (zh) 2016-12-13 2017-12-13 Iii-v族氮化物半导体外延片的制造方法

Country Status (3)

Country Link
US (1) US10199218B2 (zh)
JP (1) JP6652042B2 (zh)
CN (1) CN108231556B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113502460A (zh) * 2021-09-09 2021-10-15 苏州长光华芯光电技术股份有限公司 一种半导体结构的制备方法、半导体生长设备
US11335780B2 (en) 2019-08-12 2022-05-17 Globalwafers Co., Ltd. Epitaxial structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169052B (zh) 2018-12-27 2023-12-22 住友电气工业株式会社 氮化物半导体器件的制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478083A (en) * 1977-12-05 1979-06-21 Nippon Telegr & Teleph Corp <Ntt> Vapour-phase growth and vapour-phase growth unit
CN1134037A (zh) * 1994-12-26 1996-10-23 住友电气工业株式会社 外延片及其制造方法
CN1154568A (zh) * 1995-12-11 1997-07-16 三菱电机株式会社 半导体器件及其制造方法
US20020110947A1 (en) * 1997-06-04 2002-08-15 Kabushiki Kaisha Toshiba. Semiconductor light emitting element and its manufacturing method
CN1447388A (zh) * 2002-03-26 2003-10-08 住友化学工业株式会社 制造ⅲ－v族化合物半导体的方法
CN1531022A (zh) * 2003-01-08 2004-09-22 夏普株式会社 化合物半导体层和发光元件的制造方法及汽相生长设备
US20080233721A1 (en) * 2007-03-23 2008-09-25 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
CN102318039A (zh) * 2009-03-03 2012-01-11 松下电器产业株式会社 氮化镓系化合物半导体的制造方法和半导体发光元件
US20120132962A1 (en) * 2010-11-30 2012-05-31 Sanken Electric Co., Ltd Method of Manufacturing Semiconductor Device and Semiconductor Device
CN105261683A (zh) * 2015-11-03 2016-01-20 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708810B2 (ja) * 2000-09-01 2005-10-19 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
GB2392170A (en) * 2002-08-23 2004-02-25 Sharp Kk MBE growth of a semiconductor layer structure
TWI320948B (en) * 2003-03-19 2010-02-21 Japan Science & Tech Agency Method for growing emiconductor crystal and laminated structure thereof and semiconductor device
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
JP4424680B2 (ja) * 2006-04-04 2010-03-03 スタンレー電気株式会社 ３族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法
JP2009026798A (ja) * 2007-07-17 2009-02-05 Hitachi Cable Ltd 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2013093515A (ja) * 2011-10-27 2013-05-16 Sharp Corp 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
JP5383880B1 (ja) * 2012-08-13 2014-01-08 株式会社東芝 窒化物半導体層の製造方法及び半導体発光素子の製造方法
JP6156833B2 (ja) * 2012-10-12 2017-07-05 エア・ウォーター株式会社 半導体基板の製造方法
JP6736577B2 (ja) * 2015-03-31 2020-08-05 スウェガン、アクチボラグＳｗｅｇａｎ Ａｂ ヘテロ構造体およびその生成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478083A (en) * 1977-12-05 1979-06-21 Nippon Telegr & Teleph Corp <Ntt> Vapour-phase growth and vapour-phase growth unit
CN1134037A (zh) * 1994-12-26 1996-10-23 住友电气工业株式会社 外延片及其制造方法
CN1154568A (zh) * 1995-12-11 1997-07-16 三菱电机株式会社 半导体器件及其制造方法
US20020110947A1 (en) * 1997-06-04 2002-08-15 Kabushiki Kaisha Toshiba. Semiconductor light emitting element and its manufacturing method
CN1447388A (zh) * 2002-03-26 2003-10-08 住友化学工业株式会社 制造ⅲ－v族化合物半导体的方法
CN1531022A (zh) * 2003-01-08 2004-09-22 夏普株式会社 化合物半导体层和发光元件的制造方法及汽相生长设备
US20080233721A1 (en) * 2007-03-23 2008-09-25 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
CN102318039A (zh) * 2009-03-03 2012-01-11 松下电器产业株式会社 氮化镓系化合物半导体的制造方法和半导体发光元件
US20120132962A1 (en) * 2010-11-30 2012-05-31 Sanken Electric Co., Ltd Method of Manufacturing Semiconductor Device and Semiconductor Device
CN105261683A (zh) * 2015-11-03 2016-01-20 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335780B2 (en) 2019-08-12 2022-05-17 Globalwafers Co., Ltd. Epitaxial structure
CN113502460A (zh) * 2021-09-09 2021-10-15 苏州长光华芯光电技术股份有限公司 一种半导体结构的制备方法、半导体生长设备
CN113502460B (zh) * 2021-09-09 2021-12-03 苏州长光华芯光电技术股份有限公司 一种半导体结构的制备方法、半导体生长设备

Also Published As

Publication number Publication date
JP6652042B2 (ja) 2020-02-19
CN108231556B (zh) 2021-12-14
US20180166271A1 (en) 2018-06-14
JP2018098356A (ja) 2018-06-21
US10199218B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
TWI685884B (zh) 半導體異質結構及其製造方法
CN108231556A (zh) Iii-v族氮化物半导体外延片的制造方法
JP2007518266A (ja) 半絶縁ｉｉｉ族窒化物においてフェルミ準位を制御するための同時ドーピング
CN101847577B (zh) Ⅲ族氮化物半导体的制造方法
CN109742140B (zh) 具有单边渐变多量子阱的高阻氮化镓基缓冲层及制备方法
CN107195736A (zh) 一种氮化镓基发光二极管外延片及其生长方法
JP2002170776A (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS &#34;QUANTUM DOTS&#34;) IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS &#34;CUBIC CRYSTAL-TYPE&#34;) AlyInxGal-y-xN CRYSTAL(Y . 0, X&gt;0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN109346513B (zh) 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
CN109830535B (zh) 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
CN113140620B (zh) 宽禁带半导体BPN/GaN异质结材料及外延生长方法
CN107611174A (zh) 氮化镓基半导体器件及其制作方法
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
CN210073765U (zh) 一种AlGaN双异质结高阻缓冲层外延结构
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
WO2022180659A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant