CN100501951C - 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法 - Google Patents

场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法 Download PDF

Info

Publication number
CN100501951C
CN100501951C CNB2005800187981A CN200580018798A CN100501951C CN 100501951 C CN100501951 C CN 100501951C CN B2005800187981 A CNB2005800187981 A CN B2005800187981A CN 200580018798 A CN200580018798 A CN 200580018798A CN 100501951 C CN100501951 C CN 100501951C
Authority
CN
China
Prior art keywords
layer
semiconductor layer
crystal growth
effect transistor
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800187981A
Other languages
English (en)
Other versions
CN1965400A (zh
Inventor
平田宏治
小嵜正芳
千田昌伸
柴田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN1965400A publication Critical patent/CN1965400A/zh
Application granted granted Critical
Publication of CN100501951C publication Critical patent/CN100501951C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种场效应晶体管,其包含缓冲层和阻挡层,各缓冲层和阻挡层均由III族氮化物化合物半导体制成,并且所述场效应晶体管在所述缓冲层至所述阻挡层的界面内部具有通道,其中所述阻挡层具有多层结构,包含突变界面供应层,其构成所述阻挡层中最下方的半导体层,并且其组成在所述缓冲层的所述界面上突然变化,和电极连接面供应层,其构成所述阻挡层中最上方的半导体层,并且其上表面形成为平坦的。

Description

场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
技术领域
本发明涉及可通过III族氮化物化合物半导体晶体生长来制造的场效应晶体管(例如各种FET和HEMT)结构,和场效应晶体管的制造方法。
本发明还涉及可通过III族氮化物化合物半导体晶体生长来制造的场效应晶体管(例如各种FET和HEMT)结构,和场效应晶体管的制造方法。
此外,本发明涉及结晶生长高绝缘半导体的方法和制造场效应晶体管的方法。
本发明用于制造例如场效应晶体管的器件。
背景技术
通常,对于可通过III族氮化物化合物半导体晶体生长来制造的场效应晶体管结构及其制造方法而言,例如,公开在专利文件1中的现有技术已经广为人知。
在现有发明中,经常使用氢气(H2)作为载气,在结晶生长半导体层过程中载运材料气。
原因如下。
(原因1)使用氢气能够比使用其它载气相对更容易地提供通过具有优异结晶度的晶体生长所形成的半导体层。这对于器件的片电阻率、改变器件特性和器件良率有利。
(原因2)通过使用氢气,更容易改善各半导体层例如缓冲层和阻挡层之间界面的平坦度或者与采用其它载气的器件相比改善界面周围组成改变的突然性。这能够获得和保持出色的载流子迁移率,即迁移更容易,并且这对于器件微型化和改善器件性能有利。
[专利文件1]日本公开专利申请2003-45899。
图12示出现有场效应晶体管10的截面图。场效应晶体管10是通过晶体生长顺序沉积III族氮化物化合物半导体制造的半导体器件的,其具有形成在约500μm厚度的碳化硅(SiC)晶体生长衬底1上的约0.3μm厚度的AIN缓冲层2。
在缓冲层2上形成约2μm厚度的未掺杂GaN半导体层3,并在其上形成约35nm厚度的未掺杂Al0.25Ga0.75N半导体层。附图标记5、6和7分别代表源极电极、栅极淀积和漏极电极。
因为半导体层3和半导体层4具有彼此不同的半导体晶体组分,因此用于提供最优晶体质量的晶体生长条件各不相同。具体而言,重要的是诸如晶体生长温度和压力(即各气体的分压和总压)的生长条件。例如,在AlGaN晶体生长过程中,最优晶体质量的晶体生长温度通常随铝组成比变大而升高。
因此,例如,对于上述半导体层3而言,最优晶体生长温度为约1050℃,对于半导体层4而言,最优晶体生长温度为约1150℃,该温度比半导体层3的晶体生长温度高100℃。
通常,AlGaN半导体层4的晶体生长压力(总压)小于GaN半导体层3的压力,以使半导体层4中的A1组成比平衡。
对于其它现有场效应晶体管,以下专利文件2-5示出其它具体实施例。
[专利文件2]日本公开专利申请2002-57158。
[专利文件3]日本公开专利申请2003-45899。
[专利文件4]日本公开专利申请2002-16087。
[专利文件5]日本公开专利申请2003-277196。
此外,对于现有场效应晶体管,例如,已知使用未掺杂GaN层作为通道层的诸如HEMT的半导体器件。然而,该现有器件包括不希望的传导层,其在存在于成核层(即晶格常数差异缓和层)上的界面周围形成。当该传导层形成在器件中时,器件的击穿场强度可能下降,这是不希望的。
为了解决该问题,已经发明了以下专利文件6所示的场效应晶体管。该场效应晶体管包括通过掺杂IIB族杂质例如Zn而形成在成核层上的缓冲层,缓冲层是具有高电导率的半导体层,其很难使杂质扩散加入通道层。这能够使场效应晶体管电隔离器件和改善击穿场强度。
对于使用在规律HFET中的高电阻率半导体层,例如已知以下非专利文件1中所示的未掺杂GaN层。未掺杂GaN层在1050℃晶体生长温度下沉积成具有2μm厚度,已报导GaN层可具有大于100MΩ/em2的片电阻率(电阻率:2×104Ωcm)。
[专利文件6]日本公开专利申请2002-57158。
[非专利文件1]Seikoh YOSHIDA,“AIGaN/GaN Power FET”Furukawa Electric Review,No.1109,January,2002。
发明内容
所要解决的问题
然而,使用氢气(H2)作为载气,最上方的半导体层的表面可能很难形成得平坦或平滑,这产生以下问题。
(问题1)当半导体层表面粗糙度的波动对于所要连接的电极尺寸来说变得过大时,难以在这种粗糙表面上形成电极。结果,电极微型化被阻止并且器件很难形成得更小。
(问题2)即使电极形成在预定位置处,电特性例如连接强度和欧姆特性不能变得足够稳定。难以保持器件的良率,很难提供目标场效应晶体管的工业大规模生产。
上述半导体层上的表面变得粗糙的原因可能是因为使用氢气(H2)的蚀刻处理。由此,为了克服该问题,其它元素例如氮气(N2)可以用作载体来通过晶体生长形成缓冲层,这导致改善半导体表面上的粗糙度。然而,采用该过程,很难同时得到根据上述原因1和2的所需电特性例如迁移率和片电阻率。
当采用重点关注图12所示的各半导体层(3和4)的晶体质量的晶体生长条件时,可以保持各半导体层中的高晶体质量。然而,采用该晶体生长条件,使得这两个半导体层(3和4)的界面周围的沉积条件趋向于扰动。简而言之,这两层之间的界面变得粗糙。这可能是因为构成半导体层3上表面的原子根据这两层之间晶体生长条件的变化而升华。
结晶度的这种下降倾向于由于载气蚀刻而发生。这可以很容易地通过以下文件来理解。
(1)日本公开专利申请H11-068159。
(2)日本公开专利申请H9-139543。
(3)日本公开专利申请H8-88432。
这种界面粗糙倾向于降低限定在通道上的载流子的迁移率,所述载流子构成准2维电子气并降低电流。结果,器件特性劣化。
此外,当半导体层掺杂高电导率杂质时,并不总是很容易在形成高杂质掺杂半导体之后沉积具有足够低的杂质浓度的非掺杂层。这是因为杂质残留在晶体生长炉内或杂质在各半导体层中扩散。
当这种杂质在将要形成通道处混入半导体层时,难以形成具有高迁移率的通道。这是因为在半导体中用于形成通道的杂质使移动的载流子分散。
相反,为了制造具有高击穿场强度的半导体器件,约100MΩ/cm2的片电阻率可能不够。因此,非专利文件1中所示的现有技术很难能够晶体生长具有足够高绝缘性的半导体,以满足目前所需的更高性能。此外,非专利文件1没有提出克服该问题的建议。
为了克服前述缺点而完成本发明。因此,本发明目的是生产一种场效应晶体管,其具有优异的片电阻率、形成微小电极的确定性和载流子高迁移率,以及最适合器件的高性能和微型化。
本发明的另一目的是生产一种场效应晶体管,其改善载流子穿过通道的迁移率,由此改善器件特性。
本发明的另一目的是形成具有优异绝缘性的非掺杂半导体层。
此外,本发明的又一目的是实现具有载流子在通道中传输的高迁移率的半导体器件和器件的高击穿场强度。
在此,上述各目的可足以通过各发明的其中之一而单独实现,并且本申请中的各发明不必确保存在立即解决所有问题的解决方案。
解决问题的手段
以下手段可用于克服上述缺点。
亦即,本发明第一方面提供一种场效应晶体管,其包括缓冲层和阻挡层,各缓冲层和阻挡层均由III族氮化物化合物半导体制成并在缓冲层至阻挡层的界面侧具有通道,所述阻挡层一共包含至少以下两层(1)和(2)。
(1)突变界面供应层,构成阻挡层中最下方的半导体层,并且其组成在缓冲层界面上突然变化;
(2)电极连接面供应层,构成阻挡层中最上方的半导体层,并且其上表面形成为平坦的。
一般,阻挡层有时称为载体供应层,缓冲层有时称为基层。本发明第一方面的缓冲层不是指形成在将通过晶体生长形成的目标半导体层之间的薄膜半导体层(例如,约250nm厚度的AIN层)和为了消除或缓解半导体晶体生长领域中的这些层的晶格常数差异的晶体生长衬底,但是本发明第一方面中的缓冲层(基层)也可以包括该半导体层。
例如,当应用由GaN块状晶体制成的半导体生长衬底时,可能不存在晶格常数差异的问题,但是需要本发明第一方面说明的缓冲层(基层)。在此,由GaN块状晶体制成的晶体生长衬底可用作本发明第一方面中的缓冲层(基层)。
在半导体层最上层上形成漏极电极、源极电极和栅极电极。在此,栅极电极可通过诸如绝缘膜的层而间接形成。各电极的结构可以是任意的,可以选择和采用考虑欧姆特性和校正的公知和适当的任意结构。本发明的场效应晶体管可以是任意类型的场效应晶体管,例如通过改变条件如阻挡层厚度的常通型晶体管和常关型晶体管。
下文说明形成最优结构的各种条件和生产本发明的场效应晶体管的最优方法。
为了形成载流子迁移率大的通道和最优化各欧姆电极周围阻挡层的欧姆特性,需要最优化垂直于阻挡层的载流子能量等级(即各半导体层的能带隙)。并且,为了最优化能量等级,至少以下参数(1)-(3)是非常重要的。
(1)半导体层的厚度
具体地,通过使构成阻挡层的各半导体层的厚度最优化,阻挡层可以是适当程度的耗尽层,并且可以在隧道效应中得到最优的载流子隧道效率。此外,通过使构成阻挡层的各半导体层的厚度最优化,可以适当保持对于使通道形成和消失的栅极电压控制。简而言之,通过使各半导体层的厚度最优化,可以改善电子供应和更容易地控制电子聚集层(通道)。
(2)A1组成比
通过使各半导体层的A1组成比最优化,可以使各半导体层的带隙能和电子亲合势最优化。基本上,阻挡层的带隙能应该大于缓冲层的带隙能。因此,为了使用A1xGa1-xN(0<x≤1)形成各阻挡层和缓冲层,阻挡层的A1组成比x应该大于缓冲层的A1组成比x。优选的是,阻挡层和缓冲层的带隙能差可以很大。阻挡层的A1组成比可以是使阻挡层欧姆特性最优化的参数。
具体地,直接接触欧姆电极(源极电极和漏极电极)的半导体层可以通过使其A1组成比最优化来保持优异的欧姆特性。
(3)存在或不存在杂质
通过控制掺杂剂(杂质)存在、不存在或浓度,可以最优化各半导体的载流子浓度、绝缘性和欧姆特性。为了实现高迁移率,至少形成通道或存在于通道周围的半导体层优选不掺杂杂质以防止载流子扩散。而且,需要具有高电阻率的半导体层可以不掺杂任何杂质。因而,至少是作为缓冲层最上层的半导体层可优选为无掺杂层。
阻挡层可以不必须是无掺杂层。作为选择,阻挡层可以是n-型层。通过应用n-型阻挡层,可以制造具有本发明公开的作用和效果的高质量的本发明场效应晶体管。
因此,最优化各参数是非常重要的。
已经考虑以上各问题发明了以下各方面。因而,优选采用以下任意方面来实施本发明。
亦即,本发明第二方面是:包含在第一方面中的阻挡层中的各半导体层由未掺杂的AlxGa1-xN(0<x≤1)制成。
本发明第三方面是:包含在第一方面或第二方面中的阻挡层中的各半导体层由未掺杂的AlxGa1-xN(0.15≤x≤0.3)制成。
本发明第四方面是:包含在第二或第三方面中的各半导体层的A1组成比x根据沉积顺序而基本单调递减。
在此,“基本单调递减”代表以下递减条件。亦即,当函数z=f(N)由公式“N1<N2→f(N1)≥f(N2)”代表时,其中数字N是独立变量,N1和N2是数字N域的任意数字,则函数f是广义上的单调递减函数,并且独立变量z随数N单调递减。因此,构成阻挡层的全部或部分的各半导体层的A1组成比x设定相同也包括在本发明第四方面中。
同样地,当数字N被连续变量如时间t替换时,可以应用上述公式。亦即,当公式“t1<t2→z1=f(t1)≥z2=f(t2)”满足预定域中的任意时间t1和t2时,非独立变量z同样随独立变量t单调递减。
本发明第五方面是:在本发明第一至第四方面的任一方面中的阻挡层包括形成在下方的阻挡层第一层和沉积在阻挡层第一层上表面上的阻挡层第二层。
在此,阻挡层第一层是本发明中的突变界面供应层,阻挡层第二层是本发明中的电极连接面供应层。
本发明第六方面是:在第五方面中的阻挡层第一层的厚度d1和阻挡层第二层的厚度d2设置为10nm≤d1≤30nm、10nm≤d2≤30nm和30nm≤d1+d2≤60nm。
本发明第七方面是:在第一至第六方面的任一方面中,缓冲层最上层由未掺杂GaN制成。在此,缓冲层可具有单层结构。此时,缓冲层自身代表缓冲层最上层。
本发明第八方面是:一种制造场效应晶体管的方法,所述场效应晶体管包括缓冲层和阻挡层,所述缓冲层和阻挡层均由III族氮化物化合物半导体制成并在缓冲层至阻挡层的界面侧具有通道,所述方法包括用于晶体生长阻挡层的晶体生长过程,其中氢气(H2)在载运阻挡层材料气的载气中的分压比R基本连续减少或基本逐步减少,并且在由公式r1≥R≥r2(1≥r1>1/4,1/2>r2≥0,r1>r2)代表的区域中,随时间t单调递减。
更优选的是,气体分压R可以基本连续减少或基本逐步减少,并且在由公式r1≥R≥r2(1≥r1>1/2,1/4>r2≥0)代表的区域中,在用于晶体生长阻挡层的晶体生长过程中,随时间t单调递减。
本发明第九方面是:在本发明第八方面中的阻挡层包含总共m+1个半导体层,每一层通过m次(m≥1)逐步减少气体分压比R来由未掺杂的AlxGa1-xN(0<x≤1)制成。
本发明第十方面是:在本发明第九方面中的阻挡层具有双层结构,包括首先沉积的阻挡层第一层,其利用氢气(H2)作为主载气通过晶体生长而生长;和在其上沉积的阻挡层第二层,其利用稀有气体或包括氮气(N2)的惰性气体作为主载气通过晶体生长而生长。
通过采用本发明的前述方面,前述缺点可被有效或合理克服。
本发明的十一方面是:一种制造场效应晶体管的方法,所述场效应晶体管包括多个半导体层,各半导体层均由III族氮化物化合物半导体通过晶体生长制成,所述方法包括:形成第一半导体层A的第一晶体生长过程,通道层沉积和升华在其上表面上或周围;和形成直接沉积在第一半导体层A上的第二半导体层B的第二晶体生长过程,其中第二半导体层B的带隙能EB大于第一半导体层A的带隙能EA,并且第二半导体层B的晶体生长条件至少在第二晶体生长过程的早期阶段设置为限制形成第一半导体层A上表面的原子升华的晶体生长条件。
在此,因为根据应用于预定栅极电极的栅极电压开/关状态来形成或移除通道层(的电子气层),因此通道层不可以是制造过程中直接控制的目标。通道层的电子气层是厚度约
Figure C200580018798D00111
的电子气层并且置于第一半导体层A和第二半导体层B之间的界面周围。
决定晶体生长条件限制形成第一半导体层A上表面的原子升华的重要参数是例如晶体生长温度、各材料气的分压、载气种类、各载气分压、V/III比和晶体生长速率,尤其是当包含容易升华的原子例如GaN晶体中的Ga原子时,三甲基镓(TMG)的分压设置为相对或绝对高。
本发明第十二方面是:在本发明第十一方面中的第二半导体层B的晶体生长温度TB低于第一半导体层A的晶体生长温度TA
本发明第十三方面是:在本发明第十一或十二方面中的第二半导体层B的晶体生长压力PB约等于第一半导体层A的晶体生长压力PA
本发明第十四方面是:第一半导体层A由二元或三元未掺杂的AlxGa1-xN(0≤x<1)制成,第二半导体层B由三元未掺杂的AlyGa1-yN(x<y≤1)制成。
本发明第十五方面是:在本发明第十四方面中的第一半导体层A和第二半导体层B的晶体生长温度TA和TB分别满足式“950℃≤TB<TA”,其中铝组成比x为约0,铝组成比y为0.15-0.30,并且第一半导体层A和第二半导体层B的晶体生长压力PA和PB分别为约常压。
本发明第十六方面是:在本发明第十一至十五方面的任一方面中的第一半导体层A的晶体生长温度TA为1200℃或更低。
本发明第十七方面是:在本发明第十一至十六方面的任一方面中的第一半导体层A的晶体生长温度TA比所述第二半导体层B的晶体生长温度TB高50℃或更多。优选该温差范围可以是50℃-150℃。
本发明第十八方面是:在本发明第十一至十七方面的任一方面中的第二半导体层B的晶体生长温度TB满足式“950℃≤TB<1050℃”。
本发明第十九方面是:在本发明第十八方面中的第一半导体层A的晶体生长温度TA满足式“1050℃≤TA<1150℃”。
本发明第二十方面是:一种场效应晶体管,其包含多个半导体层,各半导体层由III族氮化物化合物半导体通过晶体生长制成,所述场效应晶体管包含:第一半导体层A,在其上界面上或周围沉积和升华通道层;和第二半导体层B,其直接沉积在所述第一半导体层A上,其中所述第二半导体层B的带隙能EB大于所述第一半导体层A的带隙能EA,并且通过限制形成所述第一半导体层A上表面的原子升华,使所述第一半导体层A上表面形成得基本平坦。
本发明第二十一方面是:在本发明第二十方面中的第一半导体层A由二元或三元未掺杂的AlxGa1-xN(0≤x<1)制成,第二半导体层B由三元未掺杂的AlyGa1-yN(x<y≤1)制成。
本发明第二十二方面是:在本发明第二十一方面中的铝组成比x为约0,所述铝组成比y为0.15-0.30。
本发明第二十三方面是:在本发明二十至二十二方面的任一方面中的第二半导体层B的厚度为1nm或更大。更优选第二半导体层B的厚度可以为5nm或更大。
通过采用本发明的前述方面,前述缺点可被有效或合理克服。
本发明第二十四方面是:一种在由AlxGa1-xN(0≤x≤1)通过晶体生长制成的晶体生长面上晶体生长高电阻率半导体层A(即具有高电阻率的半导体层)的方法,其中所述高电阻率半导体层A由未掺杂的AlxGa1-xN(0≤x≤1)制成,并且所述高电阻率半导体层A的晶体生长温度至少在晶体生长过程的早期阶段设定为1120℃-1160℃。
在此,晶体生长过程的早期阶段大约是高电阻率半导体层A的晶体生长开始的第一分钟。
本发明第二十五方面是:在本发明第二十三方面中的高电阻率半导体层A的晶体生长速率至少在晶体生长过程的早期阶段为65nm/分钟或更高。
本发明第二十六方面是:在本发明第二十四或二十五方面中的高电阻率半导体层A由未掺杂的GaN晶体制成。
本发明第二十七方面是:在本发明二十四至二十六方面的任一方面中的高电阻率半导体层A的晶体生长速率至少在晶体生长过程的早期阶段为100nm/分钟或更低。
本发明第二十八方面是:在本发明二十四至二十七方面的任一方面中的高电阻率半导体层A的晶体生长速率至少在晶体生长过程的早期阶段为70nm/分钟-90nm/分钟。
本发明第二十九方面是:在本发明二十四至二十八方面的任一方面中的高电阻率半导体层A的晶体生长温度至少在晶体生长过程的早期阶段设定为1130℃-1150℃。更优选的是,晶体生长温度可以是1130℃-1140℃。
本发明第三十方面是:在本发明二十四至二十九方面的任一方面中的反应室中供应的晶体材料气的V/III比率至少在所述高电阻率半导体层A的晶体生长过程的早期阶段为1400-1550。
在此,晶体材料气的V/III比率代表包含在将要结晶生长的单位体积半导体层中的V族元素晶体材料气的摩尔数与包含在将要结晶生长的单位体积半导体层中的III族元素晶体材料气的摩尔数之比。
本发明第三十一方面是:一种由未掺杂的AlxGa1-xN(0≤x≤1)制成的III族氮化物化合物半导体,其通过本发明二十四至三十方面的任一方面中的晶体生长方法制造并具有1×108Ωcm或更高的电阻率。
本发明第三十二方面是:一种场效应晶体管,包含:晶体生长衬底;由III族氮化物化合物半导体制成的缓冲层和阻挡层,其形成在所述晶体生长衬底上;和形成在所述缓冲层朝向所述阻挡层的界面侧的通道,其中至少部分所述缓冲层包含高电阻率半导体A,其由未掺杂的AlxGa1-xN(0≤x≤1)制成并具有1×108Ωcm或更高的电阻率。
本发明第三十三方面是:一种半导体器件,其通过沉积多个半导体层形成,各半导体层在晶体生长衬底上由III族氮化物化合物半导体制成,所述半导体器件包含:高电阻率层,其防止或抑制电流泄漏,其中所述高电阻率层由高电阻率半导体层A制成,所述高电阻率半导体层A由未掺杂的AlxGa1-xN(0≤x≤1)制成并具有1×108Ωcm或更高的电阻率。
通过采用本发明的前述方面,前述缺点可被有效或合理克服。
发明效果
通过本发明得到的效果如下。
根据本发明第一方面,突变界面供应层能够保持优异的阻挡层结晶度,并且阻挡层和缓冲层之间的界面周围的半导体晶体组成突然变化。
此外,电极连接面供应层能够保持优异的阻挡层表面的平坦度和平滑度。
保持阻挡层和缓冲层之间的界面周围的组成突变对于限制载流子迁移率下降有效果,载流子迁移率下降是由于当载流子在通道中传输时载流子扩散造成的。
结果,根据本发明第一方面,在界面周围形成的通道中传输的载流子的迁移率、各种电特性例如场效应晶体管的片电阻率可以制造得非常出色。而且,可以出色地保持阻挡层表面的平坦度和平滑度,这改善栅极电极的附着性。结果,栅极电极的附着性得到改善,并且可以容易地通过应用栅极电压来改善控制场效应。
根据本发明第二方面,阻挡层可以获得更大的带隙能。缓冲层可以不必包含包括铟(In)的半导体晶体,以得到阻挡层带隙能和缓冲层带隙能之间更大的带隙能差。结果,根据本发明第二方面,阻挡层和缓冲层之间的界面几乎可以不***糙。简而言之,根据本发明第二方面,阻挡层和缓冲层之间的界面可以更加确保平坦和平滑,这是因为本发明第一方面的协同作用和效果,这能够更加确定保持优异的载流子迁移率。
此外,有用的是阻挡层形成为未掺杂层,以便具有优选的半导体器件击穿场强度。
当包括铟(In)的半导体晶体通过晶体生长形成时,半导体晶体和沉积在其上的其它半导体层之间的界面倾向于***糙。这可以很容易地从以下参考文件中理解。
(1)日本公开专利申请H11-068159
(2)日本公开专利申请H9-139543
(3)日本公开专利申请H8-88432
根据本发明第三方面,可以或更加容易最优化通道周围的电势曲线。具体地,铝组成比的下限有必要确保形成通道,而铝组成比的上限有必要得到优异的欧姆电极。
更优选的是,该方面可以与本发明第七方面一起应用。
根据本发明第四方面,阻挡层带隙能和缓冲层带隙能之差可保持得更大。结果,可以或更加容易最优化通道周围的电势曲线。具体地,直接连接欧姆电极的半导体层可以通过最优化电子亲合势来保持优异的欧姆特性。
更优选的是,该方面可以与本发明第三和第七方面一起应用。
根据本发明第五方面,本发明的场效应晶体管的阻挡层可以具有双层结构。亦即,阻挡层的第一层形成突变界面供应层,阻挡层的第二层形成电极连接面供应层。亦即,包含各自具有不同优点的突变界面供应层和电极连接面供应层的阻挡层可以通过沉积最小化的层来得到。
简而言之,采用该结构是提供本发明的场效应晶体管最容易的方式。结果,根据本发明第五方面,可以高效生产对于微型化和具有高性能具有显著优点的本发明场效应晶体管。
根据本发明第六方面,最优化阻挡层的总厚度,还可以最优化阻挡层的欧姆特性。但是,当电极连接面供应层(阻挡层的第二层)过薄时,阻挡层表面很难变得平坦和平滑。因为各沉积层的厚度不均匀导致对器件特性的不利影响,这需要注意。
亦即,本发明第六方面提供阻挡层第一层和阻挡层第二层经验性和总体最优化的各个合适范围。
此外,为了提供高迁移率,至少将要形成通道的半导体层可以不用掺杂杂质,以防止载流子扩散。而且,需要高电阻率的半导体层可以不掺杂任何杂质。因此,尤其是形成至少缓冲层的最上层的半导体层是未掺杂层。因此,本发明第七方面是有用的。
根据本发明第七方面,缓冲层的最上层由GaN制成。因而,当缓冲层的最上层由不包括铟的半导体(AlxGa1-xN(0≤x≤1))制成时,所述最上层的带隙能可以最小化。如上所述,铟(In)不用于形成所述最上层,以防止缓冲层和阻挡层之间的界面粗糙。因此,GaN是提供最小带隙能的半导体。
结果,根据本发明第七方面,可以形成所需通道。
根据本发明第八方面,气体分压比R在晶体生长过程中逐步或连续单调递减。由此,可以或更加容易地不仅制造根据本发明第一方面的场效应晶体管,而且制造具有等同器件性能且包含具有单层结构的阻挡层的场效应晶体管。例如,为了制造包含具有单层结构的阻挡层的场效应晶体管,上述气体分压比R可以均匀和连续地单调递减。
本发明第八方面如上所述效果良好的原因在于气体分压比R越高,则上述突变界面供应层就倾向于形成得越优异。在此,界面突然变化对于在通道中传输的电子的迁移率有利。而且,界面表面平坦和平滑是有利的,因为可以或更加容易地使电极比现有电极微型化。
根据本发明第九方面,气体分压比R逐步下降m次并且是单调的,这能够制造根据本发明第一方面的优异的场效应晶体管。
根据本发明第十方面,可以或更加容易地制造根据本发明第五方面的场效应晶体管。气体分压比R越高,则突变界面供应层就倾向于形成得越优异。气体分压比R越低,则电极连接面供应层就倾向于形成得越优异。因此,根据本发明第十方面,可以得到具有显著优异的器件特性的场效应晶体管。
根据本发明第十一方面,第二半导体层B的晶体生长条件至少在第二晶体生长过程的早期阶段设置为限制形成第一半导体层A上表面的原子升华的晶体生长条件。结果,由于形成第一半导体层A上表面的原子升华导致的第一半导体层A的界面粗糙可以很好地被防止。因此,第一半导体层A的上表面(即第二半导体层B的下表面)至少在显微镜尺度上变得平坦,改善在通道中传输的载流子的迁移率,并且增加导通状态下的电流。因此,可以改善场效应晶体管的器件特性。
根据本发明第十二方面,第二半导体层B的晶体生长温度TB设定得低于第一半导体层A的晶体生长温度TA,这能够很好地限制形成第一半导体层A上表面的原子升华。
根据本发明第十三方面,第二半导体层B的晶体生长压力PB大致对应于第一半导体层A的晶体生长压力PA,这能够非常容易和有效地限制形成第一半导体层A上表面的原子升华。
根据本发明第十四方面,第二半导体层B的带隙能EB可有必要和充分大于第一半导体层A的带隙能EA,可以很容易地得到具有稳定的晶体结晶度的半导体层A和B的结构和具有稳定的表面状态例如平坦的界面。
因此,根据本发明第十四方面,可以很容易地和确定地制造具有优异工作特性的场效应晶体管。
更一般而言,铟(In)可以包括在形成半导体层A的III族氮化物化合物半导体中。采用这种材料可以不必对保持半导体层A和B之间的更大带隙能差不利。然而,如上述公开专利申请(1)和(3)所示,为了容易和确定地形成平坦和稳定的界面,半导体层A和半导体层B都不可以优选包括铟(In)。
根据本发明第十五方面,可以更加容易和确定地得到必需和足够的带隙能差(EB-EA),而且半导体层A和B可具有稳定的晶体质量和界面条件例如平坦。结果,根据这些条件,可以很容易地和确定地制造具有优异工作特性的场效应晶体管。
更优选的是,可以采用根据本发明第十六至十九方面中任一方面的方法。通过本发明人的试验和错误,实验性得到这些方面中的各个合适范围。因而,采用这些方法,可以制造具有总体优异条件的半导体器件,例如带隙能设计如通道、在通道中传输的载流子的迁移率、对于形成/取消通道的可控性和各半导体层的晶体质量。
根据本发明第二十方面,可以很容易地和确定地制造根据本发明第一方面的具有优异工作特性的场效应晶体管。
根据本发明第二十一方面,可以很容易地和确定地制造根据本发明第十四方面的具有优异工作特性的场效应晶体管。更优选的是,第一半导体层A的铝组成比x为约0,第二半导体层B的铝组成比y为0。15-0.30。优选地,第二半导体层B的厚度为1nm或更大,更优选为5nm或更大。
通过采用这些条件,可以得到具有显著优异的电特性的场效应晶体管。
根据本发明第二十四方面,通过晶体生长形成具有高电阻率的半导体层,这能够使半导体层(高电阻率的半导体层A)具有比现有半导体层更高的绝缘性。结果,根据本发明第二十四方面,可以形成具有界面上表面的优异平坦度和优异结晶度的理想未掺杂的高电阻率层。
可以在这种晶体生长条件下形成具有高绝缘性的半导体层的原理尚未充分阐明,但可能是因为现有形成在成核层和传统上通过晶体生长沉积在其上的半导体层之间的界面状态很难形成在这些晶体生长条件下,导致形成在界面周围的现有导电层消失。仅在高电阻率半导体层A的晶体生长过程的初始阶段才深入地涉及形成界面状态的过程,并且该期间可以是晶体生长过程的约第一分钟。
更优选的是,高电阻率半导体层A的晶体生长速率至少在晶体生长过程的早期阶段为65nm/分钟或更高(本发明第二十五方面)。亦即,通过至少在高电阻率半导体层A的晶体生长过程的早期阶段,在这种相当高的生长速率下晶体生长高电阻率半导体层A,可以更加确定地得到上述作用和效果。
根据本发明第二十六方面,高电阻率半导体层A可包含未掺杂的(GaN。未掺杂的GaN半导体层作为任意半导体器件的基础衬底或基层是非常有用的。例如,如本发明以下实施例所示,未掺杂的GaN半导体层可用作场效应晶体管的缓冲层。因此,根据本发明第二十六方面,可以制造在工业领域明显有用的GaN制成的高电阻率半导体层。
根据本发明第二十七方面至第十三方面的晶体生长条件可用于高电阻率半导体层A的任意铝组成比x,尤其是它们被设定为对GaN晶体最优化(x=0)。
例如,高电阻率半导体层A的晶体生长速率优选为100nm/分钟或更低(本发明第二十七方面)。由此,可以改善高电阻率半导体层A的结晶度,同时保持高电阻率半导体层A的优异绝缘性。此外,高电阻率半导体层A表面的上侧可以保持出色的平坦和平滑。
因此,当利用该高电阻率半导体层A形成场效应晶体管的缓冲层时,在通道中传输的载流子很难扩散。这能够制造具有高载流子迁移率的器件。
更优选的高电阻率半导体层A的晶体生长速率可以为70nm/分钟-90nm/分钟(本发明第二十八方面)。
更优选的高电阻率半导体层A的晶体生长温度可以是1130℃-1150℃(本发明第二十九方面)。
为了实际上和更容易地实现本发明的晶体生长条件,晶体材料气的V/III比率可以是1400-1550(本发明第三十方面)。
根据这些晶体生长条件,可以更加确定地形成具有界面上侧的优异平坦度和优异结晶度的理想未掺杂的高电阻率层。亦即,这些晶体生长条件成为提供两个不同问题的解决方案的极其重要的条件:那就是,保持界面或半导体层表面平坦;和保持半导体器件的击穿场强度。
利用满足这些条件的未掺杂的高电阻率层,可以在场效应晶体管中形成具有优异质量的缓冲层,这导致改善器件的工作特性和击穿场强度。
当成核层或晶格常数差异缓和层的晶体生长温度低于800℃时,为高电阻率半导体层A提供晶体生长面的半导体层(成核层)的核密度和各个核的形状被最优化,可以改善在半导体和高电阻率半导体层A之间的界面周围的高电阻率半导体层A的所需ELO生长或面生长。结果,高电阻率半导体层A的结晶度和绝缘性均可以得到良好保持。这对于包括蓝宝石衬底的器件有用,也对包括其它衬底的器件有用。
优选地,半导体(成核层)的生长温度可以是600℃或更低,更优选400℃或更低。可以在这种生长温度范围下得到所需结果的原因可能是因为成核层的核密度和各个核的形状在该条件下被最优化。
以下参考文献1涉及面生长或ELO生长的作用。
(参考文献1)Amano and Akasaki,“Group III nitridecompound on sapphire substrate”Applied physics,Vol.68,No.7(1999),p.700-772。
通过上述方法或本发明第二十四至三十方面中任一方面制造的III族氮化物化合物半导体层(即高电阻率半导体层A)具有1×108Ωcm或更高的显著高电阻率,因此这些半导体在工业领域非常有用(本发明第三十一方面)。
根据本发明第三十二方面,可以在场效应晶体管中形成具有界面上侧的优异平坦度和优异结晶度的理想未掺杂的高电阻率层。结果,具有高性能和高迁移率的目标场效应晶体管的击穿场强度可以保持得比现有器件中的更大。
根据本发明第三十三方面,可以形成具有面上侧的优异平坦度和优异结晶度的理想未掺杂的高电阻率层。结果,不仅可以在目标半导体器件中至少保持高电阻率层的晶体质量,而且目标半导体器件的击穿场强度可以保持得比现有器件中的更大。
附图说明
图1是根据本发明第一实施方案的场效应晶体管100的截面图。
图2是在第一实施方案中供应载气的图。
图3是当层1042具有厚度d2时各表面的显微图。
图4A是示出层1042的厚度d2与其表面粗糙度之间关系的图。
图4B是示出层1042的厚度d2与片电阻率之间关系的图。
图5是根据本发明第二实施方案的场效应晶体管200的截面图。
图6是当层2042具有厚度d2时各表面的显微图。
图7A是示出层2042的厚度d2与其表面粗糙度之间关系的图。
图7B是示出层2042的厚度d2与片电阻率之间关系的图。
图8是在改进的实施方案1中供应载气的图。
图9是在改进的实施方案2中供应载气的图。
图10根据本发明第三实施方案的场效应晶体管100的截面图。
图11示出在场效应晶体管100中半导体层A和B的晶体生长条件的表。
图12是现有场效应晶体管10的截面图。
图13是包含根据本发明第四实施方案的未掺杂高电阻率半导体层13的样品10的截面图。
图14是示出高电阻率半导体层13的晶体生长温度与漏电流之间关系的图。
图15是示出高电阻率半导体层13的晶体生长温度与FWHM之间关系的图。
图16是包含根据本发明第五实施方案的未掺杂高电阻率半导体层23的样品20的截面图。
图17A是示出高电阻率半导体层23的晶体生长速率与漏电流之间关系的图。
图17B是示出高电阻率半导体层23的晶体生长速率与漏电流之间关系的表。
图18是根据本发明第六实施方案的场效应晶体管600的截面图。
图19是根据本发明第七实施方案的场效应晶体管700的截面图。
具体实施方式
1.说明本发明的第一至第十方面。
可以使用稀有气体(He、Ne、Ar、Ke、Xe、Rn)、氮气(N2)或这些气体的混合物作为晶体生长阻挡层的惰性气体。用作惰性气体的这些气体混合物可以具有任意混合比。当使用氢气(H2)、氮气(N2)或稀有气体作为主载气(即载气的主要成分)时,即使少量或一些其它气体混入载气中,只要任何不希望的原子或元素没有保留在或混入将要晶体生长的半导体晶体中即可。
当用于晶体生长衬底的材料包含在本发明的场效应晶体管中时,考虑热稳定性和热辐射,碳化硅(SiC)可能是最优选的。其它考虑制造成本时,也可以使用蓝宝石或硅(Si)。虽然,考虑热稳定性和热辐射,GaN不那么优选,但是使用GaN不会特别阻止本发明实施。
欧姆电极和肖特基电极可以通过公知任意方法形成。例如,如上所述,欧姆电极可以通过薄绝缘膜形成在阻挡层的最上层上。
以下将参考具体实施方案说明本发明。
然而,本发明并不限于下述实施方案。
实施方案1
图1是根据本发明第一实施方案的场效应晶体管100的截面图。场效应晶体管100是通过晶体生长顺序沉积III族氮化物化合物半导体层形成的半导体器件,晶体生长衬底101由厚约300μm的蓝宝石制成。在晶体生长衬底101上,形成AIN制成的约40nm厚的AIN层102。A1N层102缓和晶体生长衬底101和形成在A1N层t02上的半导体层103之间的晶格常数失配。
在AIN层102上,形成约2μm厚的未掺杂GaN半导体层103。半导体层103和AIN层102在下文中通常称作缓冲层。缓冲层(包括AIN层102和半导体层103)是在权利要求书中称为缓冲层的半导体层。
此外,在半导体层103上,形成约40nm厚的未掺杂Al0.2Ga0.8N半导体层104。确定半导体层104的厚度(约40nm),使得载流子(电子)从欧姆电极(105和107)进入形成在阻挡层和缓冲层之间或层1041和层103之间的界面上的通道的隧道效应变得确定和优选。
半导体层104包括两层,或总共约30nm厚的突变界面供应层1041和约10nm厚的电极连接面供应层1042。这两层的每一层都由Al0.2Ga0.8N半导体制成。突变界面供应层1041利用H2作为载气通过晶体生长形成,电极连接面供应层1042利用N2作为载气通过晶体生长形成。
105、106和107分别代表源极电极(欧姆电极)、栅极电极(肖特基电极)和漏极电极(欧姆电极)。各欧姆电极(源极电极105和漏极电极107)通过气相沉积法沉积约厚度的钛(Ti)制成的薄金属层和进一步通过气相沉积法沉积约
Figure C200580018798D0024084429QIETU
厚度的铝(A1)制成的金属层而形成。这些欧姆电极极好地相互附着并通过在700℃-900℃温度下少于1秒钟的快速退火热处理而合金化。栅极电极106是肖特基电极,其通过气相沉积法沉积约100
Figure C200580018798D0024084446QIETU
厚度的镍(Ni)制成的金属层和进一步通过气相沉积法沉积约3000
Figure C200580018798D0024084446QIETU
厚度的金(Au)制成的金属层而形成。
以下说明一种制造场效应晶体管100的方法,参考本发明的主要特性(半导体层1041和1042)。
场效应晶体管100中的各半导体层(半导体层102、103和104)通过气相沉积晶体生长,又称作金属有机物气相外延(下文中简称为MOVPE)来形成。使用以下气体:载气(H2或N2)、氨气(NH3)、三甲基镓(Ga(CH3)3)和三甲基铝(Al(CH3)3)。
在本发明中,使用金属有机物气相外延(MOVPE)作为晶体生长半导体层的方法。至于其它生长方法,有用的是分子束外延(MBE)和卤化物气相生长(HVPE)。
图2示出当在第一实施方案中形成阻挡层104(即突变界面供应层1041和电极连接面供应层1042)时的载气供应量。图2中的纵座标轴示出氢气(H2)在载气中的分压比R,横坐标轴示出晶体生长时间。时间t=0表示突变界面供应层1041的晶体生长开始时间,时间t=t1表示电极连接面供应层1042的晶体生长结束时间。此外,根据以下晶体生长条件沉积阻挡层。
(阻挡层104的晶体生长条件)
(1)突变界面供应层1041
(a)载气:H2(R≈1)
(b)晶体生长温度:1000℃
(c)晶体生长压力:1013hPa(晶体生长炉中的总压力)
(2)电极连接面供应层1042
(a)载气:N2(R≈0)
(b)晶体生长温度:1000℃
(c)晶体生长压力:1013hPa(晶体生长炉中的总压力)
图3示出阻挡层104的总厚度(d1+d2)固定为
Figure C200580018798D0025084747QIETU
时,利用电极连接面供应层1042的厚度d2作为参数,使用原子力显微镜拍摄的电极连接面供应层1042表面图像(表面形态)的5种显微图
Figure C200580018798D00251
图4A示出电极连接面供应层1042的厚度d2与各表面的粗糙度之间的关系。纵轴代表特定方向上电极连接面供应层1042表面的粗糙度波动图案的标准化均方根,采用当
Figure C200580018798D00252
(即标准化表面粗糙度=1)或当整个阻挡层104仅由厚度约
Figure C200580018798D00253
的突变界面供应层1041形成时的值作为标准值。
图4B是表示在形成栅极电极106之前的场效应晶体管100的片电阻率标准化值与采用与图4A相同的当
Figure C200580018798D00254
(即标准化的片电阻率值=1)的值为标准值的厚度d2之间的关系的图。
根据这些图,当阻挡层104的总厚度为
Figure C200580018798D00255
时,电极连接面供应层1042的厚度d2优选为约
Figure C200580018798D00261
更优选约
通过根据上述条件形成阻挡层104,本发明第一实施方案的场效应晶体管100可保持优异的电特性例如片电阻率和优异的表面平坦性,与现有技术相比能够使电极更有效地微型化。
并且,可以在2GHz频带处得到200W或更高的输出特性。
实施方案2
图5是根据本发明第二实施方案的场效应晶体管200的截面图。场效应晶体管200是通过晶体生长顺序沉积III族氮化物化合物半导体层形成的半导体器件。晶体生长衬底201由厚约400μm的碳化硅(SiC)制成。在晶体生长衬底201上,形成约0.2μm厚的AIN层202。AIN层202消除或缓和晶体生长衬底201和形成在AIN层202上的半导体层203之间的晶格常数失配。
在AIN层202上,形成约2μm厚的未掺杂GaN半导体层203。半导体层203和AIN层202在下文中通常称作缓冲层。缓冲层(包括层202和层203)是在权利要求书中称为缓冲层的半导体层。
此外,在半导体层203上,形成约40nm厚的未掺杂Al0.25Ga0.75N半导体层204。确定半导体层204的厚度(约40nm),使得载流子(电子)从欧姆电极(205和207)进入形成在阻挡层和缓冲层之间或层2041和层203之间的界面上的通道的隧道效应变得确定和优选。
半导体层204包括两层,或总共约10nm厚的突变界面供应层2041和约30nm厚的电极连接面供应层2042。这两层的每一层都由AlI0.25Ga0.75N半导体制成。突变界面供应层2041利用H2作为载气通过晶体生长形成,电极连接面供应层2042利用N2作为载气通过晶体生长形成。
205、206和207分别代表源极电极(欧姆电极)、栅极电极(肖特基电极)和漏极电极(欧姆电极)。各欧姆电极(源极电极205和漏极电极207)通过气相沉积法沉积约
Figure C200580018798D00271
厚度的钛(Ti)制成的薄金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00272
厚度的铝(A1)制成的金属层而形成。这些欧姆电极极好地相互附着并通过在700℃-900℃温度下少于1秒钟的快速退火热处理而合金化。栅极电极206是肖特基电极,其通过气相沉积法沉积约
Figure C200580018798D0027084834QIETU
厚度的镍(Ni)制成的金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00274
厚度的金(Au)制成的金属层而形成。
以下说明一种制造场效应晶体管200的方法,参考本发明的主要特性(半导体层2041和2042)。
场效应晶体管200中的各半导体层(半导体层202、203和204)通过气相沉积晶体生长,又称作金属有机物气相外延(下文中简称为MOVPE)来形成。使用以下气体:载气(H2或N2)、氨气(NH3)、三甲基镓(Ga(CH3)3)和三甲基铝(Al(CH3)3)。
在本发明中,使用金属有机物气相外延(MOVPE)作为晶体生长半导体层的方法。至于其它生长方法,有用的是分子束外延(MBE)和卤化物气相生长(HVPE)。
图2示出当在第一实施方案中形成阻挡层204(即突变界面供应层2041和电极连接面供应层2042)时的载气供应量。图2中的纵座标轴示出氢气(H2)在载气中的分压比R,横坐标轴示出晶体生长时间。时间t=0表示突变界面供应层2041的晶体生长开始时间,时间t=t1表示电极连接面供应层2042的晶体生长结束时间。
此外,根据以下晶体生长条件沉积阻挡层。
(阻挡层204的晶体生长条件)
(1)突变界面供应层2041
(a)载气:H2(R≈1)
(b)晶体生长温度:1000℃
(c)晶体生长压力:1013hPa(晶体生长炉中的总压力)
(2)电极连接面供应层2042
(a)载气:N2(R≈0)
(b)晶体生长温度:1000℃
(c)晶体生长压力:1013hPa(晶体生长炉中的总压力)图6示出当阻挡层204的总厚度(d1+d2)固定为40nm时,利用电极连接面供应层2042的厚度
Figure C200580018798D00281
作为参数,使用原子力显微镜拍摄的电极连接面供应层2042表面图像(表面形态)的2种显微图(d2=0nm和30nm)。
图7A示出电极连接面供应层2042的厚度d2与各表面的粗糙度之间的关系。纵轴代表特定方向上电极连接面供应层2042表面的粗糙度波动图案的标准化均方根,采用当
Figure C200580018798D00282
(即标准化表面粗糙度=1)或当整个阻挡层204仅由厚度约40nm的突变界面供应层2041形成时的值作为标准值。
图7B是表示在形成栅极电极206之前的场效应晶体管200的标准化片电阻率值与采用与图4A相同的当(即标准化的片电阻率值=1)的值为标准值的厚度d2之间的关系的图。
如这些图所示,阻挡层可包含双层结构,包括突变界面供应层2041和电极连接面供应层2042,以便提供目标电特性和高度且理想的电极微型化。
通过根据上述条件形成阻挡层204,本发明第二实施方案的场效应晶体管200可保持优异的电特性例如片电阻率和优异的表面平坦性,与现有技术相比能够使电极更有效地微型化。
其它改进实施方案
虽然本发明已经参考以上实施方案作为最实际和最优实施方案说明本发明,但是本发明不限于此,可以适当改进而不背离本发明的精神。
改进实施方案1
例如,在第一实施方案中,如图2所示,氢气在载气中的分压比R立刻从约1下降至约0。作为选择,氢气在载气中的分压比R可以均匀和连续下降,如图8所示。此时,阻挡层104不可以具有其中突变界面供应层1041和电极连接面供应层1042相互清晰区分的双层结构,但是场效应晶体管具有几乎等同于上述场效应晶体管100的性能。
改进实施方案2
作为选择,氢气在载气中的分压比R可以逐步和单调降低。进一步可选择的是,分压比R的下降过程可以是平滑和连续下降与突然和逐步下降的组合。如图9所述的实施方案可包括各下降过程的这种组合。
通过采用任意的这些条件,根据本发明方法可以得到本发明的作用和效果。
2.第十一至二十三方面的说明
当用于晶体生长衬底的材料包含在本发明的场效应晶体管中时,考虑热稳定性和热辐射,碳化硅(SiC)可能是最优选的。作为选择,也可以使用蓝宝石、硅(Si)或GaN来形成衬底。
欧姆电极和肖特基电极可以通过公知任意方法形成。
以下将参考具体实施方案说明本发明。
然而,本发明并不限于下述实施方案。
实施方案3
图10是第三实施方案的场效应晶体管300的截面图。场效应晶体管300是通过晶体生长顺序沉积III族氮化物化合物半导体层形成的半导体器件,晶体生长衬底301由厚约500μm的碳化硅(SiC)制成。在晶体生长衬底301上,形成AIN制成的约0.3μm厚的AIN层302。
在AIN层302上,形成约2μm厚的未掺杂GaN半导体层303。半导体层303对应于本发明第一实施方案中的第一半导体层A。在半导体层303上(第一半导体层A),形成约35nm厚的未掺杂Al0.25Ga0.75N的半导体层304,其对应于本发明第一实施方案中的第二半导体层B。确定半导体层304(第二半导体层B)的厚度,使得当栅极处于接通状态时,从欧姆电极(305和307)进入在半导体层A和B之间的界面上形成的通道的载流子(电子)的隧道效应变得确定和优选。
305、306和307分别代表源极电极(欧姆电极)、栅极电极(肖特基电极)和漏极电极(欧姆电极)。各欧姆电极(源极电极305和漏极电极307)通过气相沉积法沉积约
Figure C200580018798D00301
厚度的钛(Ti)制成的薄金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00302
厚度的铝(A1)制成的金属层而形成。这些欧姆电极极好地相互附着并通过在700℃-900℃温度下少于1秒钟的快速退火热处理而合金化。栅极电极306是肖特基电极,其通过气相沉积法沉积约
Figure C200580018798D00303
厚度的镍(Ni)制成的金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00304
厚度的金(Au)制成的金属层而形成。
以下说明一种制造场效应晶体管300的方法,参考本发明的主要特性(半导体层303和304)。
场效应晶体管300中的各半导体层(半导体层302、303和304)通过气相沉积晶体生长,又称作金属有机物气相外延(下文中简称为MOVPE)来形成。使用以下气体:载气(H2或N2)、氨气(NH3)、三甲基镓(Ga(CH3)3)和三甲基铝(Al(CH3)3)。
在本发明中,使用金属有机物气相外延(MOVPE)作为晶体生长半导体层的方法。至于其它生长方法,有用的是分子束外延(MBE)和卤化物气相生长(HVPE)。
图11示出第三实施方案中场效应晶体管300的半导体层A和b的晶体生长条件。如图11所示,厚度约2μm并包含在场效应晶体管300中的半导体层303(或本发明中的第一半导体层A)的晶体生长根据以下晶体生长条件进行。
(半导体层A的晶体生长条件)
(1)晶体生长温度TA:1100℃
(2)晶体生长压力PA:1013hPa
接着,厚度约0.35μm并由未掺杂Al0.25Ga0.75N晶体制成的半导体层304(或第二半导体层B)的晶体生长根据以下晶体生长条件进行。
(半导体层B的晶体生长条件)
(1)晶体生长温度TB:1000℃
(2)晶体生长压力PB:1013hPa
第三实施方案的最大特征在于第一和第二半导体层A和B(半导体层303混入304)的各晶体生长温度TA和TB以及各晶体生长压力PA和PB分别满足下式(2)。下式(1)代表现有晶体管10的制造过程中的晶体生长条件。
(现有发明中的晶体生长条件)
TB>TA
PB<PA           ...(1)
(第三实施方案中的晶体生长条件)
1000℃=TB<TA=1100℃
PB=PA=(常压)       ...(2)
通过采用这种晶体生长条件,在半导体层303(第一半导体层A)沉积至厚度为2μm之后,晶体生长炉中的晶体生长温度下降,晶体生长压力保持在几乎常压下。结果,可有效抑制形成半导体层303(第一半导体层A)上表面的原子升华。因此,通过采用上述晶体生长条件,可有效防止半导体层303和304之间界面的粗糙。
结果,如图11所示,在本发明的场效应晶体管300中,导通状态电流I可从0.7A/mm升高至1.0A/mm,片电阻率ρ可从650Ω/□下降至450Ω/□,通道迁移率μ可从1000cm2/Vsec升高至1500cm2/Vsec。
这些电特性具有极高性能,使得通道层(两维电子气)的片浓度为约1×1013cm-2。简而言之,通过采用本发明第三实施方案的场效应晶体管300的结构及其制造方法,相对于现有技术,可以显著提高器件的电特性。
其它改进实施例
虽然本发明已经参考以上实施方案作为最实际和最优实施方案说明本发明,但是本发明不限于此,可以适当改进而不背离本发明的精神。
改进实施例1
例如,在第一实施方案中,半导体层A(半导体层303)和半导体层B(半导体层304)之间的界面几乎是平面。界面可优选尽可能在微观尺度上平坦,但可以不必须是微观尺度平坦的。例如,这两个半导体层之间的界面可以是曲面,其部分是曲率半径相当大的大致球面。进一步作为选择,这两个半导体层之间的界面可以是高低不平的和非平坦表面的,其具有合适的倾斜、合适的各壁间的间距和合适的重复率。这些条件是任意设计的形成各场效应晶体管的条件,可以利用根据本发明的任意界面来防止半导体层A表面粗糙。平滑效应能够提供本发明的作用和效果。
3.第二十四至第三十三方面的说明
在本发明中,使用金属有机物气相外延(MOVPE)作为晶体生长半导体层的方法。至于其它生长方法,有用的是分子束外延(MBE)和卤化物气相生长(HVPE)。
至于在晶体生长过程中载运半导体层的晶体材料气的载气,不仅可以使用H2气也可以使用惰性气体。稀有气体(He、Ne、Ar、Ke、Xe、Rn)、氮气(N2)或这些气体的混合物可用作晶体生长半导体层的惰性气体。用作惰性气体的这些气体混合物可以具有任意混合比。当使用氢气(H2)、氮气(N2)或稀有气体作为主载气(即载气的主要成分)时,即使少量或一些其它气体混入载气中,只要任何不希望的原子或元素没有保留在或混入将要晶体生长的半导体晶体中即可。
当由于晶体生长衬底的材料包含在本发明的场效应晶体管中时,考虑热稳定性和热辐射,碳化硅(SiC)可能是最优选的。其它考虑制造成本时,也可以使用蓝宝石或硅(Si)。虽然,考虑热稳定性和热辐射,GaN不那么优选,但是使用GaN不会特别阻止本发明实施。
欧姆电极和肖特基电极可以通过公知任意方法形成。例如,如上所述,欧姆电极可以通过薄绝缘膜形成在阻挡层的最上层上。
根据器件的类型和功能,本发明的场效应晶体管中的阻挡层可包含未掺杂半导体或掺杂杂质的半导体层。进一步作为选择,阻挡层可包含各自具有不同组成的多个半导体层。这些条件可应用于本发明的场效应晶体管中的阻挡层。在此,为了提供高迁移率,将要形成通道的半导体层可不掺杂杂质,以防止载流子扩散。因此,至少包含在缓冲层中的半导体层最上层可优选形成有未掺杂的半导体层。
以下将参考具体实施方案说明本发明。
然而,本发明并不限于下述实施方案。
第四实施方案
图13是样品400的截面图,样品400包含未掺杂高电阻率半导体层413并通过本发明第四实施方案中的MOVPE处理来制造。衬底411由碳化硅(4H-SiC)制成并在其上具有约200nm厚的AIN成核层412,成核层412在1140℃的高晶体生长温度下生长。在高生长温度成核层412上,在以下晶体生长条件下形成由未掺杂GaN制成并具有约2μm厚度的高电阻率半导体层413。
(高电阻率半导体层413的晶体生长条件)
载气:氢气(H2)
生长炉中的总压力:1013hPa
晶体生长速率:80nm/分钟
V/III比率:1473
晶体生长温度:(a)1120℃,(b)1130℃,(c)1140℃,(d)1150℃
(对击穿场强度的评价)
根据上述各个晶体生长条件,沉积未掺杂的高电阻率半导体层413,并且总共在各晶体生长温度(a)-(d)下制造如图13所示的4种样品400。在各高电阻率半导体层413的上表面上两侧周围形成由钒(V)制成的厚约15nm的电极,测量各高电阻率半导体层413的漏电流。
图14是显示高电阻率半导体层413的晶体生长温度((a)-(d))与施加200V电压时的漏电流之间的关系的图。根据该图,当高电阻率半导体层由未掺杂GaN制成时,晶体生长温度需要为1120℃或更高,使得施加200V电压时的漏电流为1×10-4A或更低。为了控制漏电流为1×10-6A或更低,晶体生长℃优选为1130℃或更高。
由未掺杂GaN在1140℃的晶体生长温度下制成的高电阻率半导体层413具有1×108Ωcm的显著的高电阻率。
(对结晶度的评价)
同时,测量各样品((a)-(d))中高电阻率半导体层的FEHM(即半高宽)。图15示出各高电阻率半导体层413的晶体生长温度与其FWMH的关系。FWMH越小,则结晶度越好。而且,当FWMH大于300弧秒时,高电阻率半导体层413的结晶度逐步下降,当FWMH大于400弧秒时,高电阻率半导体层413的表面平坦度急剧劣化,直至器件特性例如载流子迁移率同样劣化。
因此,为了制造具有高性能和包含未掺杂的GaN高电阻率半导体层413的场效应晶体管,晶体生长温度应该为1160℃或更低。这些对于结晶度的趋势可以利用光学显微镜目视识别。
根据上述实验结果,高电阻率半导体层413的晶体生长温度可优选为1120℃-1160℃,进一步优选为1130℃-1150℃,从而至少得到具有高性能的场效应晶体管。
第五实施方案
图16是样品500的截面图,样品500包含未掺杂高电阻率半导体层523并通过本发明第五实施方案中的MOVPE处理来制造。
衬底521由蓝宝石制成,其具有“c”平面作为主平面并在其上形成约40nm厚的AIN成核层522,成核层522在400℃的低晶体生长温度下生长。在低生长温度成核层522上,在以下晶体生长条件下形成由未掺杂GaN制成并具有约2μm厚度的高电阻率半导体层523。
(高电阻率半导体层523的晶体生长条件)
载气:氢气(H2)
生长炉中的总压力:1013hPa
晶体生长温度:1150℃
V/III比率:1473
晶体生长速率:(e)
Figure C200580018798D00351
/分钟,(f)
Figure C200580018798D00352
/分钟,(g)
Figure C200580018798D00353
/分钟
(对击穿场强度的评价)
根据上述各个晶体生长条件,沉积未掺杂的高电阻率半导体层523,并且在各晶体生长速率(e)-(g)下制造如图16所示的总共3种样品500。在各高电阻率半导体层5233的上表面上两侧周围形成由钒(V)制成的厚约15nm的电极,测量各高电阻率半导体层523的漏电流。
图17A和17B是显示高电阻率半导体层4523的晶体生长速率((e)-(g))与施加40V电压时的漏电流之间的关系图。根据该图,当高电阻率半导体层由未掺杂GaN制成时,晶体生长速率需要为65nm/分钟或更高,使得施加40V电压时的漏电流为1×10-8A或更低。
由未掺杂GaN在
Figure C200580018798D00361
分钟的晶体生长速率下制成的高电阻率半导体层523具有1×108Ωcm的极高电阻率。
(对结晶度的评价)
同时,当晶体生长速率为约90nm/分钟或更高时,高电阻率半导体层523的结晶度逐步下降。当晶体生长速率为约100nm/分钟或更高时,高电阻率半导体层523的表面平坦度急剧劣化,直至器件特性例如载流子迁移率同样劣化。因此,为了制造具有高性能和包含未掺杂的GaN高电阻率半导体层523的场效应晶体管,晶体生长速率应该为100nm/分钟或更低。这些对于结晶度的趋势可以利用光学显微镜目视识别。
根据上述实验结果,高电阻率半导体层523的晶体生长速率可优选为65nm/分钟-100nm/分钟,进一步优选为70nm/分钟-90nm/分钟,从而至少得到具有高性能的场效应晶体管。
(第六实施方案)
图18是第六实施方案的场效应晶体管600的截面图。场效应晶体管600是通过晶体生长顺序沉积III族氮化物化合物半导体层形成的半导体器件,晶体生长衬底601由厚约500μm的碳化硅(4H-SiC)制成。在晶体生长衬底601上,形成AIN制成的约200nm厚的AIN层602。
在AIN层602上,形成约2μm厚的未掺杂GaN半导体层603。半导体层603对应于本发明中的半导体层A。而且,在半导体层603上,形成约40nm厚的未掺杂Al0.25Ga0.75N阻挡层604。确定阻挡层604的厚度,使得从欧姆电极(605和607)进入在半导体层603上表面和层604之间的界面上形成的通道的载流子(电子)的隧道效应变得确定和优选。
605、606和607分别代表源极电极(欧姆电极)、栅极电极(肖特基电极)和漏极电极(欧姆电极)。各欧姆电极(源极电极605和漏极电极607)通过气相沉积法沉积约
Figure C200580018798D00371
厚度的钛(Ti)制成的薄金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00372
厚度的铝(A1)制成的金属层而形成。这些欧姆电极极好地相互附着并通过在700℃-900℃温度下少于1秒钟的快速退火热处理而合金化。栅极电极606是肖特基电极,其通过气相沉积法沉积约
Figure C200580018798D00373
厚度的镍(Ni)制成的金属层和进一步通过气相沉积法沉积约
Figure C200580018798D00374
厚度的金(Au)制成的金属层而形成。
以下说明一种制造场效应晶体管600的方法,参考本发明的主要特性(半导体层603:高电阻率半导体层A)。
场效应晶体管600中的各半导体层(半导体层602、603和604)通过气相沉积晶体生长,又称作金属有机物气相外延(下文中简称为MOVPE)来形成。使用以下气体:载气(H2或N2)、氨气(NH3)、三甲基镓(Ga(CH3)3)和三甲基铝(Al(CH3)3)。
在气相生长处理中,首先在1140℃下烘烤晶体生长衬底601,并且通过在1140℃下晶体生长在晶体生长衬底601上形成200nm厚的AIN成核层602(即晶格常数差异缓和层)。
接着,根据以下晶体生长条件,形成由未掺杂GaN晶体制成的厚度约2μm的半导体层603。
(半导体层604的晶体生长条件)
(1)晶体生长温度:1140℃
(2)晶体生长速率:80nm/分钟
接着,在其上沉积厚度约40nm的未掺杂Al0.25Ga0.75N晶体半导体层(缓冲层)604。这种晶体生长的晶体生长温度为约1000℃。
通过上述晶体生长方法制造的图18所示场效应晶体管600可以是目标场效应晶体管(HFET),其具有高迁移率、极高电特性和低漏电流。这种场效应晶体管不仅对于改善器件性能和可靠性非常有用,而且对与现有器件相比改善器件的微型化和集成度非常有用。
(第七实施方案)
图19是根据本发明第七实施方案的场效应晶体管700(MISFET)的截面图。场效应晶体管700与上述场效应晶体管600之间最大的不同是在栅极电极706和阻挡层704之间形成由氮化硅(SiN)制成的绝缘膜708。场效应晶体管700中其它各层(701-707)形成得与上述场效应晶体管600中其它各层(601-607)相同。
通过采用这种结构,MISFET可获得根据类似与第六实施方案的本发明方法的本发明的作用和效果。而且,可以得到具有极好的击穿场强度的场效应晶体管。
(其它改进实施方案)
虽然本发明已经参考以上实施方案作为最实际和最优实施方案说明本发明,但是本发明不限于此,可以适当改进而不背离本发明的精神。
(改进实施方案1)
例如,在第六实施方案中,场效应晶体管的衬底由碳化硅(SiC)制成。作为选择,蓝宝石衬底也可用作晶体生长衬底。当通过采用形成第五实施方案中的低晶体生长温度成核层522和高电阻率半导体层523的方法和晶体生长条件形成图18所示的场效应晶体管中的半导体层602和半导体层603时,场效应晶体管600可得到根据本发明方法的本发明作用和效果。
此时,如第六实施方案所公开的,可优选在约400℃的低温下形成作为成核层的厚约40nm的AIN半导体层。由于高电阻率半导体层A(图18中的半导体层603)包含在缓冲层中,因此未掺杂GaN晶体层可优选在1150℃晶体生长温度和90nm/分钟的晶体生长速率下形成约2μm的厚度。
(改进实施例2)
作为替代方案,各阻挡层例如半导体层604和半导体层704可由InAIN和InAlGaN制成。这些阻挡层可由一般的III族氮化物化合物半导体制成,所述III族氮化物化合物半导体具有必要的和与缓冲层例如半导体层603和半导体层703相比足够大的带隙能。
(改进的实施例3)
作为替代方案,可以沉积n-型半导体层来替代这些阻挡层。例如,可以沉积n-型半导体层来替代图18中的半导体层604,这能够制造MESFET。
简而言之,甚至通过改进各实施方案和改进实施例,可以制造HFET、MISFET和MESFET。
工业实用性
本发明可用于防止半导体表面粗糙。本发明用于保持对微型化电极和半导体器件的可能性和容易性。而且,本发明可用于在通道中传输的载流子的迁移率,所述通道形成为使得通过晶体生长沉积的半导体层的界面上具有大致平坦的表面。
因此,本发明对于设计和制造通过III族氮化物化合物半导体晶体生长制造的场效应晶体管(包括各种FET和HEMT)是非常有用的。本发明对于使各种场效应晶体管微型化和改善其性能非常有用。
本发明对于有效改善通道层中二维电子气的迁移率有用,所述通道层形成为使得通过晶体生长沉积的半导体层的界面上具有大致平坦的表面。因而,本发明对于设计和制造通过III族氮化物化合物半导体晶体生长制造的场效应晶体管(包括各种FET和HEMT)非常有用。
此外,本发明可用于本发明中的未掺杂半导体层(高电阻率半导体层A),其具有高电阻率和优异的绝缘性,以提供极高绝缘性且不受任何杂质的影响。因此,本发明不仅可应用于场效应晶体管例如FET和HMET,而且可以应用于发光半导体器件例如半导体激光器、光接收半导体器件、压力传感器和任意类型的其它半导体器件。

Claims (3)

1.一种制造场效应晶体管的方法,所述场效应晶体管包括缓冲层和阻挡层,各缓冲层和阻挡层均由III族氮化物化合物半导体制成,并且所述场效应晶体管在所述缓冲层至所述阻挡层的界面侧具有通道,所述方法包括:
用于晶体生长所述阻挡层的晶体生长过程,
其中在载运所述阻挡层的材料气的载气中的氢气分压比R在由式r1≥R≥r2代表的区域中随时间t单调递减,其中1≥r1>1/4、1/2>r2≥0并且r1>r2
2.权利要求1的制造场效应晶体管的方法,其中所述阻挡层包含总共m+1个半导体层,各半导体层通过在所述晶体生长过程中m次逐步降低所述载气中的所述氢气分压比R而由未掺杂的AlxGa1-xN制成,其中m≥1,0<x≤1。
3.权利要求2的制造场效应晶体管的方法,其中所述阻挡层具有双层结构,包括首先沉积的所述阻挡层的第一层,其利用氢气作为主载气通过晶体生长而生长,和在所述阻挡层的第一层上沉积的所述阻挡层的第二层,其利用稀有气体或包括氮气的惰性气体作为主载气通过晶体生长而生长。
CNB2005800187981A 2004-06-10 2005-06-09 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法 Expired - Fee Related CN100501951C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP172495/2004 2004-06-10
JP2004172495A JP2005353817A (ja) 2004-06-10 2004-06-10 電界効果トランジスタ及びその製造方法
JP176675/2004 2004-06-15
JP176676/2004 2004-06-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101336945A Division CN101552193A (zh) 2004-06-10 2005-06-09 场效应晶体管、半导体器件和半导体晶体生长方法

Publications (2)

Publication Number Publication Date
CN1965400A CN1965400A (zh) 2007-05-16
CN100501951C true CN100501951C (zh) 2009-06-17

Family

ID=35588023

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2009101336945A Pending CN101552193A (zh) 2004-06-10 2005-06-09 场效应晶体管、半导体器件和半导体晶体生长方法
CNB2005800187981A Expired - Fee Related CN100501951C (zh) 2004-06-10 2005-06-09 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2009101336945A Pending CN101552193A (zh) 2004-06-10 2005-06-09 场效应晶体管、半导体器件和半导体晶体生长方法

Country Status (2)

Country Link
JP (1) JP2005353817A (zh)
CN (2) CN101552193A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
US8716716B2 (en) * 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
JP2015035534A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN106159671B (zh) * 2015-04-10 2018-11-09 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物HEMT与GaN激光器的集成单片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Cyclotron resonance and magnetotransportmeasurementsinAlxGa1-xN/GaN heterostructures forx=0.15-0.30. Z.-F. Li,W. Lu,S. C. Shen,S. Holland,C. M. Hu,D. Heitmann,B.Shen,Y. D. Zheng,T.Someya,Y. Arakawa.APPLIED PHYSICS LETTERS,Vol.80 No.3. 2002
Cyclotron resonance and magnetotransportmeasurementsinAlxGa1-xN/GaN heterostructures forx=0.15-0.30. Z.-F.Li,W.Lu,S.C.Shen,S.Holland,C.M.Hu,D.Heitmann,B.Shen,Y.D.Zheng,T.Someya,Y.Arakawa.APPLIED PHYSICS LETTERS,Vol.80 No.3. 2002 *
Enhancement of the Electrical Properties of AlGaN/GaNHFETs by using Undoped Semi-Insulating GaN. Y. H. JEONG,C. S. OH,E. H. SHIN,J. Y. KIM,J. W. YANG,K.Y. LIM.Journal of Korean Physical Society,Vol.44 No.1. 2004
Influence of carrier gas on the morphology and structure ofGaN layers grown on sapphire substrate by six-wafer metalorganic chemical vapor deposition system. H. X. Wang,Y. Amijima,Y. Ishihama,S. Sakai.Journal of Crystal Growth,Vol.233 No.4. 2001

Also Published As

Publication number Publication date
CN101552193A (zh) 2009-10-07
JP2005353817A (ja) 2005-12-22
CN1965400A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
US10211296B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP4530171B2 (ja) 半導体装置
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8878188B2 (en) REO gate dielectric for III-N device on Si substrate
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20170256407A1 (en) Method for producing nitride semiconductor stacked body and nitride semiconductor stacked body
US11437255B2 (en) Epitaxial III-N nanoribbon structures for device fabrication
WO2015171705A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
CN109817698A (zh) 形成用于氮化镓沟道器件的半导体结构的方法
US7981744B2 (en) Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
CN109564855A (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20110049573A1 (en) Group iii nitride semiconductor wafer and group iii nitride semiconductor device
US9142406B1 (en) III-N material grown on ErAlN buffer on Si substrate
CN111524958A (zh) 一种高电子迁移率晶体管
US20150255589A1 (en) Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
KR102170215B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20150609

EXPY Termination of patent right or utility model