CN108198775A - 一种芯片smt定位托盘及其使用方法 - Google Patents

一种芯片smt定位托盘及其使用方法 Download PDF

Info

Publication number
CN108198775A
CN108198775A CN201810032770.2A CN201810032770A CN108198775A CN 108198775 A CN108198775 A CN 108198775A CN 201810032770 A CN201810032770 A CN 201810032770A CN 108198775 A CN108198775 A CN 108198775A
Authority
CN
China
Prior art keywords
big plate
positioning region
chip
pallet
big
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810032770.2A
Other languages
English (en)
Inventor
岑伟隆
晁雷雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bengbu Walter Technology Co Ltd
Original Assignee
Bengbu Walter Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bengbu Walter Technology Co Ltd filed Critical Bengbu Walter Technology Co Ltd
Priority to CN201810032770.2A priority Critical patent/CN108198775A/zh
Publication of CN108198775A publication Critical patent/CN108198775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种芯片SMT定位托盘，该托盘包括具有若干个芯片的大板，切割所述大板使得单颗或多颗芯片可与大板分离，其特征在于，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合，在切割后的所述大板的一面上贴附一层不残胶PE膜，将所述大板的所述第一定位部和所述托盘的所述第二定位部进行配合；上述芯片表面贴装前定位装载方式，能方便快捷的装载集成芯片，提高生产效率，无需生产员工将出现较大偏差的芯片一颗一颗对位摆入托盘。

Description

一种芯片SMT定位托盘及其使用方法
技术领域
本发明涉及一种芯片SMT定位托盘及其使用方法。
背景技术
目前，现有的集成电路板表面贴装集成芯片的托盘是由抗静电材料注塑成型，根据贴片机精度高低，决定托盘装载区域相对集成芯片外扩大小，表面贴装过程中，通过贴片机CCD摄像***对集成芯片底部焊盘进行精确定位，再通过贴片机上传动***对集成芯片转载托盘时偏位问题进行局部的调整，实现精密的贴装。但是，由于技术及成本上的原因，很多贴片机上的传动***仍然无法实现对集成芯片360°任意角度的调整，这就导致贴片机对于集成芯片装入托盘位置偏差大的芯片无法识别及继续作业，需要生产员工将出现较大偏差的芯片一颗一颗对位摆入托盘，上述行为给生产过程造成巨大困难，导致生产效率低，并且出现表面贴装容易贴偏等问题。
发明内容
为克服上述缺陷，本发明公开了一种芯片SMT定位托盘，该托盘包括具有若干个芯片的所述大板，切割所述大板使得单颗或多颗芯片可与大板分离，其特征在于，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合，在切割后的所述大板的一面上贴附一层不残胶PE膜，将所述大板的所述第一定位部和所述托盘的所述第二定位部进行配合，使得所述大板上的所述芯片与所述托盘上的所述凹槽相对应，撕去所述PE膜，使得每个被切割的芯片都与大板分离并落入相应的凹槽中，在被切割的单颗或多颗芯片全部落入凹槽后。
进一步地所述PE膜为低粘度。
进一步地所述第一定位部为定位孔，第二定位部为定位柱。
一种芯片SMT定位托盘的使用方法，其特征在于，该托盘包括具有若干个芯片的大板，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合；
所述方法还包括以下步骤：
步骤1，切割所述大板，以使得单颗或多颗芯片可与所述大板分离；
步骤2，在所述大板的一面上贴附一层不残胶PE膜；
步骤3，将所述大板的第一定位部与所述托盘的第二定位部进行定位配合；
步骤4，撕去所述PE膜，使得每个被切割的单颗或多颗芯片全部落入所述托盘的对应凹槽内。
进一步地所述PE膜为低粘度。
进一步地所述第一定位部为定位孔，第二定位部为定位柱。
本发明的一种芯片SMT定位托盘及其使用方法，具有如下的有益效果：
通过在切割后的大板一面上贴附上不残胶PE膜，使得所述大板保持完整性，通过在大板上设置第一定位部和在托盘上设置第二定位部，使得两者可以实现定位配合，以确保芯片与托盘的凹槽相对应，从而确保在撕去PE膜时与大板分离的芯片可以落入托盘对应的凹槽中，上述芯片表面贴装前定位装载方式，能方便快捷的装载集成芯片，提高生产效率，无需生产员工将出现较大偏差的芯片一颗一颗对位摆入托盘。
附图说明
图1为本发明的大板的焊盘面正视图。
图2为图1的另一视图
图3为本发明的托盘示意图。
图中附图标记，1（4）第一定位部；2（5）大板；3芯片；6不残胶PE膜；7为第二定位部；8为托盘；9凹槽。
具体实施方式
为了使本技术领域的人员更好地理解本发明的技术方案，下面结合实施例及附图对本发明产品作进一步详细的说明。
一种芯片SMT定位托盘，SMT（Surface Mount Technology的缩写）是表面组装技术（表面贴装技术），称为表面贴装或表面安装技术。是目前电子组装行业里最流行的一种技术和工艺。
该托盘包括具有若干个芯片的大板，若干个所述芯片按序排列在大板上，比如说安装相同的间距排列在大板上，使用激光切割设备以激光切割方式切割所述大板使得单颗或多颗芯片可与大板芯片母体分离，以获得消费者所需要的芯片外形后，此时不用取下单颗或多颗芯片，即切割所述大板使得单颗或多颗芯片可与大板分离。
所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部和第二定位部可以使得大板与托盘定位配合，第一定位部和第二定位部的具体形状可以根据实际情况进行设置，在附图1-3中将其设置为定位孔和定位柱，但上述设置仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
在大板的一面上（非焊盘面）贴附一层不残胶PE膜，确保PE膜覆盖整个大板一面以保持大板的完整性，由于采用了不残胶PE膜，在生产过程中可以有效地防止芯片被灰尘污染及划伤，并保护原有的光洁亮泽的表面，从而提高芯片的质量，并在将所述PE膜撕去时将不留残胶，优选低粘度不残胶PE膜。
将所述大板的所述第一定位部和所述托盘的所述第二定位部进行配合，使得所述大板上的所述芯片与所述托盘上的所述凹槽相对应，撕去所述PE膜，使得每个被切割的芯片都与大板分离并落入相应的凹槽中，在被切割的单颗或多颗芯片全部落入凹槽后，拿走所述大板后，可以将托盘装入贴片机以进行电路板的表面贴装作业。
一种芯片SMT定位托盘的使用方法，其特征在于，该托盘包括具有若干个芯片的大板，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合；
所述方法还包括以下步骤：
步骤1，切割所述大板，以使得单颗或多颗芯片可与所述大板分离，此时不取下上述可分离芯片；
步骤2，在所述大板的一面上贴附一层不残胶PE膜，确保PE膜覆盖整个大板一面以保持大板的完整性；
步骤3，将所述大板的第一定位部与所述托盘的第二定位部进行定位配合，配合完成后，大板上的芯片将会与托盘上的凹槽一一对应；
步骤4，撕去所述PE膜，使得每个被切割的单颗或多颗芯片全部落入所述托盘的对应凹槽内。
通过上述步骤后，使得单颗芯片整齐的落入托盘的指定位置（凹槽）上，拿掉大板除切割部分外的其余残料，即可以装上贴片机台进行电路板的表面贴装作业。
本发明的一种芯片SMT定位托盘及其使用方法，具有如下的有益效果：
通过在切割后的大板一面上贴附上不残胶PE膜，使得所述大板保持完整性，通过在大板上设置第一定位部和在托盘上设置第二定位部，使得两者可以实现定位配合，以确保芯片与托盘的凹槽相对应，从而确保在撕去PE膜时与大板分离的芯片可以落入托盘对应的凹槽中，上述芯片表面贴装前定位装载方式，能方便快捷的装载集成芯片，提高生产效率，无需生产员工将出现较大偏差的芯片一颗一颗对位摆入托盘。
以上所述，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上所述而顺畅地实施本发明；但是，凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，可利用以上所揭示的技术内容而作出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时，凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。

Claims (6)

1.一种芯片SMT定位托盘，该托盘包括具有若干个芯片的所述大板，切割所述大板使得单颗或多颗芯片可与大板分离，其特征在于，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合，在切割后的所述大板的一面上贴附一层不残胶PE膜，将所述大板的所述第一定位部和所述托盘的所述第二定位部进行配合，使得所述大板上的所述芯片与所述托盘上的所述凹槽相对应，撕去所述PE膜，使得每个被切割的芯片都与大板分离并落入相应的凹槽中，在被切割的单颗或多颗芯片全部落入凹槽后。
2.根据权利要求1所述的一种芯片SMT定位托盘，其特征在于：所述PE膜为低粘度。
3.根据权利要求2所述的一种芯片SMT定位托盘，其特征在于：所述第一定位部为定位孔，第二定位部为定位柱。
4.一种芯片SMT定位托盘的使用方法，其特征在于，该托盘包括具有若干个芯片的大板，若干个所述芯片按序排列在大板上，所述大板上设置有第一定位部，所述托盘上设置有第二定位部和若干个凹槽，所述第一定位部与第二定位部进行定位配合；
所述方法还包括以下步骤：
步骤1，切割所述大板，以使得单颗或多颗芯片可与所述大板分离；
步骤2，在所述大板的一面上贴附一层不残胶PE膜；
步骤3，将所述大板的第一定位部与所述托盘的第二定位部进行定位配合；
步骤4，撕去所述PE膜，使得被切割的单颗或多颗芯片全部落入所述托盘的对应凹槽内。
5.根据权利要求4所述的方法，其特征在于：所述PE膜为低粘度。
6.根据权利要求5所述的方法，其特征在于：所述第一定位部为定位孔，第二定位部为定位柱。
CN201810032770.2A 2018-01-13 2018-01-13 一种芯片smt定位托盘及其使用方法 Pending CN108198775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810032770.2A CN108198775A (zh) 2018-01-13 2018-01-13 一种芯片smt定位托盘及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810032770.2A CN108198775A (zh) 2018-01-13 2018-01-13 一种芯片smt定位托盘及其使用方法

Publications (1)

Publication Number Publication Date
CN108198775A true CN108198775A (zh) 2018-06-22

Family

ID=62589048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810032770.2A Pending CN108198775A (zh) 2018-01-13 2018-01-13 一种芯片smt定位托盘及其使用方法

Country Status (1)

Country Link
CN (1) CN108198775A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400779A (zh) * 2013-07-09 2013-11-20 程君 一种半导体显示面板的制造方法
CN203984791U (zh) * 2014-07-24 2014-12-03 上海埃富匹西电子有限公司 一种用于fpc在smt组装时快速定位的工具
CN104378926A (zh) * 2013-08-12 2015-02-25 上海斐讯数据通信技术有限公司 PoP芯片整合治具及其使用方法
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
CN207966943U (zh) * 2018-01-13 2018-10-12 蚌埠华特科技有限公司 一种芯片smt定位托盘

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400779A (zh) * 2013-07-09 2013-11-20 程君 一种半导体显示面板的制造方法
CN104378926A (zh) * 2013-08-12 2015-02-25 上海斐讯数据通信技术有限公司 PoP芯片整合治具及其使用方法
JP2015076411A (ja) * 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
CN203984791U (zh) * 2014-07-24 2014-12-03 上海埃富匹西电子有限公司 一种用于fpc在smt组装时快速定位的工具
CN207966943U (zh) * 2018-01-13 2018-10-12 蚌埠华特科技有限公司 一种芯片smt定位托盘

Similar Documents

Publication Publication Date Title
CN207966943U (zh) 一种芯片smt定位托盘
US10818567B2 (en) Integrated circuit substrate for containing liquid adhesive bleed-out
US5597074A (en) Packing tray of semiconductor devices and a method for manufacturing the same
US20170103904A1 (en) Integrated circuit package mold assembly
EP3188220A3 (en) Bare die integration with printed components
CN101365297B (zh) 电路板的切割方法
CN108198775A (zh) 一种芯片smt定位托盘及其使用方法
US11362025B2 (en) Tape carrier assemblies having an integrated adhesive film
CN104576426A (zh) 倒装芯片及晶圆级芯片的贴装方法及贴装用治具组
CN100420003C (zh) 一种陶瓷基板及其分断方法
CN106793580B (zh) 一种多层pcb板边盲槽加工方法
CN102842511A (zh) 芯片封装方法及使用该方法制造的晶圆
CN212519541U (zh) 一种可提高去工艺边精度的cob印刷线路板
US20160088730A1 (en) Package substrate and manufacturing method thereof
US20130217208A1 (en) Method of Processing Wafers for Saving Material and Protecting Environment
CN104425330B (zh) 搬运集成电路的方法和结构
KR20140077987A (ko) 접착제 필름을 다이싱 테이프 상에서 프리컷 반도체 웨이퍼 형상으로 제조하는 방법
KR101325512B1 (ko) 전자파 차폐장치의 제조방법
US20090251878A1 (en) Electronic Assembly and Method for Making Electronic Devices
JP2007179176A (ja) 配線基板及びメモリーカードの製造方法
KR101963123B1 (ko) 기판 이송용 흔들림 방지용 기판 수용부재
CN111696975B (zh) 一种led显示模组封装方法
CN207269277U (zh) 电子元器件包装用裁切剥离热封盖带
KR100374143B1 (ko) 캐리어 제조장치 및 제조방법
KR101898479B1 (ko) 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180622

WD01 Invention patent application deemed withdrawn after publication