CN108133965A - 一种深沟槽的功率半导体器件及其制作方法 - Google Patents
一种深沟槽的功率半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN108133965A CN108133965A CN201810089845.0A CN201810089845A CN108133965A CN 108133965 A CN108133965 A CN 108133965A CN 201810089845 A CN201810089845 A CN 201810089845A CN 108133965 A CN108133965 A CN 108133965A
- Authority
- CN
- China
- Prior art keywords
- type
- conductive
- power semiconductor
- conduction type
- deep trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title description 2
- 238000009271 trench method Methods 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 25
- 210000000746 body region Anatomy 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 13
- 238000000407 epitaxy Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 210000002706 plastid Anatomy 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域，具体公开了一种深沟槽的功率半导体器件，其中，包括：半导体基板被划分为有源区和终端保护区，有源区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，终端保护区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，第二导电类型第一阱区内设有多个窄沟槽，在窄沟槽下端设有第二导电类型第二阱区。本发明还公开了一种深沟槽的功率半导体器件的制作方法。本发明提供的深沟槽的功率半导体器件能够降低有源区内最***的沟槽底部的电场强度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法。
背景技术
在功率半导体器件领域，深沟槽MOSFET能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽MOSFET已经被广泛采用。目前深沟槽MOSFET的终端附近的耐压限制了器件的整体的耐压，尤其是当器件耐压达到200V及以上时，深沟槽MOSFET的击穿点往往出现在终端保护区附近。
在器件耐压时，深沟槽MOSFET在有源区内最***的沟槽底部的电场强度会明显高于有源区内其它沟槽底部的电场。
因此，如何提供一种功率半导体器件以降低有源区内最***的沟槽底部的电场强度成为本领域技术人员亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法，以解决现有技术中的问题。
作为本发明的第一个方面，提供一种深沟槽的功率半导体器件，其中，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区和终端保护区，所述有源区位于所述半导体基板的中心区，所述终端保护区位于所述有源区的外圈且环绕包围所述有源区，所述有源区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，所述第一导电类型外延层的上表面设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽位于所述第二导电类型体区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内，所述沟槽内的中心区填充有导电多晶硅以及位于所述导电多晶硅外圈的第一类绝缘介质体，所述终端保护区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，所述第一导电类型硅衬底上设有第一导电类型外延层，所述终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，所述第二导电类型第一阱区内设有多个窄沟槽，在所述窄沟槽下端设有第二导电类型第二阱区。
优选地，位于所述终端保护区内的且靠近所述有源区的所述窄沟槽的下端的所述第二导电类型第二阱区与位于所述有源区内的且靠近所述终端保护区的沟槽的下端接触。
优选地，所述第二导电类型第二阱区和所述第二导电类型第一阱区均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为1012~1015，注入能量范围为20keV~500keV。
优选地，所述窄沟槽内填充有第三类绝缘介质体，所述窄沟槽位于第二导电类型第一阱区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内。
优选地，在所述导电多晶硅上部的两侧设有内沟槽，所述内沟槽内生长有栅氧化层，在所述生长有栅氧化层的内沟槽内填充有与栅极相连的栅极导电多晶硅。
优选地，在所述第二导电类型体区的表面设有两个第一导电类型源极区，所述第一导电类型源极区与所述沟槽的外壁相接触。
优选地，在所述第一导电类型外延层的上方设有第二类绝缘介质体，在所述第二类绝缘介质体的上方设有与源极相连的源极金属。
优选地，所述源极金属通过所述第二类绝缘介质体上的通孔与所述第一导电类型源极区和所述第二导电类型体区欧姆接触。
优选地，功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
作为本发明的第二个方面，提供一种深沟槽的功率半导体器件的制作方法，其中，所述深沟槽的功率半导体器件的制作方法包括：
提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层上选择性刻蚀出沟槽与窄沟槽；
淀积光刻胶，接着去除终端保护区内的光刻胶，然后选择性的在终端保护区内注入第二导电类型杂质；
去除第一导电类型外延层表面与沟槽内的光刻胶；
在器件表面形成第三类绝缘介质体，进行热退火形成第二导电类型第一阱区和第二导电类型第二阱区；
选择性刻蚀第三类绝缘介质体，将有源区内的第三类绝缘介质体全部刻蚀去除；
在沟槽底部与侧壁形成第一类绝缘介质体；
淀积导电多晶硅，然后刻蚀导电多晶硅形成导电多晶硅；
选择性刻蚀第一类绝缘介质体，形成内沟槽；
热生长形成栅氧化层；
淀积导电多晶硅，然后刻蚀导电多晶硅形成栅极导电多晶硅；
注入第二导电类型杂质，热退火形成第二导电类型体区，然后注入第一导电类型杂质，激活后形成第一导电类型源极区；
淀积绝缘介质体，形成第二类绝缘介质体，再选择性刻蚀第二类绝缘介质体，然后刻蚀硅材料，接着注入第二导电类型杂质，并激活，最后淀积金属，形成源极金属与漏极金属。
本发明提供的深沟槽的功率半导体器件，通过将第二导电类型杂质注入窄沟槽形成第二导电类型第二阱区，相当于深度较深的场限环，会使得沟槽底部的电场分散，因此在有源区沟槽底部的电场强度会强于终端保护区沟槽底部，使得器件的击穿位置处于有源区。本发明提供的深沟槽的功率半导体器件不需要长时间的高温退火，并且由于第二导电类型第二阱区呈现圆形，因此能够有效减小终端保护区的宽度，节省芯片面积。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的深沟槽的功率半导体器件的结构示意图。
图2为本发明提供的深沟槽的功率半导体器件的制作方法的流程图。
图3为本发明提供的形成沟槽与窄沟槽的剖视结构示意图。
图4为本发明提供的形成第二导电类型第二阱区的剖视结构示意图。
图5为本发明提供的去除光刻胶后的剖视结构示意图。
图6为本发明提供的形成第三类绝缘介质体的剖视结构示意图。
图7为本发明提供的选择性刻蚀第三类绝缘介质体后的剖视结构示意图.
图8为本发明提供的形成第一类绝缘介质体的剖视结构示意图。
图9为本发明提供的形成导电多晶硅的剖视结构示意图。
图10为本发明提供的形成内沟槽的剖视结构示意图。
图11为本发明提供的形成栅氧化层的剖视结构示意图。
图12为本发明提供的形成栅极导电多晶硅的剖视结构示意图。
图13为本发明提供的形成第二导电类型体区与第一导电类型源极区的剖视结构示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的第一个方面，提供一种深沟槽的功率半导体器件，其中，如图1所示，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区01和终端保护区02，所述有源区01位于所述半导体基板的中心区，所述终端保护区02位于所述有源区01的外圈且环绕包围所述有源区01，所述有源区01包括与漏极相连的漏极金属1，在所述漏极金属1上设有第一导电类型硅衬底2，第一导电类型硅衬底2上设有第一导电类型外延层3，所述第一导电类型外延层3的上表面设有第二导电类型体区10，在所述第二导电类型体区10内设有沟槽4，所述沟槽4位于所述第二导电类型体区10的表面，且伸入所述第二导电类型体区10下方的第一导电类型外延层3内，所述沟槽4内的中心区填充有导电多晶硅6以及位于所述导电多晶硅6外圈的第一类绝缘介质体5，所述终端保护区02包括与漏极相连的漏极金属1，在所述漏极金属1上设有第一导电类型硅衬底2，所述第一导电类型硅衬底2上设有第一导电类型外延层3，所述终端保护区02内的第一导电类型外延层3的上表面设有第二导电类型第一阱区15，所述第二导电类型第一阱区15内设有多个窄沟槽17，在所述窄沟槽17下端设有第二导电类型第二阱区14。
本发明提供的深沟槽的功率半导体器件，通过将第二导电类型杂质注入窄沟槽形成第二导电类型第二阱区，相当于深度较深的场限环，会使得沟槽底部的电场分散，因此在有源区沟槽底部的电场强度会强于终端保护区沟槽底部，使得器件的击穿位置处于有源区。本发明提供的深沟槽的功率半导体器件不需要长时间的高温退火，并且由于第二导电类型第二阱区呈现圆形，因此能够有效减小终端保护区的宽度，节省芯片面积。
具体地，位于所述终端保护区02内的且靠近所述有源区01的所述窄沟槽17的下端的所述第二导电类型第二阱区14与位于所述有源区01内的且靠近所述终端保护区02的沟槽4的下端接触。
可以理解的是，最靠近有源区的窄沟槽下端的第二导电类型第二阱区与最靠近终端保护区的沟槽下端接触，能够有效降低最靠近终端保护区的沟槽底部的电场强度，保证击穿点位于有源区内。
具体地，所述第二导电类型第二阱区14和所述第二导电类型第一阱区15均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为1012~1015，注入能量范围为20keV~500keV。
具体地，所述窄沟槽17内填充有第三类绝缘介质体16，所述窄沟槽17位于第二导电类型第一阱区15的表面，且伸入所述第二导电类型体区10下方的第一导电类型外延层3内。
具体地，在所述导电多晶硅6上部的两侧设有内沟槽7，所述内沟槽7内生长有栅氧化层8，在所述生长有栅氧化层8的内沟槽7内填充有与栅极相连的栅极导电多晶硅9。
具体地，在所述第二导电类型体区10的表面设有两个第一导电类型源极区11，所述第一导电类型源极区11与所述沟槽4的外壁相接触。
进一步具体地，在所述第一导电类型外延层3的上方设有第二类绝缘介质体12，在所述第二类绝缘介质体12的上方设有与源极相连的源极金属13。
进一步具体地，所述源极金属13通过所述第二类绝缘介质体12上的通孔与所述第一导电类型源极区（11）和所述第二导电类型体区10欧姆接触。
优选地，功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
如附图1所示，为以N型深沟槽的功率半导体器件为例，在所述半导体器件的俯视平面上，包括位于半导体基板上的有源区01以及终端保护区02，所述有源区01位于半导体基板的中心区，终端保护区02位于有源区的外圈且环绕包围所述有源区01，有源区01包括与漏极相连的漏极金属1，在所述漏极金属1上设有N型硅衬底2，N型硅衬底2上设有N型外延层3，N型外延层3的上表面设有P型体区10，在所述P型体区10内设有沟槽4，所述沟槽4位于P型体区10的表面，深度伸入所述P型体区10下方的N型外延层3内，所述沟槽4内的中心区填充有导电多晶硅6以及位于所述导电多晶硅6外圈的第一类绝缘介质体5，在所述导电多晶硅6上部的两侧设有内沟槽7，所述内沟槽7内生长有栅氧化层8，在所述生长有栅氧化层8的内沟槽7内填充有与栅极相连的栅极导电多晶硅9，在P型体区10的表面设有两个N型源极区11，所述N型源极区11与沟槽4的外壁相接触，在所述N型外延层3的上方设有第二类绝缘介质体12，在所述第二类绝缘介质体12的上方设有与源极相连的源极金属13，所述源极金属13通过第二类绝缘介质体12上的通孔与N型源极区11、P型体区10欧姆接触；终端保护区02包括与漏极相连的漏极金属1，在所述漏极金属1上设有N型硅衬底2，所述N型硅衬底2上设有N型外延层3，其特征在于：终端保护区02内的N型外延层3的上表面设有P型第一阱区15，P型第一阱区15内设有若干窄沟槽17，所述窄沟槽17位于P型第一阱区15的表面，深度伸入所述P型体区10下方的N型外延层3内，窄沟槽17内填充有第三类绝缘介质体16，在所述窄沟槽17下端设有P型第二阱区14。
最靠近有源区01的窄沟槽17下端的P型第二阱区14与最靠近终端保护区02的沟槽4下端接触。
作为本发明的第二个方面，提供一种深沟槽的功率半导体器件的制作方法，其中，如图2所示，所述深沟槽的功率半导体器件的制作方法包括：
S100、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层上选择性刻蚀出沟槽与窄沟槽；
S110、淀积光刻胶，接着去除终端保护区内的光刻胶，然后选择性的在终端保护区内注入第二导电类型杂质；
S120、去除第一导电类型外延层表面与沟槽内的光刻胶；
S130、在器件表面形成第三类绝缘介质体，进行热退火形成第二导电类型第一阱区和第二导电类型第二阱区；
S140、选择性刻蚀第三类绝缘介质体，将有源区内的第三类绝缘介质体全部刻蚀去除；
S150、在沟槽底部与侧壁形成第一类绝缘介质体；
S160、淀积导电多晶硅，然后刻蚀导电多晶硅形成导电多晶硅；
S170、选择性刻蚀第一类绝缘介质体，形成内沟槽；
S180、热生长形成栅氧化层；
S190、淀积导电多晶硅，然后刻蚀导电多晶硅形成栅极导电多晶硅；
S200、注入第二导电类型杂质，热退火形成第二导电类型体区，然后注入第一导电类型杂质，激活后形成第一导电类型源极区；
S210、淀积绝缘介质体，形成第二类绝缘介质体，再选择性刻蚀第二类绝缘介质体，然后刻蚀硅材料，接着注入第二导电类型杂质，并激活，最后淀积金属，形成源极金属与漏极金属。
本发明提供的深沟槽的功率半导体器件的制作方法，通过将第二导电类型杂质注入窄沟槽形成第二导电类型第二阱区，相当于深度较深的场限环，会使得沟槽底部的电场分散，因此在有源区沟槽底部的电场强度会强于终端保护区沟槽底部，使得器件的击穿位置处于有源区。本发明提供的深沟槽的功率半导体器件的制作方法不需要长时间的高温退火，并且由于第二导电类型第二阱区呈现圆形，因此能够有效减小终端保护区的宽度，节省芯片面积。
结合图1至图13所示，对本发明提供的深沟槽的功率半导体器件的制作方法进行详细说明。
如图3所示，步骤一：提供N型衬底2，在所述N型衬底2上生长N型外延层3，然后在N型外延层3上选择性刻蚀出沟槽4与窄沟槽17；
如图4所示，步骤二：淀积光刻胶18，接着去除终端保护区02内的光刻胶18，然后选择性的在终端保护区02内注入P型杂质；
如图5所示，步骤三：去除N型外延层3表面与沟槽4内的光刻胶18；
如图6所示，步骤四：在器件表面形成第三类绝缘介质体16，进行热退火形成第二导电类型第一阱区15和第二导电类型第二阱区14；
如图7所示，步骤五：选择性刻蚀第三类绝缘介质体16，将有源区01内的第三类绝缘介质体16全部刻蚀去除；
如图8所示，步骤六：在沟槽4底部与侧壁形成第一类绝缘介质体5；
如图9所示，步骤七：淀积导电多晶硅，然后刻蚀导电多晶硅形成导电多晶硅6；
如图10所示，步骤八：选择性刻蚀第一类绝缘介质体5，形成内沟槽7；
如图11所示，步骤九：热生长形成栅氧化层8；
如图12所示，步骤十：淀积导电多晶硅，然后刻蚀导电多晶硅形成栅极导电多晶硅9；
如图13所示，步骤十一：注入P型杂质，然后热退火形成P型体区10，然后注入N型杂质，激活后形成N型源极区11；
如图1所示，步骤十二：淀积绝缘介质体，形成第二类绝缘介质体12，再选择性刻蚀第二类绝缘介质体12，然后刻蚀硅材料，接着注入P型杂质，并激活，最后淀积金属，形成源极金属13与漏极金属1。
当本发明耐压时，漏极高电压，栅极与源极低电压，由于终端保护区窄沟槽底部注入了P型的杂质，所以终端保护区窄沟槽底部存在P型阱区，所述P型阱区相当于深度较深的场限环，会使得沟槽底部的电场分散，因此在有源区沟槽底部的电场强度会强于终端保护区沟槽底部，使得器件的击穿位置处于有源区。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种深沟槽的功率半导体器件，其特征在于，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区（01）和终端保护区（02），所述有源区（01）位于所述半导体基板的中心区，所述终端保护区（02）位于所述有源区（01）的外圈且环绕包围所述有源区（01），所述有源区（01）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述第一导电类型外延层（3）的上表面设有第二导电类型体区（10），在所述第二导电类型体区（10）内设有沟槽（4），所述沟槽（4）位于所述第二导电类型体区（10）的表面，且伸入所述第二导电类型体区（10）下方的第一导电类型外延层（3）内，所述沟槽（4）内的中心区填充有导电多晶硅（6）以及位于所述导电多晶硅（6）外圈的第一类绝缘介质体（5），所述终端保护区（02）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），所述第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述终端保护区（02）内的第一导电类型外延层（3）的上表面设有第二导电类型第一阱区（15），所述第二导电类型第一阱区（15）内设有多个窄沟槽（17），在所述窄沟槽（17）下端设有第二导电类型第二阱区（14）。
2.根据权利要求1所述的深沟槽的功率半导体器件，其特征在于，位于所述终端保护区（02）内的且靠近所述有源区（01）的所述窄沟槽（17）的下端的所述第二导电类型第二阱区（14）与位于所述有源区（01）内的且靠近所述终端保护区（02）的沟槽（4）的下端接触。
3.根据权利要求2所述的深沟槽的功率半导体器件，其特征在于，所述第二导电类型第二阱区（14）和所述第二导电类型第一阱区（15）均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为1012~1015，注入能量范围为20keV~500keV。
4.根据权利要求1所述的深沟槽的功率半导体器件，其特征在于，所述窄沟槽（17）内填充有第三类绝缘介质体（16），所述窄沟槽（17）位于第二导电类型第一阱区（15）的表面，且伸入所述第二导电类型体区（10）下方的第一导电类型外延层（3）内。
5.根据权利要求1至4中任意一项所述的深沟槽的功率半导体器件，其特征在于，在所述导电多晶硅（6）上部的两侧设有内沟槽（7），所述内沟槽（7）内生长有栅氧化层（8），在所述生长有栅氧化层（8）的内沟槽（7）内填充有与栅极相连的栅极导电多晶硅（9）。
6.根据权利要求5所述的深沟槽的功率半导体器件，其特征在于，在所述第二导电类型体区（10）的表面设有两个第一导电类型源极区（11），所述第一导电类型源极区（11）与所述沟槽（4）的外壁相接触。
7.根据权利要求6所述的深沟槽的功率半导体器件，其特征在于，在所述第一导电类型外延层（3）的上方设有第二类绝缘介质体（12），在所述第二类绝缘介质体（12）的上方设有与源极相连的源极金属（13）。
8.根据权利要求7所述的深沟槽的功率半导体器件，其特征在于，所述源极金属（13）通过所述第二类绝缘介质体（12）上的通孔与所述第一导电类型源极区（11）和所述第二导电类型体区（10）欧姆接触。
9.根据权利要求1所述的深沟槽的功率半导体器件，其特征在于，功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
10.一种深沟槽的功率半导体器件的制作方法，其特征在于，所述深沟槽的功率半导体器件的制作方法包括：
提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层上选择性刻蚀出沟槽与窄沟槽；
淀积光刻胶，接着去除终端保护区内的光刻胶，然后选择性的在终端保护区内注入第二导电类型杂质；
去除第一导电类型外延层表面与沟槽内的光刻胶；
在器件表面形成第三类绝缘介质体，进行热退火形成第二导电类型第一阱区和第二导电类型第二阱区；
选择性刻蚀第三类绝缘介质体，将有源区内的第三类绝缘介质体全部刻蚀去除；
在沟槽底部与侧壁形成第一类绝缘介质体；
淀积导电多晶硅，然后刻蚀导电多晶硅形成导电多晶硅；
选择性刻蚀第一类绝缘介质体，形成内沟槽；
热生长形成栅氧化层；
淀积导电多晶硅，然后刻蚀导电多晶硅形成栅极导电多晶硅；
注入第二导电类型杂质，热退火形成第二导电类型体区，然后注入第一导电类型杂质，激活后形成第一导电类型源极区；
淀积绝缘介质体，形成第二类绝缘介质体，再选择性刻蚀第二类绝缘介质体，然后刻蚀硅材料，接着注入第二导电类型杂质，并激活，最后淀积金属，形成源极金属与漏极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810089845.0A CN108133965A (zh) | 2018-01-30 | 2018-01-30 | 一种深沟槽的功率半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810089845.0A CN108133965A (zh) | 2018-01-30 | 2018-01-30 | 一种深沟槽的功率半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108133965A true CN108133965A (zh) | 2018-06-08 |
Family
ID=62430088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810089845.0A Pending CN108133965A (zh) | 2018-01-30 | 2018-01-30 | 一种深沟槽的功率半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133965A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682686A (zh) * | 2018-06-13 | 2018-10-19 | 中国电子科技集团公司第二十四研究所 | 一种深槽半导体器件耐压终端及其制造方法 |
| CN109346511A (zh) * | 2018-10-15 | 2019-02-15 | 北京工业大学 | 一种应用于功率半导体器件的横向电阻结构 |
| CN109509784A (zh) * | 2018-12-04 | 2019-03-22 | 无锡新洁能股份有限公司 | 一种多次外延的超结终端结构及其制作方法 |
| CN110400836A (zh) * | 2019-08-29 | 2019-11-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN112951914A (zh) * | 2019-12-11 | 2021-06-11 | 恒泰柯半导体（上海）有限公司 | 深沟槽mosfet终端结构及其制备方法 |
| CN114005880A (zh) * | 2021-10-31 | 2022-02-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN114203824A (zh) * | 2021-12-10 | 2022-03-18 | 无锡新洁能股份有限公司 | 一种超结功率半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066473A (ja) * | 2006-09-06 | 2008-03-21 | Toyota Motor Corp | 半導体装置 |
| CN201877431U (zh) * | 2010-05-04 | 2011-06-22 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端的半导体器件 |
| CN105679810A (zh) * | 2016-03-31 | 2016-06-15 | 无锡新洁能股份有限公司 | 适用于电荷耦合器件的半导体结构及其制造方法 |
| CN207852682U (zh) * | 2018-01-30 | 2018-09-11 | 无锡新洁能股份有限公司 | 一种深沟槽的功率半导体器件 |
-
2018
- 2018-01-30 CN CN201810089845.0A patent/CN108133965A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066473A (ja) * | 2006-09-06 | 2008-03-21 | Toyota Motor Corp | 半導体装置 |
| CN201877431U (zh) * | 2010-05-04 | 2011-06-22 | 无锡新洁能功率半导体有限公司 | 一种具有改进型终端的半导体器件 |
| CN105679810A (zh) * | 2016-03-31 | 2016-06-15 | 无锡新洁能股份有限公司 | 适用于电荷耦合器件的半导体结构及其制造方法 |
| CN207852682U (zh) * | 2018-01-30 | 2018-09-11 | 无锡新洁能股份有限公司 | 一种深沟槽的功率半导体器件 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682686A (zh) * | 2018-06-13 | 2018-10-19 | 中国电子科技集团公司第二十四研究所 | 一种深槽半导体器件耐压终端及其制造方法 |
| CN108682686B (zh) * | 2018-06-13 | 2021-04-20 | 中国电子科技集团公司第二十四研究所 | 一种深槽半导体器件耐压终端及其制造方法 |
| CN109346511A (zh) * | 2018-10-15 | 2019-02-15 | 北京工业大学 | 一种应用于功率半导体器件的横向电阻结构 |
| CN109509784A (zh) * | 2018-12-04 | 2019-03-22 | 无锡新洁能股份有限公司 | 一种多次外延的超结终端结构及其制作方法 |
| CN109509784B (zh) * | 2018-12-04 | 2024-02-09 | 无锡新洁能股份有限公司 | 一种多次外延的超结终端结构及其制作方法 |
| CN110400836A (zh) * | 2019-08-29 | 2019-11-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN112951914A (zh) * | 2019-12-11 | 2021-06-11 | 恒泰柯半导体（上海）有限公司 | 深沟槽mosfet终端结构及其制备方法 |
| CN114005880A (zh) * | 2021-10-31 | 2022-02-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN114203824A (zh) * | 2021-12-10 | 2022-03-18 | 无锡新洁能股份有限公司 | 一种超结功率半导体器件及其制造方法 |
| CN114203824B (zh) * | 2021-12-10 | 2022-08-19 | 无锡新洁能股份有限公司 | 一种超结功率半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108133965A (zh) | 一种深沟槽的功率半导体器件及其制作方法 | |
| JP6702330B2 (ja) | 半導体装置 | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| KR101028131B1 (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
| US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
| JP5790573B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2014017469A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2006128507A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP6214680B2 (ja) | 炭化珪素半導体装置 | |
| TW200941593A (en) | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands | |
| JP2009302091A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2017224719A (ja) | 半導体装置 | |
| CN109494255A (zh) | 深沟槽功率器件及其制造方法 | |
| CN111200018B (zh) | 半导体器件及半导体器件制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| US11227945B2 (en) | Transistor having at least one transistor cell with a field electrode | |
| CN207852682U (zh) | 一种深沟槽的功率半导体器件 | |
| CN113690303A (zh) | 半导体器件及其制备方法 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| WO2023070703A1 (zh) | 一种功率半导体器件及其制作方法 | |
| CN113690293B (zh) | Igbt器件及其制备方法 | |
| CN107611169A (zh) | 一种功率半导体器件及其制作方法 | |
| CN107658343A (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN209461469U (zh) | 深沟槽功率器件和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |