CN113889523A - 基于立体栅场板结构的半导体器件及其制作方法 - Google Patents

基于立体栅场板结构的半导体器件及其制作方法 Download PDF

Info

Publication number
CN113889523A
CN113889523A CN202010623901.1A CN202010623901A CN113889523A CN 113889523 A CN113889523 A CN 113889523A CN 202010623901 A CN202010623901 A CN 202010623901A CN 113889523 A CN113889523 A CN 113889523A
Authority
CN
China
Prior art keywords
field plate
drift region
groove
gate field
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010623901.1A
Other languages
English (en)
Other versions
CN113889523B (zh
Inventor
莫海锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202010623901.1A priority Critical patent/CN113889523B/zh
Publication of CN113889523A publication Critical patent/CN113889523A/zh
Application granted granted Critical
Publication of CN113889523B publication Critical patent/CN113889523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于立体栅场板结构的半导体器件及其制作方法。所述半导体器件包括：基材，形成在基材中的体区、漂移区、源极接触区和漏极接触区，以及，栅极和与栅极互联的栅场板，所述基材上设置有第一导电通孔、第二导电通孔，所述第一导电通孔、第二导电通孔分别与源极、漏极配合；所述基材、体区、源极接触区和漏极接触区均为第一导电类型，所述漂移区为第二导电类型；所述漂移区内还具有至少一个凹槽，所述栅场板的局部还延伸设置在所述凹槽内，且所述栅场板与所述凹槽之间还设置有第一绝缘层。本发明提供的半导体器件同时兼顾栅场板和漂移区浅槽的效果，栅场板降低了漂移区表面电场，提高器件电压降低导通电阻。

Description

基于立体栅场板结构的半导体器件及其制作方法
技术领域
本发明涉及一种半导体器件，特别涉及一种基于立体栅场板结构的半导体器件及其制作方法，属于半导体技术领域。
背景技术
现有技术中的一种横向功率器件结构如图1所示，其中，72是栅极，71是栅极氧化层，42是源极接触区，41漏极重掺杂接触区，20是横向漂移区，10是外延层或者衬底，30沟道体区接触区域，52是源极和沟通体区接触的互连通孔，51是漏极互连通孔，61是横向漂移区的厚氧化层，62是栅场板，21是起隔离作用的槽；如图1所示的现有横向功率器件，包含传统栅场板结构，利用栅场板62增强漂移区的耗尽，提高击穿电压和导通电阻的品质因数，隔离槽21增加利用了垂直方向的尺寸，提高了有效横向漂移区长度；然而，现有的横向功率器件的隔离槽21下方的漂移区20只能依赖PN结的本征耗尽，缺乏场板增强RESURF效应。
发明内容
本发明的主要目的在于提供一种基于立体栅场板结构的半导体器件及其制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例一方面提供了一种基于立体栅场板结构的半导体器件，包括：基材，形成在基材中的体区、漂移区、源极接触区和漏极接触区，以及，栅极和与栅极互联的栅场板，所述基材上设置有第一导电通孔、第二导电通孔，所述第一导电通孔、第二导电通孔分别与源极、漏极配合；所述基材、体区为第一导电类型，所述漂移区、源极接触区和漏极接触区为第二导电类型；所述漂移区内还具有至少一个凹槽，所述栅场板的局部还延伸设置在所述凹槽内，且所述栅场板与所述凹槽之间还设置有第一绝缘层。
进一步的，所述栅场板连续覆设在所述漂移区的表面以及所述凹槽的内壁上。
进一步的，所述第一绝缘层连续覆设在所述漂移区的表面以及所述凹槽的内壁上，所述栅场板设置在所述第一绝缘层上。
进一步的，所述凹槽的深度与漂移区的厚度之比小于1:1。
进一步的，所述凹槽和栅场板均为整体式结构，所述漂移区内设置有一个连续的凹槽，所述漂移区上设置有一个连续的栅场板，或者，所述凹槽为分布式结构，所述栅场板均为整体式结构，所述漂移区内间隔设置多个凹槽，所述漂移区上设置有一个连续的栅场板，所述栅场板与所述多个凹槽相匹配，或者，所述凹槽和栅场板均为分布式结构，所述漂移区内间隔设置有多个凹槽，所述漂移区上间隔设置有多个栅场板，每一所述栅场板与一凹槽相匹配，且所述多个栅场板均与所述栅极互联。
进一步的，所述栅极与所述基材之间还设置有第二绝缘层.
进一步的，所述第二绝缘层的材质包括二氧化硅。
进一步的，所述第一绝缘层的材质包括二氧化硅，所述第一绝缘层的厚度与第二绝缘层厚度之比大于1:1，例如，所述第一绝缘层的厚度为第二绝缘层的3倍以上。
进一步的，所述基材的材质包括硅。
进一步的，所述体区和漂移区是通过离子注入和加热扩散的方式对所述基材的局部加工形成。
进一步的，所述源极接触区是通过离子注入和加热扩散的方式对所述体区的局部加工形成的，所述漏极接触区是通过离子注入和加热扩散的方式对所述漂移区的局部加工形成的。
本发明实施例还提供了基于立体栅场板结构的半导体器件的制作方法，其包括：
提供基材，所述基材内分布有体区、漂移区、源极接触区、漏极接触区；
在所述基材上形成栅极；
在所述漂移区内加工形成至少一个凹槽；
在所述漂移区的表面以及所述凹槽的内壁上形成第一绝缘层，并在所述第一绝缘层上形成与栅极互联的栅场板，并使所述栅场板的局部延伸设置在所述凹槽内；以及
分别制作与所述源极接触区、漏极接触区配合的第一导电通孔、第二导电通孔。
进一步的，所述基于立体栅场板结构的半导体器件的制作方法具体包括：在所述漂移区内加工形成一个连续分布的凹槽，在所述漂移区上形成一个连续分布的栅场板，所述栅场板与所述凹槽相匹配；或者，在所述漂移区内加工形成多个间隔分布的凹槽，在所述漂移区上形成一个连续分布的栅场板，所述栅场板与所述多个凹槽相匹配，或者，在所述漂移区内加工形成多个间隔分布的凹槽，在所述漂移区表面制作形成多个间隔分布的栅场板，每一所述栅场板与一凹槽相匹配。
进一步的，所述栅极设置在第二绝缘层上，所述第二绝缘层设置在所述基材上。
进一步的，所述体区和漂移区是通过离子注入和加热扩散的方式对所述基材的局部加工形成。
进一步的，所述源极接触区是通过离子注入和加热扩散的方式对所述体区的局部加工形成的，所述漏极接触区是通过离子注入和加热扩散的方式对所述漂移区的局部加工形成的。
与现有技术相比，本发明的优点包括：
1)本发明提供的一种基于立体栅场板结构的半导体器件，通过在漂移区加工形成一个整体式的凹槽或者多个间隔分布的凹槽，并在漂移区上形成具有立体结构的栅场板，栅场板位于凹槽区域的部分向下弯曲，并延伸进入凹槽内。
2)本发明提供的一种基于立体栅场板结构的半导体器件，同时兼顾栅场板和漂移区浅槽的效果，栅场板降低了漂移区表面电场，提高器件电压降低导通电阻，凹槽结构增加了漂移区的有效长度，缩短了器件的横向尺寸。
3)本发明提供的一种基于立体栅场板结构的半导体器件，栅场板作用在凹槽的上方，增加了器件积累层的面积，在栅高压条件下，能够改善器件的准饱和效应，使半导体器件具有更低的导通电阻和有效的饱和电流。
4)本发明提供的一种基于立体栅场板结构的半导体器件，还可以根据不同指标的器件，以形成不同结构的凹槽，凹槽的三维尺寸也可以根据器件的指标进行不同的设计，对应的，栅场板也可以是整体的立体结构或者分布式的立体结构。
附图说明
图1是现有技术中的一种横向功率器件的结构示意图；
图2是本发明一典型实施案例中一种基于立体栅场板结构的半导体器件的剖面结构示意图；
图3a是本发明实施例1中的一种基于立体栅场板结构的半导体器件的俯视结构示意图；
图3b是本发明实施例1中的一种基于立体栅场板结构的半导体器件的结构示意图；
图3c是图3b中一种基于立体栅场板结构的半导体器件的BB’处的剖面结构示意图；
图4a是本发明实施例2中的一种基于立体栅场板结构的半导体器件的俯视结构示意图；
图4b是本发明实施例2中的一种基于立体栅场板结构的半导体器件的结构示意图；
图4c是图4b中一种基于立体栅场板结构的半导体器件的BB’处的剖面结构示意图；
图5a是本发明实施例3中的一种基于立体栅场板结构的半导体器件的俯视结构示意图；
图5b是本发明实施例3中的一种基于立体栅场板结构的半导体器件的结构示意图；
图5c是图5b中一种基于立体栅场板结构的半导体器件的BB’处的剖面结构示意图；
图6是本发明一典型实施案例中一种基于立体栅场板结构的半导体器件中制作形成立体栅场板结构的流程结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例一方面提供了本发明实施例一方面提供了一种基于立体栅场板结构的半导体器件，包括：基材，形成在基材中的体区、漂移区、源极接触区和漏极接触区，以及，栅极和与栅极互联的栅场板，所述基材上设置有第一导电通孔、第二导电通孔，所述第一导电通孔、第二导电通孔分别与源极、漏极配合；所述基材、体区为第一导电类型，所述源极接触区、漏极接触区、漂移区为第二导电类型；所述漂移区内还具有至少一个凹槽，所述栅场板的局部还延伸设置在所述凹槽内，且所述栅场板与所述凹槽之间还设置有第一绝缘层。
本发明实施例提供的一种基于立体栅场板结构的半导体器件，在漂移区形成一个呈长条状的连续的凹槽或者多个间隔分布的凹槽，不同数量和不同结构的凹槽能够获得不同器件指标的半导体器件。
本发明实施例提供的一种基于立体栅场板结构的半导体器件，栅场板的局部延伸设置于漂移区内的凹槽中而形成立体栅场板，从而增强了半导体器件的RESURF效应，提高了半导体器件的击穿电压和导通电阻的品质因数，凹槽的存在，导致电场线弯曲，进而提高了漂移区有效长度；除此之外，本发明实施例提供的一种基于立体栅场板结构的半导体器件的立体栅场板还增加了栅极在漂移区的积累层宽度，在高栅压条件下，减弱了半导体器件的准饱和效应，降低了半导体器件在强导通条件下的导通电阻，进而提高了半导体器件有效饱和电流。
本发明实施例提供的一种基于立体栅场板结构的半导体器件，通过在漂移区加工形成凹槽，利用厚的氧化层(即前述第一绝缘层)填充，其中栅场板跨过凹槽，且栅场板的局部延伸设置在凹槽内，并作为凹槽下方漂移区的场板；其中，本发明实施例提供的一种基于立体栅场板结构的半导体器件中局部栅场板设置在凹槽中而形成的立体栅场板结构，可以降低漂移区的峰值电场，增强RESURF效应，填充了氧化层的凹槽导致电场线弯曲，从而提高了有效漂移区的长度，缩短了半导体器件的横向尺寸，进而使半导体器件可以支持更高的击穿电压，更低的导通电阻；本发明实施例提供的一种基于立体栅场板结构的半导体器件中的立体栅场板增加了栅极和漂移区的重叠面积，在器件进入强导通状态后，能够改善准饱和效应，使半导体器件具有更小的导通电阻，提供更大的饱和电流。对于***而言，本发明提供的半导体器件可以用更小的器件尺寸实现更高的效率。
如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图2，本发明一典型实施案例中提供的一种基于立体栅场板结构的半导体器件，其包括基材10、栅极72以及栅场板62，所述栅场板62与栅极72设置在所述基材上10，且所述栅场板62与所述栅极72互联；
所述基材10内分布有体区30、漂移区20、源极接触区42、漏极接触区41，所述体区30上还设置有第一导电通孔52，所述漏极接触区41上还设置有第二导电通孔(可以理解为漏极互连通孔，下同)51，所述第一导电通孔52、第二导电通孔51分别与源极、漏极配合，第一导电通孔52主要用于连接源极和体区30，第二导电通孔51主要用于连接漏极和漏极接触区41；其中，所述基材10、体区30均为第一导电类型，所述源极接触区42、漏极接触区41、漂移区20为第二导电类型；
所述漂移区20内还具有至少一个凹槽21，所述栅场板62的局部还延伸设置在所述凹槽21内，且所述栅场板62与所述凹槽21之间还设置有第一绝缘层61。
具体的，半导体器件漂移区20的第二通电通孔51与漏极重掺杂区41连接，源极重掺杂区域42通过第一导电通孔52引出，半导体器件通过栅极72和第二绝缘层71来控制器件沟道的开启和关闭。
具体的，所述栅场板62包括第一部分621、第二部分622和第三部分623，其中，所述第二部分622设置在所述第一部分621和第三部分623之间，第一部分621和第三部分623设置在凹槽21外，并直接覆设在所述漂移区20的表面，且第一部分621直接与栅极72电性接触或电性连接，所述第二部分622部分或全部设置在凹槽21内；具体的，第二部分622是以填充的方式设置在凹槽内并充满凹槽21，或者，第二部分622覆设在所述凹槽21的内壁(底部和侧壁)。
具体的，所述漂移区20内具有一个沿其长度方向连续设置的长条形的凹槽21，或者，所述漂移区20内具有多个沿其长度方向间隔设置的凹槽21，所述漂移区20的表面以及凹槽21的内壁上覆设有第一绝缘层61，所述栅场板62设置在所述第一绝缘层61上，所述栅场板62为连续分布在所述漂移区表面的整体式结构，或者，所述栅场板62为间隔分布在所述漂移区表面的分布式结构。
具体的，所述基材10上还设置有第二绝缘层(第二绝缘层亦可理解为栅氧化层)71，所述栅极72设置在所述第二绝缘层71上。
具体的，所述凹槽21的深度与漂移区20的厚度之比小于1:1，例如，所述凹槽的深度与漂移区的厚度之比可以是1:3或1:4。
具体的，所述第一绝缘层的材质包括二氧化硅，所述第二绝缘层的材质包括二氧化硅，所述第一绝缘层的厚度为第二绝缘层的3倍以上，例如，所述第二绝缘层的厚度可以是20nm。
具体的，所述体区30和漂移区20是通过离子注入和加热扩散的方式对所述基材10的局部加工形成，所述源极接触区42是通过离子注入和加热扩散的方式对所述体区30的局部加工形成的，所述漏极接触区41是通过离子注入和加热扩散的方式对所述漂移区20的局部加工形成的。
请参阅图6，一种所述的基于立体栅场板结构的半导体器件中立体栅场板的制作过程可以包括如下步骤：
1)提供基材10，通过离子注入和加热扩散的方式(离子注入和热扩散的参数取决于器件的电压和电流，本领域技术人员可以根据具体情况进行选择，在此不作具体限制)对所述基材10的局部加工以形成漂移区20，并利用刻蚀工艺自所述漂移区的表面沿垂直方向(可以理解为漂移区的厚度方向)加工形成一个或多个凹槽21，该多个凹槽21沿漂移区的长度方向依次间隔分布，凹槽21的深度和漂移区20的深度之比小于1；
2)采用热氧工艺在包含漂移区表面在内的基材10表面以及凹槽21的内壁上形成一层氧化层作为第一绝缘层61，该＝第一绝缘层的材质为二氧化硅，第一绝缘层的厚度和第二绝缘层厚度的比值大于1；
3)刻蚀出第一绝缘层和第二绝缘层的形貌，并制作所述第一绝缘层61，以使所述第一绝缘层61的形貌与凹槽21的数量和结构相匹配，其中，在所述基材表面上还余留一层薄的氧化层81，
4)采用热氧工艺在薄的氧化层81上制作形成栅氧化层，即第二绝缘层71，第二绝缘层71的材质为二氧化硅第二绝缘层的厚度取决于栅极的工作电压，本领域技术人员可以根据具体情况进行设置，例如，第二绝缘层的厚度可以是20nm；
5)除去非栅极区域的第二绝缘层，并在第二绝缘层上淀积多晶硅以制作形成栅极72，在第一绝缘层61上制作栅场板62，并刻蚀出多晶硅栅极和栅场板的形貌，栅场板62的局部连续设置在凹槽21的内壁上，或者，栅场板62充满整个凹槽21；执行步骤5)时，如果栅场板填充厚度较厚，或者凹槽的深度较浅，都会导致栅场板填充满凹槽，这也是本发明的立体栅场板结构的实施例之一。
当然，一种所述的基于立体栅场板结构的半导体器件的制作还包括形成体区、源极接触区、漏极接触区、第一导电通孔、第二导电通孔的步骤，在此不再赘述。
需要说明的是，本发明实施例中采用的离子注入和加热扩散、刻蚀工艺、热氧工艺等均为本领域技术人员已知的工艺，在具体的实施过程中，本领域技术人员可以根据具体情况而采用不同的工艺参数，在本发明中，不对其具体的工艺参数作具体的限定。
本发明一典型实施案例中提供的一种基于立体栅场板结构的半导体器件，主要应用于功率器件领域的半导体器件，包含漂移区内的凹槽以及对应的立栅场板，凹槽位于漂移区内，包含整体结构和分布式结构，所述的立体栅场板结构，局部设置在凹槽内部，包含整体和分布式两种结构，该栅场板和凹槽，一方面起到增强漂移区耗尽的作用，提高击穿电压和导通电阻的品质因数；另一方面，立体的栅场板结构，利用了器件的纵向尺寸，缩小器件的横向尺寸；更重要的是，在器件导通条件下，栅场板增强了漂移区的积累效应，改善器件的准饱和效应，降低器件导通下的电阻并提高饱和电流。
本发明一典型实施案例中提供的一种基于立体栅场板结构的半导体器件，在漂移区内形成凹槽，且栅场板和第一绝缘层的设置在凹槽内，基于此，一方面，可以增强漂移区的RESURF效应，提高击穿电压和导通电阻的品质因数，另一方面，还增加了栅极和漂移区的重叠部分，改善了器件的准饱和效应，降低强导通状态下的电阻，提高器件的饱和电流，从立体的角度来看，本发明一典型实施案例中提供的一种基于立体栅场板结构的半导体器件具有三种凹槽和栅场板的实现方式，分别对应如下三个实施例。
实施例1
请参阅图3a、图3b和图3c，本发明一典型实施案例中提供的一种基于立体栅场板结构的半导体器件，其包括基材10、栅极72以及栅场板62，所述栅场板62与栅极72设置在所述基材上10，且所述栅场板62与所述栅极72电性接触或电性连接，
所述基材10内分布有体区30和漂移区20，所述体区30、漂移区20内分别形成有源极接触区42、漏极接触区41，所述体区30上还设置有第一导电通孔52，所述漏极接触区41上还设置有第二导电通孔51，所述第一导电通孔52、第二导电通孔51分别与源极、漏极配合，具体的，第一导电通孔52主要用于连接源极和体区30，第二导电通孔51主要用于连接漏极和漏极接触区41；
以及，所述漂移区20内还具有一个沿其长度方向连续分布的凹槽21，所述栅场板62覆设在所述漂移区20的表面以及凹槽21的内壁，从而形成立体栅场板；
其中，所述基材10、体区30为第一导电类型，所述漂移区20为第二导电类型。
具体的，沿图3a或图3b的AA’处进行切割，即获得如图2中所示的剖面结构，沿图3b的BB’处进行切割，即获得如图3c所示的剖面结构图所述形成剖面结构。
具体的，本实施例中的一种基于立体栅场板结构的半导体器件中的凹槽21为连续分布的整体式结构，栅场板62也为连续分布的整体式结构，所述栅场板62于漂移区20的表面，自靠近栅极72的一侧开始连续覆设在漂移区20的表面之后连续覆设在凹槽21的内壁，之后通过凹槽21并延伸至凹槽远离栅极一侧的漂移区表面，且本实施例中的凹槽和栅场板的数量均为一。
实施例2
请参阅图4a、图4b和图4c，本实施例提供的一种基于立体栅场板结构的半导体器件的结构与实施例1中的半导体器件结构基本一致，不同之处在于：本实施例中的漂移区内具有多个沿漂移区的长度方向间隔设置在凹槽21，漂移区20的表面设置有多个栅场板62，该多个栅场板62均与栅极72连接，且每一栅场板62与一凹槽21相对应或相匹配。
具体的，沿图4a或图4b的AA’处进行切割，即获得如图2中所示的剖面结构，沿图4b的BB’处进行切割，即获得如图4c所示的剖面结构图所述形成剖面结构。
具体的，本实施例提供的一种基于立体栅场板结构的半导体器件中的多个凹槽21和多个栅场板62是分布式结构，多个凹槽21之间彼此不连通，凹槽的结构、数量以及其他参数根据器件的规格进行设计，在凹槽21上是第一绝缘层，第一绝缘层上方是分布式的多个栅场板62，每个栅场板都连接到栅极，但多个栅场板之间不直接连接。
实施例3
请参阅图5a、图5b和图5c，本实施例提供的一种基于立体栅场板结构的半导体器件的结构与实施例2中的半导体器件结构基本一致，不同之处在于：本实施例中的漂移区内具有多个沿漂移区的长度方向间隔设置在凹槽21，但漂移区20的表面设置有一个整体式的栅场板62，该栅场板62同时与多个凹槽21相对应或相匹配。
具体的，沿图5a或图5b的AA’处进行切割，即获得如图2中所示的剖面结构，沿图5b的BB’处进行切割，即获得如图5c所示的剖面结构图所述形成剖面结构。
从图5b可以看到本发明实施例中的多个凹槽是分布式结构，栅场板是整体结构，凹槽21上方是第一绝缘层，第一绝缘层上是栅场板。
现有的横向功率半导体器件中，通常采用源场板或者栅场板来降低器件漂移区的表面电场分布，从而提高器件的击穿电压，降低导通电阻，栅场板和栅极互连，通常位于漂移区上方和漂移区之间的栅场板氧化层(即第一绝缘层)的厚度大于栅氧化层(即第二绝缘层)的厚度，栅场板的主要作用是降低漂移区表面电场；现有的功率半导体器件还通常在漂移区中使用浅的氧化层槽，以让电流路径向漂移区内部弯曲，从而增加有效的漂移区长度，缩小器件的横向尺寸。
本发明实施例提供的一种基于立体栅场板结构的半导体器件，通过在漂移区加工形成凹槽，利用厚的氧化层(即前述第一绝缘层)填充，其中栅场板跨过凹槽，且栅场板的局部延伸设置在凹槽内，并作为凹槽下方漂移区的场板；其中，本发明实施例提供的一种基于立体栅场板结构的半导体器件中局部栅场板设置在凹槽中而形成的立体栅场板结构，可以降低漂移区的峰值电场，增强RESURF效应，填充了氧化层的凹槽导致电场线弯曲，从而提高了有效漂移区的长度，缩短了半导体器件的横向尺寸，进而使半导体器件可以支持更高的击穿电压，
本发明提供的一种基于立体栅场板结构的半导体器件，通过在漂移区加工形成一个长条形的凹槽，或者，多个间隔分布的凹槽，并在漂移区表面形成具有立体结构的栅场板，栅场板位于凹槽区域的部分向下弯曲，并延伸进入凹槽内，栅场板的氧化层厚度比栅氧化层厚度厚。
本发明提供的一种基于立体栅场板结构的半导体器件，同时兼顾栅场板和漂移区浅槽的效果，栅场板降低了漂移区表面电场，提高器件电压降低导通电阻，凹槽结构增加了漂移区的有效长度，缩短了器件的横向尺寸。
以及，栅场板作用在凹槽的上方，增加了器件积累层的面积，在栅高压条件下，能够改善器件的准饱和效应，使半导体器件具有更低的导通电阻和有效的饱和电流。
另外，本发明提供的一种基于立体栅场板结构的半导体器件，还可以根据不同指标的器件，以形成不同结构的凹槽，凹槽的三维尺寸也可以根据器件的指标进行不同的设计，对应的，栅场板也可以是整体的立体结构或者分布式的立体结构。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于立体栅场板结构的半导体器件，包括：基材，形成在基材中的体区、漂移区、源极接触区和漏极接触区，以及，栅极和与栅极互联的栅场板，所述基材上设置有第一导电通孔、第二导电通孔，所述第一导电通孔、第二导电通孔分别与源极、漏极配合；所述基材、体区为第一导电类型，所述源极接触区、漏极接触区和漂移区为第二导电类型；其特征在于：所述漂移区内还具有至少一个凹槽，所述栅场板的局部还延伸设置在所述凹槽内，且所述栅场板与所述凹槽之间还设置有第一绝缘层。
2.根据权利要求1所述基于立体栅场板结构的半导体器件，其特征在于：所述栅场板连续覆设在所述漂移区的表面以及所述凹槽的内壁上。
3.根据权利要求1或2所述基于立体栅场板结构的半导体器件，其特征在于：所述第一绝缘层连续覆设在所述漂移区的表面以及所述凹槽的内壁上，所述栅场板设置在所述第一绝缘层上。
4.根据权利要求3所述基于立体栅场板结构的半导体器件，其特征在于：所述凹槽的深度与漂移区的厚度之比小于1∶1。
5.根据权利要求1所述基于立体栅场板结构的半导体器件，其特征在于：所述漂移区内设置有一个连续的凹槽，所述漂移区上设置有一个连续的栅场板，或者，所述漂移区内间隔设置多个凹槽，所述漂移区上设置有一个连续的栅场板，所述栅场板与所述多个凹槽相匹配，或者，所述漂移区内间隔设置有多个凹槽，所述漂移区上间隔设置有多个栅场板，每一所述栅场板与一凹槽相匹配，且所述多个栅场板均与所述栅极互联。
6.根据权利要求1所述基于立体栅场板结构的半导体器件，其特征在于：所述栅极与所述基材之间还设置有第二绝缘层；优选的，所述第二绝缘层的材质包括二氧化硅；和/或，所述第一绝缘层的材质包括二氧化硅，优选的，所述第一绝缘层的厚度与第二绝缘层厚度之比大于1∶1；和/或，所述基材的材质包括硅。
7.根据权利要求1所述基于立体栅场板结构的半导体器件，其特征在于：所述体区和漂移区是通过离子注入和加热扩散的方式对所述基材的局部加工形成；优选的，所述源极接触区是通过离子注入和加热扩散的方式对所述体区的局部加工形成的，所述漏极接触区是通过离子注入和加热扩散的方式对所述漂移区的局部加工形成的。
8.如权利要求1-7中任一项所述的基于立体栅场板结构的半导体器件的制作方法，其特征在于包括：
提供基材，所述基材内分布有体区、漂移区、源极接触区、漏极接触区；
在所述基材上形成栅极；
在所述漂移区内加工形成至少一个凹槽；
在所述漂移区的表面以及所述凹槽的内壁上形成第一绝缘层，并在所述第一绝缘层上形成与栅极互联的栅场板，并使所述栅场板的局部延伸设置在所述凹槽内；以及
分别制作与所述源极接触区、漏极接触区配合的第一导电通孔、第二导电通孔。
9.根据权利要求8所述基于立体栅场板结构的半导体器件的制作方法，其特征在于具体包括：在所述漂移区内加工形成一个连续分布的凹槽，在所述漂移区上形成一个连续分布的栅场板，所述栅场板与所述凹槽相匹配；或者，在所述漂移区内加工形成多个间隔分布的凹槽，在所述漂移区上形成一个连续分布的栅场板，所述栅场板与所述多个凹槽相匹配，或者，在所述漂移区内加工形成多个间隔分布的凹槽，在所述漂移区表面制作形成多个间隔分布的栅场板，每一所述栅场板与一凹槽相匹配；优选的，所述栅极设置在第二绝缘层上，所述第二绝缘层设置在所述基材上。
10.根据权利要求8所述基于立体栅场板结构的半导体器件的制作方法，其特征在于：所述，所述体区和漂移区是通过离子注入和加热扩散的方式对所述基材的局部加工形成；优选的，所述源极接触区是通过离子注入和加热扩散的方式对所述体区的局部加工形成的，所述漏极接触区是通过离子注入和加热扩散的方式对所述漂移区的局部加工形成的。
CN202010623901.1A 2020-07-01 2020-07-01 基于立体栅场板结构的半导体器件及其制作方法 Active CN113889523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010623901.1A CN113889523B (zh) 2020-07-01 2020-07-01 基于立体栅场板结构的半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010623901.1A CN113889523B (zh) 2020-07-01 2020-07-01 基于立体栅场板结构的半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN113889523A true CN113889523A (zh) 2022-01-04
CN113889523B CN113889523B (zh) 2024-04-26

Family

ID=79012700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010623901.1A Active CN113889523B (zh) 2020-07-01 2020-07-01 基于立体栅场板结构的半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113889523B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695516A (zh) * 2022-03-02 2022-07-01 电子科技大学 一种半导体耐压层结构
CN115064582A (zh) * 2022-08-08 2022-09-16 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
US20100237412A1 (en) * 2009-03-23 2010-09-23 Infineon Technologies Ag Semiconductor devices and methods for manufacturing a semiconductor device
CN104716179A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种具有深孔的ldmos器件及其制造方法
CN104882481A (zh) * 2014-02-27 2015-09-02 瑞萨电子株式会社 半导体器件
CN106571393A (zh) * 2015-10-07 2017-04-19 爱思开海力士有限公司 具有沟槽绝缘场板和金属场板的横向高压集成器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140343A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
US20100237412A1 (en) * 2009-03-23 2010-09-23 Infineon Technologies Ag Semiconductor devices and methods for manufacturing a semiconductor device
CN104716179A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种具有深孔的ldmos器件及其制造方法
CN104882481A (zh) * 2014-02-27 2015-09-02 瑞萨电子株式会社 半导体器件
CN106571393A (zh) * 2015-10-07 2017-04-19 爱思开海力士有限公司 具有沟槽绝缘场板和金属场板的横向高压集成器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695516A (zh) * 2022-03-02 2022-07-01 电子科技大学 一种半导体耐压层结构
CN115064582A (zh) * 2022-08-08 2022-09-16 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Also Published As

Publication number Publication date
CN113889523B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
JP5118270B2 (ja) 埋め込みゲートを有するｍｏｓゲート装置
US7989887B2 (en) Trench MOSFET with trenched floating gates as termination
US8466513B2 (en) Semiconductor device with enhanced mobility and method
EP3584843B1 (en) Semiconductor device
JP4184270B2 (ja) トレンチゲートｍｏｓｆｅｔにおける端部終端
US7579650B2 (en) Termination design for deep source electrode MOSFET
US9627526B2 (en) Assymetric poly gate for optimum termination design in trench power MOSFETs
US20110006362A1 (en) Trench MOSFET with on-resistance reduction
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
JP2003309263A5 (zh)
CN107910267B (zh) 功率半导体器件及其制造方法
CN107910266B (zh) 功率半导体器件及其制造方法
US20160035846A1 (en) High density mosfet array with self-aligned contacts enhancement plug and method
US20060033154A1 (en) MOSgated power semiconductor device with source field electrode
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
US11777000B2 (en) SiC trench MOSFET with low on-resistance and switching loss
CN212434630U (zh) 功率半导体器件
CN107910269B (zh) 功率半导体器件及其制造方法
CN113889523B (zh) 基于立体栅场板结构的半导体器件及其制作方法
CN111200018B (zh) 半导体器件及半导体器件制备方法
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
CN107910268B (zh) 功率半导体器件及其制造方法
US9704986B2 (en) VDMOS having shielding gate electrodes in trenches and method of making the same
CN113690303A (zh) 半导体器件及其制备方法
CN114361248A (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd.

Address before: Room B0604, 388 Ruoshui Road, Suzhou Industrial Park, Wuzhong District, Suzhou City, Jiangsu Province

Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant