CN108091629A - 一种光电芯片集成结构 - Google Patents

一种光电芯片集成结构 Download PDF

Info

Publication number
CN108091629A
CN108091629A CN201711305080.1A CN201711305080A CN108091629A CN 108091629 A CN108091629 A CN 108091629A CN 201711305080 A CN201711305080 A CN 201711305080A CN 108091629 A CN108091629 A CN 108091629A
Authority
CN
China
Prior art keywords
chip
photoelectric chip
pad
photoelectric
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711305080.1A
Other languages
English (en)
Other versions
CN108091629B (zh
Inventor
刘丰满
孙瑜
薛海韵
何慧敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711305080.1A priority Critical patent/CN108091629B/zh
Publication of CN108091629A publication Critical patent/CN108091629A/zh
Application granted granted Critical
Publication of CN108091629B publication Critical patent/CN108091629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种光电芯片集成结构，包括：光电芯片和电芯片；所述光电芯片和所述电芯片中的一者正装设置，另一者倒装设置；所述光电芯片的至少一个第一焊盘对应于所述电芯片的至少一个第二焊盘设置。本发明通过正装和倒装的不同方式使得光电芯片和电芯片的焊盘相对放置并位置对应，从而可以通过焊球连接相应的焊盘，或者焊盘之间直接键合连接或接触连接。相比于采用键合引线连接，焊球的横截面积或者直接结合的接触面积较大，因此电感较小，根据公式电感越小，频率越高，因此，通过焊球连接或焊盘直接键合所能达到的频率较高，从而能够拓宽光电芯片与电芯片信号传输的带宽，其相对带宽可达传统封装的8至50倍。

Description

一种光电芯片集成结构
技术领域
本发明涉及芯片集成技术领域，具体涉及一种光电芯片集成结构。
背景技术
光通信(Optical Communication)是以光波为载波的通信方式。随着技术的发展，通信数据量越来越大，因此对光通信模块的传输速率要求越来越高。目前，56Gbps以及112Gbps是下一代光互连的标准。光电芯片集成结构是光通信模块的核心组成部分。光电芯片集成结构将光电芯片(例如激光器、调制器、探测器等有源光电芯片或多个结构的光电集成芯片)与其***电路的电芯片(例如光电芯片的驱动芯片)集成在一起，实现光信号和电信号进行转换的功能。通信数据量本身越来越大，加之光电芯片与电芯片需要将光信号和电信号频繁进行转换，使得这二者之间互连的电特性成为光电芯片集成结构带宽设计的瓶颈。
现有方式往往将光电芯片和电芯片组织在介质基板上，并将其焊盘采用本领域技术人员在芯片集成时常用的键合引线的方式连接至介质基板的布线层上，以便在介质基板上统一布线。
然而，发明人发现，现有方式实现光电芯片集成结构时所采用的键合引线使得光电芯片互连的带宽受到限制难以拓宽。
发明内容
有鉴于此，本发明实施例提供了一种光电芯片集成结构，以解决光电芯片互连的带宽受到限制难以拓宽的问题。
本发明第一方面提供了一种光电芯片集成结构，包括：光电芯片和电芯片；所述光电芯片和所述电芯片中的一者正装设置，另一者倒装设置；所述光电芯片的至少一个第一焊盘对应于所述电芯片的至少一个第二焊盘设置。
可选地，所述光电芯片集成结构还包括：封装体；所述光电芯片正装嵌入设置在所述封装体中，所述光电芯片的第一表面与所述封装体的第一表面齐平；所述电芯片倒装设置在所述封装体的第一表面。
可选地，所述光电芯片的光功能部件位于所述光电芯片的第一表面。
可选地，所述封装体内设置有至少一个第一过孔，分别与所述电芯片的至少一个第三焊盘连接，所述第一过孔从所述封装体的第一表面延伸至第二表面。
可选地，所述封装体内还嵌入设置有硬质块体，所述硬质块体外露的表面与所述封装体的表面齐平；所述硬质块体内设置有至少一个第一过孔，分别与所述电芯片的至少一个第三焊盘连接；所述第一过孔从所述硬质块体的第一表面延伸至第二表面。
可选地，所述第一过孔与所述第三焊盘直接连接。
可选地，所述光电芯片集成结构还包括：第一布线层，设置于所述封装体的第一表面；所述第一布线层的导线的一端分别与所述电芯片的至少一个第三焊盘连接，或者所述第一布线层的导线的一端分别与所述光电芯片的至少一个第四焊盘连接；另一端与所述第一过孔连接。
可选地，所述光电芯片集成结构还包括：第二布线层，设置于所述封装体的第二表面，所述第二布线层的导线一端与所述第一过孔连接，另一端设置焊球。
可选地，所述封装体的第二表面露出所述光电芯片的至少一个第五焊盘，并且在所述封装体的第二表面上对应于所述第五焊盘的位置设置有焊球。
可选地，所述光电芯片内部设置有第二过孔，所述第二过孔的一端与所述光电芯片的焊盘连接，另一端延伸至所述光电芯片的第二表面连接焊球或布线层的导线。
本发明实施例所提供的光电芯片集成结构，通过正装和倒装的不同方式使得光电芯片和电芯片的焊盘相对放置并位置对应，从而可以通过焊球连接相应的焊盘，或者焊盘之间直接键合连接或接触连接。相比于采用键合引线连接，焊球的横截面积或者直接结合的接触面积较大，因此电感较小，根据公式电感越小，频率越高，因此，通过焊球连接或焊盘直接键合所能达到的频率较高，从而能够拓宽光电芯片与电芯片信号传输的带宽，其相对带宽可达传统封装的8至50倍。上述光电芯片集成结构大大缩短了走线长度，降低了信号延迟与损耗，
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明实施例的一种光电芯片集成结构的示意图；
图2示出了根据本发明实施例的再一种光电芯片集成结构的示意图；
图3示出了根据本发明实施例的又一种光电芯片集成结构的示意图；
图4示出了根据本发明实施例的又一种光电芯片集成结构的示意图；
图5示出了根据本发明实施例的又一种光电芯片集成结构的示意图。
具体实施方式
为了使本发明的目的、优点、制备方法更加清楚，下面将结合附图对本发明的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解释本发明，而不能解释为对本发明的限制，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种光电芯片集成结构，该集成结构包括光电芯片10和电芯片20。光电芯片10和电芯片20中的一者正装设置，另一者倒装设置。光电芯片10的至少一个第一焊盘对应于电芯片20的至少一个第二焊盘设置。第一焊盘与第二焊盘可以通过焊球连接或者焊盘直接键合连接，本申请在此不对连接方式做限定。
上述光电芯片集成结构，通过正装和倒装的不同方式使得光电芯片和电芯片的焊盘相对放置并位置对应，从而可以通过焊球连接相应的焊盘，或者焊盘之间直接键合连接或接触连接。相比于采用键合引线连接，焊球的横截面积或者直接结合的接触面积较大，因此电感较小，根据公式电感越小，频率越高，因此，通过焊球连接或焊盘直接键合所能达到的频率较高，从而能够拓宽光电芯片与电芯片信号传输的带宽，其相对带宽可达传统封装的8至50倍。上述光电芯片集成结构大大缩短了走线长度，降低了信号延迟与损耗。
本申请中的光电芯片10可以为激光器、调制器、探测器等有源光电芯片或多个结构的光电集成芯片，材料可以是硅光芯片，也可以是铟、镓、砷、磷等化合物半导体材料，或者碳化硅、氮化硅材料。
作为本实施例的一种可选实施方式，如图1所示，该光电芯片集成结构包括封装体30，例如塑封体。本申请中所述的“封装体”为软质的封装胶体固化后所形成的块体。光电芯片10正装嵌入设置在封装体30中，光电芯片10的第一表面与封装体30的第一表面齐平。例如可以先在衬底上涂覆软质的封装胶，再将光电芯片10嵌入放置在封装胶体，封装胶包覆光电芯片10，待封装胶固化之后将第一表面磨平，或者在封装胶固化之前将第一表面整平。封装体30能够与光电芯片10直接无缝粘接，从而能够精确地固定光电芯片10的位置以及水平度，便于其他部件能够基于光电芯片10精准贴装。
作为采用塑封体30固定光电芯片10的一种变形方式，可以在硬质的块体中开设凹槽，再在凹槽底部涂覆胶体，将光电芯片10粘贴在凹槽底部。然而这种实施方式对于凹槽开设的深度及底部水平度要求较高，一般工艺难以达到非常精准的要求；此外光电芯片10只有底部固定，在后续工艺步骤中不够稳定。
电芯片20倒装设置在封装体30的第一表面。本申请中所述的“倒装”是指焊盘朝下的设置，“正装”为焊盘朝上的设置。
光电芯片10上具有光耦合结构等光功能部件11，例如可以为光栅、模斑转换器或者波导结构。可选地，光电芯片10的光功能部件11位于光电芯片10的第一表面，从而便于光功能部件11与其他部件(例如光纤40)的连接。
电芯片20还具有第三焊盘，与第二焊盘位于电芯片20的同一表面，第三焊盘可以通过封装体30第一表面布线层的导线引出，并在导线端点处设置焊球。或者，作为本实施例的一种可选实施方式，封装体30内设置有至少一个第一过孔50，分别与电芯片20的至少一个第三焊盘连接，第一过孔50从封装体30的第一表面延伸至第二表面。第一过孔50可以与第三焊盘通过焊球直接连接。
本申请中的“过孔”也称金属化孔，为连通第一表面和第二表面的印制导线，在表面需要连通的导线的交汇处或者焊球位置钻上一个公共孔，再在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属。
作为上述可选实施方式的一种并列可选实施方式，如图2所示，封装体30内还嵌入设置有硬质块体60，硬质块体60外露的表面与封装体30的表面齐平。硬质块体60内设置有至少一个第一过孔50，分别与电芯片20的至少一个第三焊盘连接。第一过孔50从硬质块体60的第一表面延伸至第二表面。第一过孔50可以与第三焊盘接连接，二者之间可以设置焊球辅助连接。
可选地，该光电集成结构还包括第一布线层70，如图4所示，设置于封装体30的第一表面。第一布线层70的导线的一端分别与电芯片20的至少一个第三焊盘连接(图中未示出该情形)；或者，第一布线层70的导线的一端分别与光电芯片10的至少一个第四焊盘(如图4中12所示)连接。第一布线层70的导线的另一端与第一过孔50连接。可选地，还可以通过如图5所示的布线块120代替第一布线层70，也即预先将布线结构设置在布线块120上，在制作光电芯片集成结构时直接将布线块120用于组装即可。通过第一布线层或该布线块，将光电芯片或电芯片的焊盘扇出设计，可以便于光电集成结构布线。第一布线层70的表面还可以设置绝缘层80。
可选地，该光电芯片集成结构还包括第二布线层90，设置于封装体30的第二表面，第二布线层90的导线一端与第一过孔50连接，另一端设置焊球。通过第二布线层，可以使得焊球在封装体的第二表面较为均匀分布，以均衡总体电特性。第二布线层90的表面还可以设置绝缘层100。
作为本实施例的一种可选实施方式，如图3所示，封装体30的第二表面通过减薄工艺露出光电芯片10的至少一个第五焊盘，并且在封装体30的第二表面上对应于第五焊盘的位置设置有焊球，从而可以将光电芯片10第二表面的信号(例如低频信号)直接引出，便于光电芯片集成结构布线。
可选地，光电芯片10内部设置有第二过孔110，第二过孔110的一端与光电芯片10的焊盘连接，另一端延伸至光电芯片10的第二表面连接焊球或布线层的导线。通过在光电芯片10内部设置第二过孔，可以将光电芯片10第一表面的信号直接引出，便于光电芯片集成结构布线。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种光电芯片集成结构，其特征在于，包括：光电芯片和电芯片；
所述光电芯片和所述电芯片中的一者正装设置，另一者倒装设置；所述光电芯片的至少一个第一焊盘对应于所述电芯片的至少一个第二焊盘设置。
2.根据权利要求1所述的光电芯片集成结构，其特征在于，还包括：封装体；
所述光电芯片正装嵌入设置在所述封装体中，所述光电芯片的第一表面与所述封装体的第一表面齐平；所述电芯片倒装设置在所述封装体的第一表面。
3.根据权利要求2所述的光电芯片集成结构，其特征在于，所述光电芯片的光功能部件位于所述光电芯片的第一表面。
4.根据权利要求3所述的光电芯片集成结构，其特征在于，所述封装体内设置有至少一个第一过孔，分别与所述电芯片的至少一个第三焊盘连接，所述第一过孔从所述封装体的第一表面延伸至第二表面。
5.根据权利要求3所述的光电芯片集成结构，其特征在于，所述封装体内还嵌入设置有硬质块体，所述硬质块体外露的表面与所述封装体的表面齐平；
所述硬质块体内设置有至少一个第一过孔，分别与所述电芯片的至少一个第三焊盘连接；所述第一过孔从所述硬质块体的第一表面延伸至第二表面。
6.根据权利要求4或5所述的光电芯片集成结构，其特征在于，所述第一过孔与所述第三焊盘直接连接。
7.根据权利要求4或5所述的光电芯片集成结构，其特征在于，还包括：
第一布线层，设置于所述封装体的第一表面；所述第一布线层的导线的一端分别与所述电芯片的至少一个第三焊盘连接，或者所述第一布线层的导线的一端分别与所述光电芯片的至少一个第四焊盘连接；另一端与所述第一过孔连接。
8.根据权利要求4至7任一项所述的光电芯片集成结构，其特征在于，还包括：
第二布线层，设置于所述封装体的第二表面，所述第二布线层的导线一端与所述第一过孔连接，另一端设置焊球。
9.根据权利要求2所述的光电芯片集成结构，其特征在于，所述封装体的第二表面露出所述光电芯片的至少一个第五焊盘，并且在所述封装体的第二表面上对应于所述第五焊盘的位置设置有焊球。
10.根据权利要求2所述的光电芯片集成结构，其特征在于，所述光电芯片内部设置有第二过孔，所述第二过孔的一端与所述光电芯片的焊盘连接，另一端延伸至所述光电芯片的第二表面连接焊球或布线层的导线。
CN201711305080.1A 2017-12-08 2017-12-08 一种光电芯片集成结构 Active CN108091629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711305080.1A CN108091629B (zh) 2017-12-08 2017-12-08 一种光电芯片集成结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711305080.1A CN108091629B (zh) 2017-12-08 2017-12-08 一种光电芯片集成结构

Publications (2)

Publication Number Publication Date
CN108091629A true CN108091629A (zh) 2018-05-29
CN108091629B CN108091629B (zh) 2020-01-10

Family

ID=62174717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711305080.1A Active CN108091629B (zh) 2017-12-08 2017-12-08 一种光电芯片集成结构

Country Status (1)

Country Link
CN (1) CN108091629B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786368A (zh) * 2019-01-24 2019-05-21 中国科学院微电子研究所 一种光电芯片协同封装结构及方法
CN113589449A (zh) * 2021-06-21 2021-11-02 北京协同创新研究院 一种应用于光电互连的混合集成***
CN114325965A (zh) * 2021-12-28 2022-04-12 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法
CN114355520A (zh) * 2021-12-30 2022-04-15 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法
CN115149394A (zh) * 2022-09-05 2022-10-04 山东中清智能科技股份有限公司 一种光电器件集成封装结构及其制造方法
CN116646346A (zh) * 2023-06-12 2023-08-25 Nano科技(北京)有限公司 一种光电混合集成的光电封装结构
CN117096037A (zh) * 2023-10-20 2023-11-21 盛合晶微半导体(江阴)有限公司 基于光栅的半导体光电封装结构及其制备方法
WO2024066360A1 (zh) * 2022-09-30 2024-04-04 青岛海信宽带多媒体技术有限公司 光模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127749A1 (en) * 2000-05-19 2003-07-10 Megic Corporation Multiple chips bonded to packaging structure with low noise and multiple selectable functions
US20040036152A1 (en) * 2002-07-18 2004-02-26 Harper Timothy V. Integrated circuit package employing flip-chip technology and method of assembly
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN103885141A (zh) * 2012-12-19 2014-06-25 深圳新飞通光电子技术有限公司 平面光波导型并行光组件与光模块
CN106980159A (zh) * 2017-03-07 2017-07-25 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030127749A1 (en) * 2000-05-19 2003-07-10 Megic Corporation Multiple chips bonded to packaging structure with low noise and multiple selectable functions
US20040036152A1 (en) * 2002-07-18 2004-02-26 Harper Timothy V. Integrated circuit package employing flip-chip technology and method of assembly
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN103885141A (zh) * 2012-12-19 2014-06-25 深圳新飞通光电子技术有限公司 平面光波导型并行光组件与光模块
CN106980159A (zh) * 2017-03-07 2017-07-25 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786368A (zh) * 2019-01-24 2019-05-21 中国科学院微电子研究所 一种光电芯片协同封装结构及方法
CN113589449A (zh) * 2021-06-21 2021-11-02 北京协同创新研究院 一种应用于光电互连的混合集成***
CN114325965A (zh) * 2021-12-28 2022-04-12 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法
CN114325965B (zh) * 2021-12-28 2024-05-28 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法
CN114355520A (zh) * 2021-12-30 2022-04-15 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法
CN115149394A (zh) * 2022-09-05 2022-10-04 山东中清智能科技股份有限公司 一种光电器件集成封装结构及其制造方法
CN115149394B (zh) * 2022-09-05 2022-11-15 山东中清智能科技股份有限公司 一种光电器件集成封装结构及其制造方法
WO2024066360A1 (zh) * 2022-09-30 2024-04-04 青岛海信宽带多媒体技术有限公司 光模块
CN116646346A (zh) * 2023-06-12 2023-08-25 Nano科技(北京)有限公司 一种光电混合集成的光电封装结构
CN117096037A (zh) * 2023-10-20 2023-11-21 盛合晶微半导体(江阴)有限公司 基于光栅的半导体光电封装结构及其制备方法
CN117096037B (zh) * 2023-10-20 2023-12-22 盛合晶微半导体(江阴)有限公司 基于光栅的半导体光电封装结构及其制备方法

Also Published As

Publication number Publication date
CN108091629B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN108091629A (zh) 一种光电芯片集成结构
TW543124B (en) Techniques for joining an opto-electronic module to a semiconductor package
KR100661955B1 (ko) 광 도파 장치 및 그 제조 방법
US5199087A (en) Optoelectronic integrated circuit for transmitting optical and electrical signals and method of forming same
CN100541783C (zh) 具有接口模块的lsi封装及用在该封装中的传输线端子
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
WO2019207363A1 (en) Electro-optical package and method of fabrication
CN112368621A (zh) 电光封装及制造方法
CN106405752B (zh) 光学元件
KR20020038594A (ko) 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법
US9341791B2 (en) Optical module, manufacturing method of optical module and optical communication device
CN101620300A (zh) 兼容cmos的集成电介质光波导耦合器和制造
US7478954B2 (en) Structure and method for optical connection between optical transmitter and optical receiver
JP2005539274A (ja) 電気光学組立品
CN110310932A (zh) 一种光芯片与电芯片的集成封装结构及制造方法
KR101104962B1 (ko) 관통 비아 제조 방법
US6624507B1 (en) Miniature semiconductor package for opto-electronic devices
KR100825732B1 (ko) 광전배선 커넥터 모듈 및 그 모듈을 포함한 광전 통신 모듈
WO2020237706A1 (zh) 硅光模块的封装方法及硅光模块
CN110828443A (zh) 无衬底光电混合集成结构及其制备方法
US9331051B2 (en) Wafer scale technique for interconnecting vertically stacked dies
TWI282633B (en) Optical electronics integrated semiconductor device and method for fabricating the same
WO2020084306A1 (en) Optical waveguide connecting device
CN103762205B (zh) 兼容pcb工艺的多功能基板及其制作方法
CN105226037B (zh) 一种带有光接口的封装上光电集成结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant