CN110828443A - 无衬底光电混合集成结构及其制备方法 - Google Patents
无衬底光电混合集成结构及其制备方法 Download PDFInfo
- Publication number
- CN110828443A CN110828443A CN201911111229.1A CN201911111229A CN110828443A CN 110828443 A CN110828443 A CN 110828443A CN 201911111229 A CN201911111229 A CN 201911111229A CN 110828443 A CN110828443 A CN 110828443A
- Authority
- CN
- China
- Prior art keywords
- chip
- silicon
- substrate
- optical chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000003287 optical effect Effects 0.000 claims abstract description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000004033 plastic Substances 0.000 claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 11
- 230000005693 optoelectronics Effects 0.000 claims description 41
- 229910000679 solder Inorganic materials 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 14
- 238000004080 punching Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005253 cladding Methods 0.000 claims description 7
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 5
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 12
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种无衬底光电混合集成结构及其制备方法，该结构包括：硅光芯片，具有光芯片传输线层及与该光芯片传输线层相连接的引脚，且该硅光芯片无衬底；电芯片，倒装贴装于该硅光芯片上，该电芯片与该硅光芯片通过一光电芯片互连层电性相连；塑封层，覆盖于电芯片周围；过孔，其两端分别连接光芯片传输线层和表面/底面金属焊盘；以及，该表面/底面金属焊盘，设置于硅光芯片和/或塑封层的外表面。本发明提供的该无衬底光电混合集成结构及其制备方法，无需进行TSV工艺，降低了工艺难度，提高了成品率；消除了硅衬底寄生参数的影响，可以有效改善硅光器件的高频性能；对于边耦合方式，无需制作悬臂梁结构便可实现较高的耦合效率。
Description
技术领域
本发明涉及光电子集成技术领域，尤其涉及一种无衬底光电混合集成结构及其制备方法。
背景技术
二十一世纪以来，随着摩尔定律的进一步发展，芯片尺寸越来越小且处理能力越来越强，从而对传输速率和传输容量的要求也越来越高。而传统的电互连存在一定局限性，在损耗、延时、反射、串扰、电源噪声、重量等方面均存在问题，它已经难以满足当今社会的需求。光互连技术具有高带宽、低延时、抗电磁干扰等优点，使其可以满足互连网络对传输带宽、传输速率以及功耗等性能的高要求，因此，将电信号转化为光信号来传输，无疑具有广泛的市场需求和应用前景。目前，单个硅基光学器件，包括激光器、调制器和探测器等，以及单个硅基电学器件，包括驱动器、跨阻放大器等，均可以成功制备出来，而且性能良好。但是如何在不影响这些光电子器件功能的情况下，将它们集成在一起，依然面临很多挑战。
现有技术中，为了避免打线方式引入的寄生电感对电路高速性能的影响，通常会采用垂直集成结构，即将光电芯片进行三维堆叠，通过倒装方式集成在一起。其好处是：存储容量的倍增、互连线长度显著缩短、信号传输得更快且所受干扰更小、尺寸和重量减小数十倍，并且通过将器件层堆叠提高了实际集成度。缺点是：硅光器件衬底的寄生参数较大，会影响硅光器件的性能，而且高深宽比的硅光穿过硅通孔(Through Silicon Vias，TSV)工艺复杂，成品率较低。
发明内容
有鉴于此，本发明提供了一种无衬底光电混合集成结构及其制备方法，以解决上述问题。
在一方面，该无衬底光电混合集成结构包括：
硅光芯片，具有光芯片传输线层及与该光芯片传输线层相连接的引脚，且该硅光芯片无衬底；
一些实施例中，该硅光芯片是调制器芯片或探测器芯片，进一步地，包括：
顺序连接的埋氧层、顶硅层和二氧化硅包层，且在其内设置有欧姆接触区域；
光芯片内部过孔，其两端分别连接硅光芯片的欧姆接触区域和光芯片传输线层；以及
所述引脚，接入光芯片的电信号。
电芯片，倒装贴装于该硅光芯片上，该电芯片与该硅光芯片通过一光电芯片互连层电性相连，一些实施例中：
该电芯片是驱动芯片或跨阻放大器芯片；
该光电芯片互连层为：
硅光芯片的引脚与电芯片的引脚直接键合；
硅光芯片的引脚与电芯片的引脚通过焊球互连；或
电芯片与硅光芯片晶圆进行键合；或
电芯片晶圆与硅光芯片晶圆直接键合。
塑封层，覆盖于该电芯片周围；
一些实施例中，该塑封层的高度与所述电芯片平齐，该塑封层的材料是环氧树脂、环氧有机硅杂物或有机硅。
过孔，其两端分别连接光芯片传输线层和表面/底面金属焊盘；
一些实施例中，该过孔的填充材料为铜，过孔设置于硅光芯片内部或设置于塑封层内部。
以及，该表面/底面金属焊盘，设置于硅光芯片和/或塑封层的外表面。
一些实施例中，该无衬底光电混合集成结构还包括：
焊球，设置于上述表面/底面金属焊盘上，一些实施例中，该焊球是金焊球、铜焊球、锡银焊球、锡银铜焊球或锡铅焊球；和/或
散热片，设置于电芯片表面。
另一方面，基于上述无衬底光电混合集成结构，其制备方法包括：
准备一硅光芯片，露出其表面引脚；
将一电芯片倒装贴装在该硅光芯片上，通过两芯片的引脚实现互连；
在该电芯片周围覆盖形成塑封层；
去除该硅光芯片的硅衬底；
对该硅光芯片或塑封层进行打孔，并在该孔内填充金属铜，且该过孔的深度至光芯片传输线层；
在该孔的另一端制作表面/底面金属焊盘；
在表面/底面金属焊盘上制备焊球。
本发明提供的该无衬底光电混合集成结构及其制备方法，与现有技术相比，具有以下优点：
(1)无须进行TSV工艺，降低了工艺难度，成品率提高；
(2)去除光芯片衬底之后，消除了衬底的寄生参数，可以显著改善硅光器件的性能；
(3)对于边耦合方式，不需要制作悬臂梁结构，便可以实现较高的耦合效率。
附图说明
图1是现有光电混合集成结构的剖面图；
图2-5是本发明实施例中提出的无衬底光电混合集成结构的四个具体示例的示意图；
图6-12是本发明实施例提出的无衬底光电混合集成结构的制备方法示意图(以在去除衬底的光芯片上打孔为例进行说明)；
图13是本发明实施例提出的无衬底光电混合集成结构的一个具体示例流程图。
图中：
1010电芯片 1011电芯片引脚 1020光电芯片互连层
1030光芯片引脚 1031光芯片传输线层
1032光芯片内部过孔 1033光芯片欧姆接触区域
1034顶层硅 1035埋氧层 1036硅衬底
1037二氧化硅包层 1040过孔
1050表面/底面金属焊盘 1060焊球层 2010电芯片
2011电芯片引脚 2020光电芯片互连层
2030光芯片引脚 2031光芯片传输线层
2032光芯片内部过孔 2033光芯片欧姆接触区域
2034顶层硅 2035埋氧层 2036二氧化硅包层
2040塑封层 2050过孔 2060表面/底面金属焊盘
2070焊球层 2080散热片 2090电芯片晶圆
3010光芯片引脚 3011光芯片传输线层
3012光芯片内部过孔 3013光芯片欧姆接触区域
3014顶层硅 3015埋氧层 3016硅衬底
3017二氧化硅包层 3020电芯片 3021电芯片引脚
3030光电芯片互连层 3040塑封层 3050过孔
3060表面/底面金属焊盘 3070焊球层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
一般的，现有技术中，实现的光电混合集成结构如图1所示，其因硅光器件的硅衬底1036的寄生参数较大，会影响硅光器件的性能，而且高深宽比的硅光穿过硅通孔(Through Silicon Vias，TSV)工艺复杂，成品率较低。
有鉴于此，本发明提供了一种无衬底光电混合集成结构及其制备方法，在一方面，本发明一实施例提供了该无衬底光电混合集成结构，其结构如图2-图5所示，包括：电芯片2010(EIC)、光电芯片互连层2020、塑封层2040、硅光芯片(PIC)、过孔层2050以及表面/底面金属焊盘2060。所述电芯片2010放在所述硅光芯片的上面，通过所述光电芯片互连层2020相连。以下例举两个实施例并基于该无衬底光电混合集成结构对本发明做进一步介绍：
在第一实施例中，请参见图2所示结构，所述塑封层2040将所述电芯片2010包围起来，其高度应与电芯片2010的高度一致，以便于电芯片散热；
在第二实施例中，再请参见图3所示结构，在光电混合集成密度较大时，可以在电芯片表面放置散热片2080，改善该无衬底光电混合集成结构的热管理。
一些实施例中，上述两种实施方式可以同时存在，或可以单独存在。基于上述实现结构，进一步地，所述电芯片部分引脚2011以及所述硅光芯片的部分引脚2030与所述表面/底面金属焊盘2060通过所述过孔层2050形成电连接。本发明公开的该无衬底光电混合集成结构的电信号即从所述表面/底面金属焊盘2060输入或输出。
更进一步地，其中：
一些实施例中，所述电芯片2010可以是驱动芯片(Driver)、跨阻放大器芯片(TIA)等。
一些实施例中，所述塑封层2040材料可以是环氧树脂、环氧有机硅杂物、有机硅等。
一些实施例中，所述光电芯片互连层2020可以是焊球，也可以不是焊球。如果所述光电芯片通过焊球相连，焊球为金焊球、铜焊球、锡银焊球、锡银铜焊球、锡铅焊球、铜柱等；其形成可以通过电镀、植球、回流焊等工艺实现。所述光电芯片互连层2020也可以是电芯片引脚2011与光芯片引脚2030直接键合，而无需焊球。所述光电芯片互连层2020可以是芯片与晶圆之间键合(Chip to Wafer，C2W)，即电芯片2010与硅光芯片晶圆进行键合；也可以是晶圆与晶圆直接键合(Wafer to Wafer，W2W)，即电芯片晶圆2090与硅光芯片晶圆直接键合(如图4)。在具体实施过程中，具体的键合方式可视实际情况而定，且不限于此。
一些实施例中，所述硅光芯片可以是调制器芯片或者探测器芯片，包括光芯片引脚2030、光芯片传输线层2031、光芯片内部过孔2032、光芯片欧姆接触区域2033、二氧化硅(SiO2)包层2036以及SOI衬底。所述光芯片引脚材料一般是铝铜(AlCu)，所述光芯片传输线层材料一般是铜、铝或铝铜。所述SiO2包层2036覆盖在光波导周围。所述光芯片内部过孔2032将光学器件的欧姆接触区域2033与光芯片传输线层2031相连，实现光学器件内部的电接入。所述SOI衬底一共有三层，分别是220nm顶层硅2034，2um埋氧层2035以及硅衬底，在本发明中，所述硅衬底被去除。
一些实施例中，所述过孔层2050可以在所述硅光芯片内部，即在去除衬底的所述硅光芯片上打孔，然后填充金属铜以将所述光电混合集成结构的部分电学引脚通过所述表面/底面金属焊盘2060引出，此时，所述表面/底面金属焊盘2060在所述硅光芯片底面(如图2-图4)；也可以在所述塑封层2040中打孔，此时，所述表面/底面金属焊盘2060在所述塑封层表面(如图5)。
一些实施例中，所述表面/底面金属焊盘2060可以在所述塑封层2040的上表面，也可以在所述硅光芯片的下底面，分别实现所述光电混合集成结构的电学信号的向上或向下输入/输出。所述表面/底面金属焊盘2060与外部引脚相连时，可以与焊球2070相连实现电信号输入/输出，也可以直接通过键合。所述焊球2070可以是金焊球、铜焊球、锡银焊球、锡银铜焊球、锡铅焊球等，其形成一般通过植球、回流焊等工艺实现。
本发明通过将电芯片2010倒装在硅光芯片之上，然后对电芯片2010进行模塑，再去除所述硅光芯片的SOI衬底，之后进行打孔2050，将结构的电信号引出到结构表面。所以本发明无需进行TSV工艺，降低了工艺难度，提高了成品率；并且消除了所述SOI硅衬底寄生参数的影响，从而可以有效改善硅光器件的高速性能。除此之外，由于去除了硅衬底，光波导四周都是空气，折射率差变大，对于边耦合方式，不需要制作悬臂梁便可以实现较高的耦合效率。
需要说明的是，该图2-图5所示结构是本发明的一种实施例而已，并不以此为限。
另一方面，基于上述无衬底光电混合集成结构，本发明又一实施例提供了该无衬底光电混合集成结构及其制备方法，请结合图6-图12，并参照图13，包括：
步骤一：准备一硅光芯片，露出其表面引脚；
本实施例中，如图6所示，制作的硅光芯片，露出表面焊盘，即光芯片引脚3010。
步骤二：将一电芯片倒装贴装在该硅光芯片上，通过两芯片的引脚实现互连；
本实施例中，如图7所示，将电芯片3020倒装贴装在硅光芯片之上，可以通过焊球，也可以直接键合。所述电芯片3020可以与硅光芯片晶圆直接键合，也可以整个电芯片晶圆与硅光芯片晶圆进行键合。
步骤三：在该电芯片周围覆盖形成塑封层；
本实施例中，如图8所示，在SOI衬底的贴有电芯片的一面通过塑封材料形成塑封层3040，所述塑封层3040覆盖于电芯片3020周围，且有一定的盈余厚度，在固化后具有一定的结构强度。
步骤四：去除硅光芯片的硅衬底；
本实施例中，如图9所示，通过晶片背面减薄工艺去除所述SOI衬底，消除了所述SOI硅衬底3016寄生参数的影响，且降低了工艺难度，从而可以有效改善硅光器件的性能，并提高成品率。除此之外，由于去除了硅衬底3016，光波导四周都是空气，折射率差变大，对于边耦合方式，不需要制作悬臂梁便可以实现较高的耦合效率。
步骤五：对硅光芯片或塑封层进行打孔，并在该孔内填充金属铜，且该孔的深度至光芯片传输线层；
本实施例中，如图10所示，进行打孔工艺以引出所述光电混合集成结构的电学引脚。打孔工艺主要包括氧化硅刻蚀形成微孔(过孔3050)，绝缘层/阻挡层/种子层的沉积，通孔填充，化学机械抛光等。所述打孔，可以在去除衬底的SOI晶圆打孔，或在所述塑封层打孔。
步骤六：在该孔的另一端制作表面/底面金属焊盘；
本实施例中，如图11所示，在所述SOI衬底的背面打孔处制作金属焊盘3060，或者在所述塑封层3040的上表面打孔处制作金属焊盘3060。
步骤七：在表面/底面金属焊盘上制备焊球。
本实施例中，如图12所示，在所述表面/底面金属焊盘(即金属焊盘3060)上制作焊球3070，焊球3070可通过电镀、植球或回流焊等工艺形成。所形成的焊球3070为铜焊球、锡银焊球、锡银铜焊球、锡铅焊球、铜柱等。
另一些实施例中，图12所述的步骤也可以不实施，因为所述光电混合结构可以直接通过键合连接到外部引脚。
至此，完成本发明的无衬底光电混合集成结构的制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种无衬底光电混合集成结构，其特征在于，包括：
硅光芯片，具有光芯片传输线层及与该光芯片传输线层相连接的引脚，且所述硅光芯片无衬底；
电芯片，倒装贴装于所述硅光芯片上，所述电芯片与所述硅光芯片通过一光电芯片互连层电性相连；
塑封层，覆盖于所述电芯片周围；
过孔，所述过孔两端分别连接所述光芯片传输线层和表面/底面金属焊盘；以及
所述表面/底面金属焊盘，设置于所述硅光芯片和/或所述塑封层的外表面。
2.根据权利要求1所述的无衬底光电混合集成结构，其特征在于，还包括：
焊球，所述焊球设置于所述表面/底面金属焊盘上；和/或
散热片，设置于所述电芯片表面。
3.根据权利要求1或2所述的无衬底光电混合集成结构，其特征在于，所述硅光芯片是调制器芯片或探测器芯片。
4.根据权利要求3所述的无衬底光电混合集成结构，其特征在于，所述硅光芯片包括：
顺序连接的埋氧层、顶硅层和二氧化硅包层，且在其内设置有欧姆接触区域；
光芯片内部过孔，其两端分别连接硅光芯片的所述欧姆接触区域和所述光芯片传输线层；以及
所述引脚，接入光芯片的电信号。
5.根据权利要求1或2所述的无衬底光电混合集成结构，其特征在于，所述电芯片是驱动芯片或跨阻放大器芯片。
6.根据权利要求1或2所述的无衬底光电混合集成结构，其特征在于，所述光电芯片互连层为：
所述硅光芯片的引脚与所述电芯片的引脚直接键合；
所述硅光芯片的引脚与所述电芯片的引脚通过焊球互连；或
所述电芯片与所述硅光芯片晶圆进行键合；或
所述电芯片晶圆与所述硅光芯片晶圆直接键合。
7.根据权利要求1或2所述的无衬底光电混合集成结构，其特征在于，所述塑封层的高度与所述电芯片平齐，所述塑封层的材料是环氧树脂、环氧有机硅杂物或有机硅。
8.根据权利要求1或2所述的无衬底光电混合集成结构，其特征在于，所述过孔的填充材料为铜，所述过孔设置于所述硅光芯片内部或设置于所述塑封层内部。
9.根据权利要求2所述的无衬底光电混合集成结构，其特征在于，所述焊球是金焊球、铜焊球、锡银焊球、锡银铜焊球或锡铅焊球。
10.一种无衬底光电混合集成结构的制备方法，其特征在于，所述无衬底光电混合集成结构为所述权利要求1至9中任一所述的无衬底光电混合集成结构，其制备方法包括：
准备一硅光芯片，露出其表面引脚；
将一电芯片倒装贴装在所述硅光芯片上，通过两芯片的引脚实现互连；
在所述电芯片周围覆盖形成塑封层；
去除所述硅光芯片的硅衬底；
对所述硅光芯片或所述塑封层进行打孔，并在该孔内填充金属铜，且该孔的深度至所述光芯片传输线层；
在该孔的另一端制作表面/底面金属焊盘；
在所述表面/底面金属焊盘上制备焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911111229.1A CN110828443A (zh) | 2019-11-13 | 2019-11-13 | 无衬底光电混合集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911111229.1A CN110828443A (zh) | 2019-11-13 | 2019-11-13 | 无衬底光电混合集成结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110828443A true CN110828443A (zh) | 2020-02-21 |
Family
ID=69554968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911111229.1A Pending CN110828443A (zh) | 2019-11-13 | 2019-11-13 | 无衬底光电混合集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828443A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113777809A (zh) * | 2021-09-13 | 2021-12-10 | 苏州微光电子融合技术研究院有限公司 | 基于电光调制器及驱动电路的三维集成器件及方法 |
| CN115542478A (zh) * | 2022-11-25 | 2022-12-30 | 之江实验室 | 一种基于光电芯片双面工艺的三维封装结构及封装方法 |
| CN115542458A (zh) * | 2022-11-30 | 2022-12-30 | 中国电子科技集团公司信息科学研究院 | 异质异构集成光电微***及其制作方法 |
| CN116314169A (zh) * | 2023-05-23 | 2023-06-23 | 之江实验室 | 一种硅基集成光接收芯片的封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298218A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | 光インターコネクト装置およびその製造方法 |
| JP2001196643A (ja) * | 2000-01-11 | 2001-07-19 | Toppan Printing Co Ltd | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 |
| US20060001038A1 (en) * | 2004-03-17 | 2006-01-05 | Commissariat A L'energie Atomique | Manufacture of a layer of optical interconnection on an electronic circuit |
| CN101521194A (zh) * | 2009-03-31 | 2009-09-02 | 武汉电信器件有限公司 | 高速光电组件及其芯片倒装结构 |
| CN105321929A (zh) * | 2015-08-26 | 2016-02-10 | 中国科学院微电子研究所 | 一种三维光电集成结构及其制作方法 |
| CN105793979A (zh) * | 2013-12-27 | 2016-07-20 | 英特尔公司 | 光电子封装组件 |
| CN109216334A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 光子封装件及其形成方法 |
| CN110261974A (zh) * | 2019-07-05 | 2019-09-20 | 上海先方半导体有限公司 | 一种光互连模块以及包含光互连模块的*** |
-
2019
- 2019-11-13 CN CN201911111229.1A patent/CN110828443A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298218A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | 光インターコネクト装置およびその製造方法 |
| JP2001196643A (ja) * | 2000-01-11 | 2001-07-19 | Toppan Printing Co Ltd | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 |
| US20060001038A1 (en) * | 2004-03-17 | 2006-01-05 | Commissariat A L'energie Atomique | Manufacture of a layer of optical interconnection on an electronic circuit |
| CN101521194A (zh) * | 2009-03-31 | 2009-09-02 | 武汉电信器件有限公司 | 高速光电组件及其芯片倒装结构 |
| CN105793979A (zh) * | 2013-12-27 | 2016-07-20 | 英特尔公司 | 光电子封装组件 |
| CN105321929A (zh) * | 2015-08-26 | 2016-02-10 | 中国科学院微电子研究所 | 一种三维光电集成结构及其制作方法 |
| CN109216334A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 光子封装件及其形成方法 |
| CN110261974A (zh) * | 2019-07-05 | 2019-09-20 | 上海先方半导体有限公司 | 一种光互连模块以及包含光互连模块的*** |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113777809A (zh) * | 2021-09-13 | 2021-12-10 | 苏州微光电子融合技术研究院有限公司 | 基于电光调制器及驱动电路的三维集成器件及方法 |
| CN115542478A (zh) * | 2022-11-25 | 2022-12-30 | 之江实验室 | 一种基于光电芯片双面工艺的三维封装结构及封装方法 |
| CN115542458A (zh) * | 2022-11-30 | 2022-12-30 | 中国电子科技集团公司信息科学研究院 | 异质异构集成光电微***及其制作方法 |
| CN116314169A (zh) * | 2023-05-23 | 2023-06-23 | 之江实验室 | 一种硅基集成光接收芯片的封装结构 |
| CN116314169B (zh) * | 2023-05-23 | 2023-08-11 | 之江实验室 | 一种硅基集成光接收芯片的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110828443A (zh) | 无衬底光电混合集成结构及其制备方法 | |
| CN110890349A (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| CN110310932A (zh) | 一种光芯片与电芯片的集成封装结构及制造方法 | |
| CN103000648B (zh) | 大芯片尺寸封装及其制造方法 | |
| CN108091629B (zh) | 一种光电芯片集成结构 | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| TWI781650B (zh) | 光子半導體裝置及製造方法 | |
| CN112687672B (zh) | 一种硅基光电子异质集成互连模组 | |
| CN114823358A (zh) | 封装结构的制作方法及封装结构 | |
| CN112420651A (zh) | 电子封装件及其制法 | |
| TWI813229B (zh) | 封裝及其製造方法 | |
| KR101025013B1 (ko) | 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 | |
| CN114355520A (zh) | 一种光芯片和电芯片的封装结构及其制备方法 | |
| CN209880613U (zh) | 一种光芯片与电芯片三维集成封装结构 | |
| CN108983374B (zh) | 一种光模块封装结构及制作方法 | |
| JP3725453B2 (ja) | 半導体装置 | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| WO2013064592A2 (en) | Wafer scale technique for interconnecting vertically stacked dies | |
| CN112017973B (zh) | 硅光模块的封装方法及硅光模块 | |
| CN114068472A (zh) | 封装结构及其制造方法 | |
| TW202245286A (zh) | 矽光子結構及其製造方法以及晶圓級系統 | |
| JP4307902B2 (ja) | 光学素子実装パッケージ、光電気複合実装配線基板 | |
| CN219873494U (zh) | 一种封装结构 | |
| WO2022133801A1 (zh) | 光电装置以及光电集成结构 | |
| US20240105704A1 (en) | 3D Package with Chip-on-Reconstituted Wafer or Reconstituted Wafer-on-Reconstituted Wafer Bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200221 |