CN109786368A - 一种光电芯片协同封装结构及方法 - Google Patents
一种光电芯片协同封装结构及方法 Download PDFInfo
- Publication number
- CN109786368A CN109786368A CN201910068155.1A CN201910068155A CN109786368A CN 109786368 A CN109786368 A CN 109786368A CN 201910068155 A CN201910068155 A CN 201910068155A CN 109786368 A CN109786368 A CN 109786368A
- Authority
- CN
- China
- Prior art keywords
- chip
- photon
- electrical
- wafer
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明提供一种光电芯片协同封装结构及方法,所述封装结构包括设置有光子芯片的晶圆,在设置有光子芯片的晶圆上且位于光子芯片一侧设有腔体,并将电芯片正放在所述腔体内;所述结构还包括用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层、设置在所述金属布线层上并用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球。本发明能够直接在光子芯片制作工艺过程中将电芯片与光子芯片集成,实现了晶圆级光、电芯片的协同封装,避免传统封装将电芯片和光子芯片分别封装的步骤,适用于批量生产,同传统光、电芯片协同封装工艺相比减少了工艺步骤,使工艺更加简单,节约了生产成本。
Description
技术领域
本发明涉及光通信技术领域,尤其涉及一种光电芯片协同封装结构及方法。
背景技术
由于云计算的需要和移动设备的广泛使用,网络中的数据流量正在呈现***式增长,尤其是数据中心的数据传输容量需要急剧增加以处理这些大量的数据,所以目前,全世界都在大力研究和发展光通信。随着科技的逐渐发展,人们对光通信的信号传输速度的追求也越来越高。与此同时,人们对于光、电芯片的封装也越来越重视,目前,光、电芯片的协同封装也逐渐成为了重要的研究课题。
在现有的光、电芯片协同封装中,一般采用传统芯片的封装方式,将电芯片和光子芯片倒装在基板上,通过凸块或焊球来实现电气连接,或者电芯片和光子芯片焊接在基板上,采用键合线的方式连接到基板上。这种传统的光、电芯片协同封装方法不仅占用了更多的面积,不满足小尺寸封装的发展要求,而且也受限于传输速率的影响。另外,电芯片和光子芯片需先各自固定到基板上才能在基板上实现光、电芯片的信号传输,封装过程复杂,不适合批量化生产。
专利CN108091629A介绍了另一种光、电芯片封装方法,将电(光)芯片倒放在基板上,另外的一个光(电)芯片正装放置,两者的焊盘相对应,通过焊球实现光子芯片与电芯片的电气连接,缩短了信号传输路径。但是这种方法需要将光子芯片和电芯片的焊盘精确对准,给封装过程带来了一定的难度,不适用于批量化生产。
发明内容
本发明提供的光电芯片协同封装结构及方法,能够直接在光子芯片制作工艺过程中就将电芯片与光子芯片集成,实现了晶圆级光、电芯片的协同封装,避免传统封装将电芯片和光子芯片分别封装的步骤,适用于批量生产,同传统光、电芯片协同封装工艺相比减少了工艺步骤,使工艺更加简单,节约了生产成本。
第一方面,本发明提供一种光电芯片协同封装结构,包括设置有光子芯片的晶圆,在设置有光子芯片的晶圆上且位于光子芯片一侧设有腔体,并将电芯片正放在所述腔体内;
所述结构还包括用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层、设置在所述金属布线层上并用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球。
可选地,所述腔体的尺寸与所述电芯片的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
可选地,所述电芯片采用导电材料与腔体底部焊接;
或者,所述腔室底部通过沉积金属与晶圆的表面连接。
可选地,所述光子芯片为边发射或接收的激光器、探测器或调制器时,则所述结构还包括设置在光子芯片发射或接收端一侧的晶圆衬底上且用于光信号传输的凹槽。
可选地,所述腔体和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
可选地,所述结构还包括覆盖在晶圆上的光敏材料,且通过在电芯片焊盘与光子芯片焊盘处对光敏材料进行开窗布线并形成金属布线层。
第二方面,本发明提供一种光电芯片协同封装方法,包括:
在设置有光子芯片的晶圆上且位于光子芯片一侧设置腔体,并将电芯片正放在所述腔体内;
在晶圆上设置用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层;
在所述金属布线层上设置用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球;
对由至少一个电芯片与至少一个光子芯片所组成的单元进行切割,并形成晶圆级光电芯片协同封装结构。
可选地,所述腔体的尺寸与所述电芯片的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
可选地,所述电芯片采用导电材料与腔体底部焊接;
或者,所述腔室底部通过沉积金属与晶圆的表面连接。
可选地,在所述在晶圆上设置用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层之后,所述方法还包括:
当所述光子芯片为边发射或接收的激光器、探测器或调制器时,则在光子芯片发射或接收端一侧的晶圆衬底上设置用于光信号传输的凹槽;
优选地,所述腔体和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
本发明实施例提供的光电芯片协同封装结构及方法,所述封装结构主要是在晶圆上设置空的腔体,并通过在空腔体内埋入电芯片的方式将光子芯片和电芯片协同封装,不同于传统封装将电芯片和光子芯片分布倒装在基板上,通过凸块或焊球来实现电气连接,本实施例所述协同封装结构通过在设置有光子芯片的晶圆中设置腔体安装电芯片,进而能够直接在光子芯片制作工艺过程中就将电芯片与光子芯片集成,以使所述封装结构的尺寸更小,满足了小尺寸封装的发展要求。
同时,本实施例实现了晶圆级光、电芯片的协同封装,避免了传统封装将电芯片和光子芯片分别封装的步骤,适用于批量生产,同传统光、电芯片协同封装工艺相比减少了工艺步骤,使工艺更加简单,节约了生产成本。另外,本实施例所述封装结构还可以通过利用精确的光刻工艺实现挖腔步骤来集成电芯片,避免了传统封装中将封装好的电芯片和光子芯片倒装在基板上的工艺步骤,使封装的机械性能和电性能也较传统光、电芯片协同封装有明显提高。
附图说明
图1为本发明一实施例光电芯片协同封装方法的流程图;
图2为本发明一实施例在设置有光子芯片的晶圆上设置腔体的结构示意图;
图3为本发明一实施例在腔体内放置电芯片的结构示意图;
图4为本发明另一实施例在具有电芯片、光子芯片的晶圆上覆盖光敏材料的结构示意图;
图5为本发明另一实施例对光敏材料进行开窗后的结构示意图;
图6为本发明另一实施例在具有电芯片、光子芯片的晶圆上设置金属布线层的结构示意图;
图7为本发明另一实施例在具有电芯片、光子芯片的晶圆上设置凸块或焊球的结构示意图;
图8为本发明另一实施例对由至少一个电芯片与至少一个光子芯片所组成的单元进行切割的结构示意图;
其中,1、凸块或焊球;2、电芯片;3、腔体;4、金属布线层;5、芯片焊盘;6、光子芯片;7、光敏材料;8、光子芯片衬底;9、V型槽。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种光电芯片协同封装结构,如图8所示,所述结构包括设置有光子芯片6的晶圆,在设置有光子芯片6的晶圆上且位于光子芯片一侧设有腔体3,并将电芯片2正放在所述腔体3内;
所述结构还包括用于分别与电芯片焊盘5、光子芯片焊盘5连接的金属布线层、设置在所述金属布线层4上并用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球1。
本发明实施例提供的光电芯片协同封装结构主要是在晶圆上设置空的腔体3,并通过在空腔体3内埋入电芯片2的方式将光子芯片6和电芯片2协同封装,不同于传统封装将电芯片2和光子芯片6分布倒装在基板上,通过凸块或焊球1来实现电气连接,本实施例所述协同封装结构通过在设置有光子芯片6的晶圆中设置腔体3安装电芯片2,进而能够直接在光子芯片6制作工艺过程中就将电芯片2与光子芯片6集成,以使所述封装结构的尺寸更小,满足了小尺寸封装的发展要求。
同时,本实施例实现了晶圆级光、电芯片的协同封装,避免了传统封装将电芯片2和光子芯片6分别封装的步骤,适用于批量生产,同传统光、电芯片协同封装工艺相比减少了工艺步骤,使工艺更加简单,节约了生产成本。另外,本实施例所述封装结构还可以通过利用精确的光刻工艺实现挖腔步骤来集成电芯片,避免了传统封装中将封装好的电芯片2和光子芯片6倒装在基板上的工艺步骤,使封装的机械性能和电性能也较传统光、电芯片协同封装有明显提高。
可选地,如图2-8所示,所述腔体3的尺寸与所述电芯片2的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
可选地,所述电芯片2采用导电材料与腔体底部焊接;
或者,所述腔室底部通过沉积金属与晶圆的表面连接。
可选地,所述光子芯片6为边发射或接收的激光器、探测器或调制器时,则所述结构还包括设置在光子芯片8发射或接收端一侧的晶圆衬底上且用于光信号传输的凹槽;其中,所述晶圆衬底作为光子芯片衬底8。
可选地,所述腔体3和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
具体的,本实施例所述腔体可用于集成电芯片于所述晶圆级光子芯片衬底8结构中,形成一种新型晶圆级光电芯片协同封装结构;所述光子芯片电芯片位于晶圆级芯片封装结构内并形成晶圆级光电芯片协同封装结构;并且所述晶圆级光电芯片协同封装结构内至少包括一个光子芯片6和一个电芯片2,进而可实现直接在光子芯片6制作工艺中将电芯片2与光子芯片6集成形成晶圆级光电芯片协同封装结构,减少了封装结构尺寸,满足了小尺寸封装的发展要求。
同时,所述腔体、凹槽采用光刻、刻蚀工艺于所述晶圆级光电芯片协同封装结构内形成;所述凹槽可设置为U型槽、或V型槽9、或梯型槽。并且,腔体3底部可以通过沉积金属等与晶圆的表面连接,实现电气互连,另外,所述电芯片2可采用导电材料与腔体底部焊接连接;进而使得封装结构中电芯片2的性能以及光电芯片的性能得到有效的提升。
另外,所述电芯片2可为驱动芯片(Driver)、跨阻放大器芯片(TIA)、时钟恢复芯片、bias芯片、单片机芯片、其他控制芯片。
可选地,所述结构还包括覆盖在晶圆上的光敏材料7,且通过在电芯片2焊盘与光子芯片6焊盘处对光敏材料7进行开窗布线并形成金属布线层4。
具体的,本实施例所述光电芯片协同封装结构可在金属布线层4与晶圆表面之间设置光敏材料7,然后在光敏材料7上进行开窗布线设置金属布线层4,在保证光电芯片协同封装结构性能的同时,实现所述光子芯片6、电芯片2与外界电气的连接。
本发明实施例还提供一种光电芯片协同封装方法,如图1至图8所示,所述方法包括:
S11、在设置有光子芯片6的晶圆上且位于光子芯片6一侧设置腔体3,并将电芯片2正放在所述腔体3内;
S12、在晶圆上设置用于分别与电芯片焊盘5、光子芯片焊盘5连接的金属布线层4;
S13、在所述金属布线层4上设置用于将所述光子芯片6、电芯片2与外界电气进行连接的凸块或焊球1;
S14、对由至少一个电芯片2与至少一个光子芯片6所组成的单元进行切割,并形成晶圆级光电芯片协同封装结构。
本发明实施例提供的光电芯片协同封装方法主要是在晶圆上设置空的腔体3,并通过在空腔体3内埋入电芯片2的方式将光子芯片6和电芯片2协同封装,不同于传统封装将电芯片2和光子芯片6分布倒装在基板上,通过凸块或焊球1来实现电气连接,本实施例所述方法通过在设置有光子芯片6的晶圆中设置腔体3安装电芯片2,进而能够直接在光子芯片6制作工艺过程中就将电芯片2与光子芯片6集成,以使所述封装结构的尺寸更小,满足了小尺寸封装的发展要求。
同时,本实施例实现了晶圆级光、电芯片的协同封装,避免了传统封装将电芯片2和光子芯片6分别封装的步骤,适用于批量生产,同传统光、电芯片协同封装工艺相比减少了工艺步骤,使工艺更加简单,节约了生产成本。另外,本实施例所述方法还可以通过利用精确的光刻工艺实现挖腔步骤来集成电芯片,避免了传统封装中将封装好的电芯片和光子芯片倒装在基板上的工艺步骤,使封装的机械性能和电性能也较传统光、电芯片协同封装有明显提高。
可选地,所述腔体3的尺寸与所述电芯片2的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
可选地,所述电芯片2采用导电材料与腔体3底部焊接;
或者,所述腔室2底部通过沉积金属与晶圆的表面连接。
可选地,在所述在晶圆上设置用于分别与电芯片焊盘、光子芯片焊盘5连接的金属布线层4之后,所述方法还包括:
当所述光子芯片6为边发射或接收的激光器、探测器或调制器时,则在光子芯片发射或接收端一侧的晶圆衬底上设置用于光信号传输的凹槽;
可选地,所述凹槽可设置为U型槽、或V型槽9、或梯型槽。
优选地,所述腔体3和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
综上所述,本实施例所述方法包括制作步骤:
(1):准备晶圆,所述晶圆内制作有光子芯片6;其中,所述晶圆为硅材料、或砷化镓衬底材料、或其他材料;
(2):如图1所示,在所述光子芯片6一侧设置腔室3,所述腔体3尺寸与要埋入的电芯片2尺寸相同;其中,所述电芯片2可为驱动芯片(Driver)、跨阻放大器芯片(TIA)、时钟恢复芯片、bias芯片、单片机芯片、其他控制芯片;
(3):当所述光子芯片6为边发射或接收的激光器、探测器或调制器时,则在光子芯片发射或接收端一侧的晶圆衬底上设置用于光信号传输的v型槽9;
或者,当所述光子芯片6为面发射或接收的激光器、探测器或调制器时,则不设置用于光信号传输的v型槽9并直接经设置于光子芯片表面的发射或接收端进行光信号传输;
(4):如图2所示,在所述腔体内放置电芯片2,电芯片2正放,电芯片焊盘与光子芯片焊盘5平齐,电芯片2可采用焊料片与腔室底部焊接;
(5):如图3所示,在所述晶圆上制作光敏材料7;
(6):如图4所示,在所述光敏材料7上开窗;
(7):如图5所示,在所述光敏材料7上开窗处及光敏材料7上形成所述金属布线层4,所述金属布线层4分别与所述光子芯片焊盘5、电芯片焊盘5连接;
(8):如图6所示,在所述金属布线层上制作凸块或焊球1,所述凸块或焊球1使芯片焊盘5与外界实现电气连接;
(9):将所述电芯片与光子芯片单元进行切割,其中,可采用激光工艺于所述晶圆级芯片封装结构内切割成单个电芯片与光子芯片单元并形成晶圆级光电芯片协同封装结构;
另外,所述腔体及v型槽9可采用光刻或刻蚀工艺于所述晶圆级光电芯片协同封装结构内形成;并且所述光子芯片6、电芯片2位于晶圆级光电芯片协同封装结构内,同时,所述晶圆级光电芯片协同封装结构至少包括一个光子芯片6和一个电芯片2;
可选地,所述光子芯片6为边发射或接收的激光器、探测器或调制器。
可选地,所述电芯片2可为驱动芯片(Driver)、跨阻放大器芯片(TIA)、时钟恢复芯片、bias芯片、单片机芯片、其他控制芯片。
可选地,所述光子芯片6和电芯片2上表面均有连接芯片内部电路的焊盘,芯片焊盘5与所述金属布线层4实现内部连接。
本实施例的方法,可以用于制备上述结构实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种光电芯片协同封装结构,其特征在于,包括设置有光子芯片的晶圆,在设置有光子芯片的晶圆上且位于光子芯片一侧设有腔体,并将电芯片正放在所述腔体内;
所述结构还包括用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层、设置在所述金属布线层上并用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球。
2.根据权利要求1所述的结构,其特征在于,所述腔体的尺寸与所述电芯片的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
3.根据权利要求1或2所述的结构,其特征在于,所述电芯片采用导电材料与腔体底部焊接;
或者,所述腔室底部通过沉积金属与晶圆的表面连接。
4.根据权利要求1-3任一所述的结构,其特征在于,所述光子芯片为边发射或接收的激光器、探测器或调制器时,则所述结构还包括设置在光子芯片发射或接收端一侧的晶圆衬底上且用于光信号传输的凹槽。
5.根据权利要求4所述的结构,其特征在于,所述腔体和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
6.根据权利要求1-5任一所述的结构,其特征在于,所述结构还包括覆盖在晶圆上的光敏材料,且通过在电芯片焊盘与光子芯片焊盘处对光敏材料进行开窗布线并形成金属布线层。
7.一种光电芯片协同封装方法,其特征在于,包括:
在设置有光子芯片的晶圆上且位于光子芯片一侧设置腔体,并将电芯片正放在所述腔体内;
在晶圆上设置用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层;
在所述金属布线层上设置用于将所述光子芯片、电芯片与外界电气进行连接的凸块或焊球;
对由至少一个电芯片与至少一个光子芯片所组成的单元进行切割,并形成晶圆级光电芯片协同封装结构。
8.根据权利要求7所述的方法,其特征在于,所述腔体的尺寸与所述电芯片的尺寸相对应,以使将所述电芯片焊盘与光子芯片焊盘位置平齐。
9.根据权利要求7或8所述的方法,其特征在于,所述电芯片采用导电材料与腔体底部焊接;
或者,所述腔室底部通过沉积金属与晶圆的表面连接。
10.根据权利要求7-9任一所述的方法,其特征在于,在所述在晶圆上设置用于分别与电芯片焊盘、光子芯片焊盘连接的金属布线层之后,所述方法还包括:
当所述光子芯片为边发射或接收的激光器、探测器或调制器时,则在光子芯片发射或接收端一侧的晶圆衬底上设置用于光信号传输的凹槽;
优选地,所述腔体和所述凹槽采用光刻或刻蚀工艺在所述晶圆级光电芯片协同封装结构内加工形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910068155.1A CN109786368A (zh) | 2019-01-24 | 2019-01-24 | 一种光电芯片协同封装结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910068155.1A CN109786368A (zh) | 2019-01-24 | 2019-01-24 | 一种光电芯片协同封装结构及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786368A true CN109786368A (zh) | 2019-05-21 |
Family
ID=66501210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910068155.1A Pending CN109786368A (zh) | 2019-01-24 | 2019-01-24 | 一种光电芯片协同封装结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786368A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110386586A (zh) * | 2019-08-16 | 2019-10-29 | 中电科技集团重庆声光电有限公司 | 一种光电隔离通用片式can总线微***封装结构 |
CN110828496A (zh) * | 2019-11-15 | 2020-02-21 | 华天科技(昆山)电子有限公司 | 半导体器件及其制造方法 |
CN112612748A (zh) * | 2020-12-25 | 2021-04-06 | 南京蓝洋智能科技有限公司 | 一种基于可扩展小芯片架构的超级异构计算方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507065A (zh) * | 2002-12-06 | 2004-06-23 | ���ṫ˾ | 光收发装置 |
CN103633042A (zh) * | 2012-08-21 | 2014-03-12 | 英飞凌科技股份有限公司 | 半导体器件封装件及其封装方法 |
CN108091629A (zh) * | 2017-12-08 | 2018-05-29 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
CN109148431A (zh) * | 2018-07-18 | 2019-01-04 | 华天科技(昆山)电子有限公司 | 距离传感器芯片封装结构及其晶圆级封装方法 |
-
2019
- 2019-01-24 CN CN201910068155.1A patent/CN109786368A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507065A (zh) * | 2002-12-06 | 2004-06-23 | ���ṫ˾ | 光收发装置 |
CN103633042A (zh) * | 2012-08-21 | 2014-03-12 | 英飞凌科技股份有限公司 | 半导体器件封装件及其封装方法 |
CN108091629A (zh) * | 2017-12-08 | 2018-05-29 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
CN109148431A (zh) * | 2018-07-18 | 2019-01-04 | 华天科技(昆山)电子有限公司 | 距离传感器芯片封装结构及其晶圆级封装方法 |
Non-Patent Citations (1)
Title |
---|
夏海良、张安康编: "《半导体制造工艺》", 30 April 1986, 上海科学技术出版社 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110386586A (zh) * | 2019-08-16 | 2019-10-29 | 中电科技集团重庆声光电有限公司 | 一种光电隔离通用片式can总线微***封装结构 |
CN110828496A (zh) * | 2019-11-15 | 2020-02-21 | 华天科技(昆山)电子有限公司 | 半导体器件及其制造方法 |
CN112612748A (zh) * | 2020-12-25 | 2021-04-06 | 南京蓝洋智能科技有限公司 | 一种基于可扩展小芯片架构的超级异构计算方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
US7521724B2 (en) | Light emitting diode package and process of making the same | |
CN109786368A (zh) | 一种光电芯片协同封装结构及方法 | |
JP5086521B2 (ja) | 光受信機パッケージ | |
EP2666193B1 (en) | Led package comprising encapsulation | |
US20160190380A1 (en) | Wafer level packaging for proximity sensor | |
CN103199187B (zh) | 一种发光二极管封装基板与封装结构及其制作方法 | |
CN110326172A (zh) | 纤细型连接器插头及利用其的有源光缆组装体 | |
CN102344110A (zh) | 微机电***器件的方形扁平无引脚封装结构及方法 | |
CN103400807A (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
WO2020237706A1 (zh) | 硅光模块的封装方法及硅光模块 | |
CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
CN105403963A (zh) | 一种气密性并行传输光器件 | |
CN101807531A (zh) | 一种超薄芯片的封装方法以及封装体 | |
CN103633551B (zh) | 用于片上光互连的激光器封装方法 | |
CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
CN106024823B (zh) | Cmos图像传感器的封装方法 | |
CN203481209U (zh) | 影像传感器的晶圆级封装结构 | |
CN104465855B (zh) | 晶圆级光互连模块及制作方法 | |
CN101996899B (zh) | Cmos图像传感器及其制造方法 | |
JP2003008065A (ja) | Smd型光素子モジュールの製造方法 | |
CN106374008B (zh) | 一种大面积传感器阵列的制备方法 | |
CN105070732A (zh) | 高像素影像传感器封装结构及其制作方法 | |
CN109844407A (zh) | 利用层叠结构的波分复用阵列光接收模块的封装结构 | |
CN216214793U (zh) | 一种vcsel激光器封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |