CN108039369A - 屏蔽栅沟槽mosfet及其制造方法 - Google Patents

屏蔽栅沟槽mosfet及其制造方法 Download PDF

Info

Publication number
CN108039369A
CN108039369A CN201711234703.0A CN201711234703A CN108039369A CN 108039369 A CN108039369 A CN 108039369A CN 201711234703 A CN201711234703 A CN 201711234703A CN 108039369 A CN108039369 A CN 108039369A
Authority
CN
China
Prior art keywords
groove
polysilicon
layer
shielding
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711234703.0A
Other languages
English (en)
Inventor
范让萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711234703.0A priority Critical patent/CN108039369A/zh
Publication of CN108039369A publication Critical patent/CN108039369A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种屏蔽栅沟槽MOSFET，在栅极结构的沟槽的侧面和底部表面形成有底部氧化层，屏蔽多晶硅将沟槽完全填充；在底部氧化层自对准定义下屏蔽多晶硅被自对准回刻到沟槽的底部；自对准回刻后的屏蔽多晶硅表面被氧化形成多晶硅间隔离氧化层；在形成多晶硅间隔离氧化层后底部氧化层被回刻沟槽的底部，回刻后的底部氧化层和多晶硅间隔离氧化层将屏蔽多晶硅包围并在沟槽的顶部形成顶部沟槽；在顶部沟槽的侧面有栅氧化层并填充有多晶硅栅。本发明还公开了一种屏蔽栅沟槽MOSFET的制造方法。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电，能提高多晶硅间隔离氧化层的厚度一致性，使多晶硅间隔离氧化层对应的电容稳定且可控。

Description

屏蔽栅沟槽MOSFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅(Shield GateTrench，SGT)沟槽MOSFET；本发明还涉及一种屏蔽栅沟槽MOSFET的制造方法。
背景技术
如图1A至图1P所示，是现有屏蔽栅沟槽MOSFET的制造方法各步骤中的器件结构示意图；这种方法形成具有上下结构的屏蔽栅沟槽栅结构，通常，屏蔽栅沟槽MOSFET 的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，具有上下结构的屏蔽栅沟槽栅结构中，还需要设置一个栅极引出区，包括栅极引出区的形成步骤如下：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层201，硬质掩模层201能采用氧化层，或采用氧化层加氮化层。
如图1B所示，之后采用光刻工艺对硬质掩模层201进行刻蚀定义出栅极形成区域，之后再以硬质掩模层201为掩模对半导体衬底101进行刻蚀形成沟槽202。图1B 中仅显示了一个原胞的栅极形成区域以及栅极引出区的形成区域，栅极引出区域的沟槽单独用标记202a标出，但是沟槽202和202a实际上是采用相同的工艺同时形成。
步骤二、如图1C所示，去除硬质掩模层201。
如图1D所示，在沟槽202的侧面和底部表面形成底部氧化层102。沟槽202a中同时形成的底部氧化层单独用标记102a标出。
步骤三、如图1E所示，在所述沟槽202中填充源多晶硅103，该源多晶硅103 即为屏蔽多晶硅，源多晶硅103一般和源极相连，用于形成屏蔽栅。沟槽202a中同时形成的源多晶硅单独用标记103a标出。
步骤四、如图1F所示，对源多晶硅103进行回刻，该回刻将沟槽202和202a外的源多晶硅103都去除，沟槽202和202a内的源多晶硅103顶部分别和半导体衬底 101相平。
步骤五、如图1G所示，形成光刻胶层203，光刻胶层203将栅极引出区覆盖，将导通区打开，之后进行多晶硅回刻，将沟槽202内的源多晶硅103回刻到沟槽的底部。由图1G所示可知，回刻后的源多晶硅103的顶部具有尖角，尖角请参考虚线圈204 所示。
如图1H所示，之后进行底部氧化层103的回刻，底部氧化层103被回刻到沟槽 202的底部。实际应用中，底部氧化层103保留的高度由后续需要形成的沟道长度决定。由图1H可以看出，由于沟槽202本身具有倾斜结构，使得源多晶硅103的侧面为倾斜结构，这样在标记205所示的角落处，源多晶硅103的侧面和底部氧化层103 的表面之间的夹角会小于90度。
步骤六、如图1I所示，去除光刻胶层203；之后进行热氧化工艺同时形成栅氧化层104和多晶硅间隔离氧化层104a。这种方法形成的多晶硅间隔离氧化层104a的缺点是，多晶硅间隔离氧化层104a的厚度受到栅氧化层104的厚度的限制，同样栅氧化层104的厚度也会受到多晶硅间隔离氧化层104a的厚度的限制，使得栅氧化层104 无法继续减薄，因为减薄后多晶硅间隔离氧化层104a也会变薄，从而影响源多晶硅 103和后续的多晶硅栅105之间的隔离，容易产生栅源的漏电。
另外，在虚线圈205所示的角落处的多晶硅间隔离氧化层104a的厚度比其它区域的要薄，这使得虚线圈205处容易产生栅源之间的漏电。
另外，虚线圈204所示区域中的尖角缺陷最后也容易产生栅源之间的漏电。
步骤七、如图1J所示，形成多晶硅栅105。
之后的步骤包括：如图1K所示，形成阱区106，源区107。
如图1L所示，形成层间膜108。如图1M所示，形成接触孔109的开口109a；较佳为，开口109a形成之后，还需要在源区107顶部所对应的接触孔111a的底部形成阱区接触区。如图1N所示，之后在开口109a中填充金属形成接触孔109。
如图1O所示，形成正面金属层110。
如图1O所示，采用光刻刻蚀工艺对正面金属层110进行图形化分别形成源极和栅极，其中源极通过接触孔109和底部的源区107、阱区接触区以及源多晶硅103a 接触，栅极通过接触孔109和多晶硅栅105接触。其中源多晶硅103通过和源多晶硅 103a相连并通过源多晶硅103a顶部的接触孔109连接到源极，实现将源多晶硅103 和源极的连接。
如图1P所示，之后形成在半导体衬底101的背面形成漏区和背面金属层111，由背面金属层111组成漏极。
本发明涉及的上述沟槽栅MOSFET器件为具有上下结构的屏蔽栅沟槽MOSFET，由图1I所示可知栅氧化层104以及屏蔽栅的隔离介质层即多晶硅间隔离氧化层104a同时形成，这样栅氧化层104就决定了沟槽栅即多晶硅栅105和屏蔽栅即源多晶硅103 之间的隔离水平，当栅氧化层104厚度较薄时，容易造成栅源之间的漏电，这样就束缚了该结构在低阈值电压器件中的应用。由此可知，为了得到低阈值电压器件，就需要采用较薄的栅氧化层104，而较薄的栅氧化层104会同时使多晶硅间隔离氧化层 104a的厚度降低从而增加栅源之间的漏电，所以现有方法无法解决降低阈值电压和降低栅源漏电之间的矛盾。
另外，现有方法形成的器件还具有前面所述的在虚线圈205所示的角落处的多晶硅间隔离氧化层104a的厚度比其它区域的要薄，这使得虚线圈205处容易产生栅源之间的漏电。以及在虚线圈204所示区域中的尖角缺陷最后也容易产生栅源之间的漏电。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅沟槽MOSFET，能在降低器件的阈值电压的同时降低器件的栅源漏电。为此，本发明还提供一种屏蔽栅沟槽MOSFET的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，所述栅极结构包括：
形成于半导体衬底中的沟槽，在所述沟槽的侧面和底部表面形成有底部氧化层，屏蔽多晶硅将形成有所述底部氧化层的所述沟槽完全填充。
在所述底部氧化层的自对准定义下所述屏蔽多晶硅被自对准回刻到所述沟槽的底部且自对准回刻后的所述屏蔽多晶硅表面形成有尖角缺陷。
自对准回刻后的所述屏蔽多晶硅表面被氧化形成多晶硅间隔离氧化层，所述多晶硅间隔离氧化层将所述屏蔽多晶硅表面的尖角缺陷消除。
在形成所述多晶硅间隔离氧化层后所述底部氧化层被回刻所述沟槽的底部，回刻后的所述底部氧化层和所述多晶硅间隔离氧化层将所述屏蔽多晶硅包围并在所述沟槽的顶部形成顶部沟槽。
在所述顶部沟槽的所述半导体衬底侧面有栅氧化层，在形成有所述栅氧化层的所述顶部沟槽中填充有多晶硅栅。
进一步的改进是，所述导通区的各原胞还包括：
形成于所述半导体衬底表面的第二导电类型的阱区，所述半导体衬底具有第一导电类型掺杂；所述阱区的结深小于所述顶部沟槽的深度，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
形成于所述阱区表面的第一导电类型重掺杂的源区。
层间膜覆盖在所述沟槽的区域表面以及所述沟槽外的所述半导体衬底表面。
在所述源区顶部形成有穿过对应的层间膜的接触孔并都连接到由正面金属层组成的源极。
在所述多晶硅栅的顶部形成有穿过对应的层间膜的接触孔并连接到由正面金属层组成的栅极。
进一步的改进是，屏蔽栅沟槽MOSFET还包括：
第一导电类型重掺杂的漏区，形成于减薄后的所述半导体衬底的背面，在所述漏区的背面形成有背面金属层作为漏极。
进一步的改进是，屏蔽栅沟槽MOSFET还包括：位于所述导通区外的栅极引出区，所述栅极引出区中形成有所述屏蔽多晶硅的引出结构，所述引出结构的沟槽和所述栅极结构的沟槽相通，在所述引出结构的沟槽的侧面和底部表面也形成有底部氧化层，所述引出结构的沟槽中也被屏蔽多晶硅完全填充，所述引出结构的底部氧化层和屏蔽多晶硅的顶部都和对应的沟槽的顶部表面相平，所述栅极结构的屏蔽多晶硅和所述引出结构的屏蔽多晶硅相连接并通过所述引出结构的屏蔽多晶硅顶部形成的接触孔连接到所述源极。
进一步的改进是，所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽位于所述硅外延层内。
进一步的改进是，在和所述源区相接触的接触孔的底部还包括第二导电类型重掺杂的阱区接触区。
进一步的改进是，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的屏蔽栅沟槽MOSFET的制造方法中，屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去除。
步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行各向异性刻蚀形成沟槽；之后去除所述硬质掩模层。
步骤三、在所述沟槽的侧面和底部表面形成底部氧化层，所述底部氧化层还延伸到所述沟槽外的表面上。
步骤四、进行第一次多晶硅沉积形成屏蔽多晶硅将形成有所述底部氧化层的所述沟槽完全填充；所述屏蔽多晶硅还延伸到所述沟槽外的表面上。
步骤五、进行多晶硅回刻将所述沟槽外的所述屏蔽多晶硅去除以及将所述沟槽区域的所述屏蔽多晶硅的表面回刻到和所述沟槽的顶部表面相平。
步骤六、以所述底部氧化层为自对准定义条件对所述导通区的所述屏蔽多晶硅进行自对准回刻使所述屏蔽多晶硅被刻蚀到所述沟槽的底部，自对准回刻后的所述屏蔽多晶硅表面形成有尖角缺陷。
步骤七、对所述屏蔽多晶硅表面进行氧化形成多晶硅间隔离氧化层，所述多晶硅间隔离氧化层将所述屏蔽多晶硅表面的尖角缺陷消除。
步骤八、形成第一光刻胶层将所述多晶硅间隔离氧化层顶部的所述沟槽空隙完全填充。
步骤九、将所述底部氧化层回刻到所述沟槽的底部，回刻后的所述底部氧化层和所述多晶硅间隔离氧化层将所述屏蔽多晶硅包围并在所述沟槽的顶部形成顶部沟槽。
步骤十、去除所述第一光刻胶层，在所述顶部沟槽的侧面形成栅氧化层。
步骤十一、进行第二次多晶硅沉积在所述顶部沟槽中形成多晶硅栅。
进一步的改进是，在步骤十一之后还包括步骤：
进行第二导电类型离子注入在所述半导体衬底中形成阱区，所述半导体衬底具有第一导电类型掺杂。
进行第一导电类型重掺杂的源注入在所述阱区表面形成源区。
对所述阱区和所述源区进行热退火推进工艺。
形成层间膜，所述层间膜覆盖在所述沟槽的区域表面以及所述沟槽外的所述半导体衬底表面。
形成穿过所述层间膜的接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触。
对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，屏蔽栅沟槽MOSFET还包括位于所述导通区外的栅极引出区，所述栅极引出区中形成有所述屏蔽多晶硅的引出结构，所述引出结构的沟槽和所述栅极结构的沟槽相通且同时形成；在所述引出结构的沟槽的侧面和底部表面也同时形成有底部氧化层，所述引出结构的沟槽中也被屏蔽多晶硅完全填充。
步骤五的多晶硅回刻完成后形成有将所述栅极引出区覆盖的第二光刻胶层，所述第二光刻胶层在步骤六的所述屏蔽多晶硅的自对准回刻后去除，所述引出结构的屏蔽多晶硅的顶部和对应的沟槽的顶部表面相平。
步骤八中所述第一光刻胶层同时将所述栅极引出区覆盖，使步骤九的所述底部氧化层回刻完成后所述引出结构的底部氧化层的顶部和对应的沟槽的顶部表面相平。
所述栅极结构的屏蔽多晶硅和所述引出结构的屏蔽多晶硅相连接并通过所述引出结构的屏蔽多晶硅顶部形成的接触孔连接到所述源极。
进一步的改进是，所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽位于所述硅外延层内。
进一步的改进是，步骤一中所述硬质掩模层由氧化层组成。
进一步的改进是，所述多晶硅间隔离氧化层采用热氧化工艺形成；所述栅氧化层采用热氧化工艺形成。
进一步的改进是，在所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第一导电类型重掺杂注入形成阱区接触区的步骤。
进一步的改进是，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明中的屏蔽多晶硅在底部氧化层回刻前利用底部氧化层的自对准定义进行回刻形成，这样同时利用底部氧化层的定义能够在屏蔽多晶硅的顶部氧化形成多晶硅间隔离氧化层，多晶硅间隔离氧化层能将屏蔽多晶硅表面的尖角缺陷消除，从而能消除屏蔽多晶硅顶部的尖角缺陷所带来的漏电即栅源之间的漏电。
另外，本发明的多晶硅间隔离氧化层是在栅氧化层之前形成，所以本发明的多晶硅间隔离氧化层和栅氧化层的形成工艺互相独立，两者的厚度不好互相限制，使得本发明能够同时形成较薄的栅氧化层以及较厚的多晶硅间隔离氧化层，其中较薄的栅氧化层方便器件的阈值电压的调节从而能降低器件的阈值电压；而较厚的多晶硅间隔离氧化层则能够实现降低器件的栅源之间的漏电。
另外，本发明在底部氧化层回刻之后底部氧化层和多晶硅间隔离氧化层一起形成包围屏蔽多晶硅的结构，这样避免了现有技术中底部氧化层回刻后底部氧化层的表面会低于屏蔽多晶硅的表面从而形成一个夹角小于90的底部角落的结构，从而能避免这种夹角小于90的底部角落所造成的多晶硅间隔离氧化层的厚度较少，从而能进一步降低器件的栅源之间的漏电。
另外，本发明中单独形成多晶硅间隔离氧化层的结构，能使多晶硅间隔离氧化层具有较好的厚度一致性，使得由多晶硅间隔离氧化层产生的电容稳定且可控。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1P是现有屏蔽栅沟槽MOSFET的制造方法各步骤中的器件结构示意图；
图2是本发明实施例屏蔽栅沟槽MOSFET的结构示意图；
图3A-图3S是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例屏蔽栅沟槽MOSFET的结构示意图；本发明实施例屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，本发明实施例屏蔽栅沟槽MOSFET的栅极结构为上下结构，在导通区之外还设置有栅极引出区，图2中还同时显示了栅极引出区。所述栅极结构包括：
形成于半导体衬底1中的沟槽，在所述沟槽的侧面和底部表面形成有底部氧化层2，屏蔽多晶硅3将形成有所述底部氧化层2的所述沟槽完全填充。
较佳为，所述半导体衬底1为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽位于所述硅外延层内。
在所述底部氧化层2的自对准定义下所述屏蔽多晶硅3被自对准回刻到所述沟槽的底部且自对准回刻后的所述屏蔽多晶硅3表面形成有尖角缺陷。
自对准回刻后的所述屏蔽多晶硅3表面被氧化形成多晶硅间隔离氧化层4，所述多晶硅间隔离氧化层4将所述屏蔽多晶硅3表面的尖角缺陷消除。
在形成所述多晶硅间隔离氧化层4后所述底部氧化层2被回刻所述沟槽的底部，回刻后的所述底部氧化层2和所述多晶硅间隔离氧化层4将所述屏蔽多晶硅3包围并在所述沟槽的顶部形成顶部沟槽。
在所述顶部沟槽的所述半导体衬底1侧面有栅氧化层5，在形成有所述栅氧化层 5的所述顶部沟槽中填充有多晶硅栅6。
所述导通区的各原胞还包括：
形成于所述半导体衬底1表面的第二导电类型的阱区7，所述半导体衬底1具有第一导电类型掺杂；所述阱区7的结深小于所述顶部沟槽的深度，所述多晶硅栅6从侧面覆盖所述阱区7且被所述多晶硅栅6侧面覆盖的所述阱区7表面用于形成沟道。
形成于所述阱区7表面的第一导电类型重掺杂的源区8。
层间膜9覆盖在所述沟槽的区域表面以及所述沟槽外的所述半导体衬底1表面。
在所述源区8顶部形成有穿过对应的层间膜9的接触孔10并都连接到由正面金属层11组成的源极。较佳为，在和所述源区8相接触的接触孔10的底部还包括第二导电类型重掺杂的阱区接触区。
在所述多晶硅栅6的顶部形成有穿过对应的层间膜9的接触孔10并连接到由正面金属层11组成的栅极。
屏蔽栅沟槽MOSFET还包括：
第一导电类型重掺杂的漏区，形成于减薄后的所述半导体衬底1的背面，在所述漏区的背面形成有背面金属层12作为漏极。
位于所述导通区外的栅极引出区结构为：所述栅极引出区中形成有所述屏蔽多晶硅3的引出结构，所述引出结构的沟槽和所述栅极结构的沟槽相通，在所述引出结构的沟槽的侧面和底部表面也形成有底部氧化层2a，所述引出结构的沟槽中也被屏蔽多晶硅3a完全填充，所述引出结构的底部氧化层2a和屏蔽多晶硅3a的顶部都和对应的沟槽的顶部表面相平，所述栅极结构的屏蔽多晶硅3和所述引出结构的屏蔽多晶硅 3a相连接并通过所述引出结构的屏蔽多晶硅3a顶部形成的接触孔10连接到所述源极。
本发明实施例中，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
如图3A至图3S所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例屏蔽栅沟槽MOSFET的制造方法中，屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，本发明实施例屏蔽栅沟槽 MOSFET的栅极结构为上下结构，在导通区之外还设置有栅极引出区，下面会结合栅极引出区的结构来一起说明，本发明实施例中的栅极结构采用如下步骤形成：
步骤一、如图3A所示，提供一半导体衬底1，所述半导体衬底1表面形成硬质掩模层301，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层301去除。硬质掩模层301能采用氧化层，或采用氧化层加氮化层。
本发明实施例方法中，所述半导体衬底1为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽302位于所述硅外延层内。
步骤二、如图3B所示，以刻蚀后的所述硬质掩模层301为掩模对所述半导体衬底1进行各向异性刻蚀形成沟槽302。图3B中仅显示了一个栅极结构，还显示了位于导通区为的栅极引出区的沟槽302a。
如图3C所示，之后去除所述硬质掩模层301。
步骤三、如图3D所示，在所述沟槽302的侧面和底部表面形成底部氧化层2，所述底部氧化层2还延伸到所述沟槽302外的表面上。栅极引出区的底部氧化层单独用标记2a表示。
步骤四、如图3E所示，进行第一次多晶硅沉积形成屏蔽多晶硅3将形成有所述底部氧化层2的所述沟槽302完全填充；所述屏蔽多晶硅3还延伸到所述沟槽302外的表面上。栅极引出区的屏蔽多晶硅用标记3a表示。
步骤五、如图3F所示，进行多晶硅回刻将所述沟槽302外的所述屏蔽多晶硅3 去除以及将所述沟槽302区域的所述屏蔽多晶硅3的表面回刻到和所述沟槽302的顶部表面相平。栅极引出区的屏蔽多晶硅3a也同时被回刻到和所述沟槽302的顶部表面相平。
步骤六、如图3G所示，形成第二光刻胶层303并进行光刻工艺，经过光刻的曝光和显影后的第二光刻胶层303将所述栅极引出区覆盖以及将导通区打开。
在导通区中，以所述底部氧化层2为自对准定义条件对所述导通区的所述屏蔽多晶硅3进行自对准回刻使所述屏蔽多晶硅3被刻蚀到所述沟槽302的底部，自对准回刻后的所述屏蔽多晶硅3表面形成有尖角缺陷。
之后去除所述第二光刻胶层303，在所述屏蔽多晶硅3的自对准回刻后去除，所述引出结构的屏蔽多晶硅3a未被刻蚀，使得所述引出结构的屏蔽多晶硅3a的顶部和对应的沟槽302a的顶部表面还保持相平。
步骤七、如图3H所示，对所述屏蔽多晶硅3表面进行氧化形成多晶硅间隔离氧化层4，所述多晶硅间隔离氧化层4将所述屏蔽多晶硅3表面的尖角缺陷消除，尖角缺陷的消除能降低器件的栅源漏电。
在步骤七中，能调节所述多晶硅间隔离氧化层4的厚度，通过增加所述多晶硅间隔离氧化层4的厚度来降低器件的栅源漏电。
同时，单独形成所述多晶硅间隔离氧化层4的结构能使得所述多晶硅间隔离氧化层4的厚度均匀可调，使得所述多晶硅间隔离氧化层4的厚度一致性较好，能使得所述多晶硅间隔离氧化层4组成的电容结构稳定且可控。
较佳为，所述多晶硅间隔离氧化层4采用热氧化工艺形成。所述多晶硅间隔离氧化层4也能采用热氧化层和沉积工艺形成的氧化层的叠加结构，即在采用热氧化将尖角缺陷消除的情形下叠加一层沉积工艺形成的氧化层。
步骤八、如图3I所示，形成第一光刻胶层304将所述多晶硅间隔离氧化层4顶部的所述沟槽302空隙完全填充。
如图3J所示，需要进行光刻工艺对第一光刻胶层304进行曝光和显影，显影后的第一光刻胶304将所述多晶硅间隔离氧化层4顶部的所述沟槽302空隙完全填充以及将栅极引出区覆盖。
步骤九、如图3K所示，进行氧化层的回刻将所述底部氧化层2回刻到所述沟槽 302的底部，回刻后的所述底部氧化层2和所述多晶硅间隔离氧化层4将所述屏蔽多晶硅3包围并在所述沟槽302的顶部形成顶部沟槽305。
实际情形中，对所述底部氧化层2的回刻量需要根据后续的沟道所需要的长度进行确定。
所述底部氧化层2回刻完成后所述引出结构的底部氧化层2a的顶部和对应的沟槽302的顶部表面相平。
步骤十、如图3L所示，去除所述第一光刻胶层304。
如图3M所示，在所述顶部沟槽305的侧面形成栅氧化层5。
较佳为，所述栅氧化层5采用热氧化工艺形成。
步骤十一、如图3N所示，进行第二次多晶硅沉积在所述顶部沟槽305中形成多晶硅栅6。
栅极结构形成之后还包括步骤：
如图3O所示，进行第二导电类型离子注入在所述半导体衬底1中形成阱区7，所述半导体衬底1具有第一导电类型掺杂。
如图3P所示，进行第一导电类型重掺杂的源注入在所述阱区7表面形成源区8。
如图3P所示，对所述阱区7和所述源区8进行热退火推进工艺。
如图3P所示，形成层间膜9，所述层间膜9覆盖在所述沟槽302的区域表面以及所述沟槽302外的所述半导体衬底1表面。层间膜9也覆盖在栅极引出区。
如图3Q所示，形成穿过所述层间膜9的接触孔10的开口10a；较佳为，在所述接触孔10的开口10a形成后、金属填充前，还包括在和所述源区8相接触的接触孔 10的底部进行第一导电类型重掺杂注入形成阱区接触区的步骤。
如图3R所示，在开口10a中填充金属形成所述接触孔10。
如图3S所示，形成正面金属层11，对所述正面金属层11进行光刻刻蚀形成源极和栅极，所述源极通过接触孔10和所述源区8接触，所述栅极通过接触孔10和所述多晶硅栅6接触。本发明实施例中，所述栅极引出区中形成的所述引出结构的沟槽 302a和所述栅极结构的沟槽302相通，所述栅极结构的屏蔽多晶硅3和所述引出结构的屏蔽多晶硅3a相连接并通过所述引出结构的屏蔽多晶硅3a顶部形成的接触孔10 连接到所述源极。
如图2所示，对所述半导体衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层12作为漏极。
本发明实施例方法中，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例中的屏蔽多晶硅3在底部氧化层2回刻前利用底部氧化层2的自对准定义进行回刻形成，这样同时利用底部氧化层2的定义能够在屏蔽多晶硅3的顶部氧化形成多晶硅间隔离氧化层4，多晶硅间隔离氧化层4能将屏蔽多晶硅3表面的尖角缺陷消除，从而能消除屏蔽多晶硅3顶部的尖角缺陷所带来的漏电即栅源之间的漏电。
另外，本发明实施例的多晶硅间隔离氧化层4是在栅氧化层5之前形成，所以本发明实施例的多晶硅间隔离氧化层4和栅氧化层5的形成工艺互相独立，两者的厚度不好互相限制，使得本发明实施例能够同时形成较薄的栅氧化层5以及较厚的多晶硅间隔离氧化层4，其中较薄的栅氧化层5方便器件的阈值电压的调节从而能降低器件的阈值电压；而较厚的多晶硅间隔离氧化层4则能够实现降低器件的栅源之间的漏电。
另外，本发明实施例在底部氧化层2回刻之后底部氧化层2和多晶硅间隔离氧化层4一起形成包围屏蔽多晶硅3的结构，这样避免了现有技术中底部氧化层2回刻后底部氧化层2的表面会低于屏蔽多晶硅3的表面从而形成一个夹角小于90的底部角落的结构，从而能避免这种夹角小于90的底部角落所造成的多晶硅间隔离氧化层4 的厚度较少，从而能进一步降低器件的栅源之间的漏电。
另外，本发明实施例中单独形成多晶硅间隔离氧化层4的结构，能使多晶硅间隔离氧化层4具有较好的厚度一致性，使得由多晶硅间隔离氧化层4产生的电容稳定且可控。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，所述栅极结构包括：
形成于半导体衬底中的沟槽，在所述沟槽的侧面和底部表面形成有底部氧化层，屏蔽多晶硅将形成有所述底部氧化层的所述沟槽完全填充；
在所述底部氧化层的自对准定义下所述屏蔽多晶硅被自对准回刻到所述沟槽的底部且自对准回刻后的所述屏蔽多晶硅表面形成有尖角缺陷；
自对准回刻后的所述屏蔽多晶硅表面被氧化形成多晶硅间隔离氧化层，所述多晶硅间隔离氧化层将所述屏蔽多晶硅表面的尖角缺陷消除；
在形成所述多晶硅间隔离氧化层后所述底部氧化层被回刻所述沟槽的底部，回刻后的所述底部氧化层和所述多晶硅间隔离氧化层将所述屏蔽多晶硅包围并在所述沟槽的顶部形成顶部沟槽；
在所述顶部沟槽的所述半导体衬底侧面有栅氧化层，在形成有所述栅氧化层的所述顶部沟槽中填充有多晶硅栅。
2.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，所述导通区的各原胞还包括：
形成于所述半导体衬底表面的第二导电类型的阱区，所述半导体衬底具有第一导电类型掺杂；所述阱区的结深小于所述顶部沟槽的深度，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
形成于所述阱区表面的第一导电类型重掺杂的源区；
层间膜覆盖在所述沟槽的区域表面以及所述沟槽外的所述半导体衬底表面；
在所述源区顶部形成有穿过对应的层间膜的接触孔并都连接到由正面金属层组成的源极；
在所述多晶硅栅的顶部形成有穿过对应的层间膜的接触孔并连接到由正面金属层组成的栅极。
3.如权利要求2所述的屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET还包括：
第一导电类型重掺杂的漏区，形成于减薄后的所述半导体衬底的背面，在所述漏区的背面形成有背面金属层作为漏极。
4.如权利要求2所述的屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET还包括：位于所述导通区外的栅极引出区，所述栅极引出区中形成有所述屏蔽多晶硅的引出结构，所述引出结构的沟槽和所述栅极结构的沟槽相通，在所述引出结构的沟槽的侧面和底部表面也形成有底部氧化层，所述引出结构的沟槽中也被屏蔽多晶硅完全填充，所述引出结构的底部氧化层和屏蔽多晶硅的顶部都和对应的沟槽的顶部表面相平，所述栅极结构的屏蔽多晶硅和所述引出结构的屏蔽多晶硅相连接并通过所述引出结构的屏蔽多晶硅顶部形成的接触孔连接到所述源极。
5.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽位于所述硅外延层内。
6.如权利要求2所述的屏蔽栅沟槽MOSFET，其特征在于：在和所述源区相接触的接触孔的底部还包括第二导电类型重掺杂的阱区接触区。
7.如权利要求2或3或6所述的屏蔽栅沟槽MOSFET，其特征在于：屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
8.一种屏蔽栅沟槽MOSFET的制造方法，其特征在于，屏蔽栅沟槽MOSFET的导通区由多个原胞周期性排列组成，所述导通区的各原胞都包括一个栅极结构，栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，所述半导体衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去除；
步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行各向异性刻蚀形成沟槽；之后去除所述硬质掩模层；
步骤三、在所述沟槽的侧面和底部表面形成底部氧化层，所述底部氧化层还延伸到所述沟槽外的表面上；
步骤四、进行第一次多晶硅沉积形成屏蔽多晶硅将形成有所述底部氧化层的所述沟槽完全填充；所述屏蔽多晶硅还延伸到所述沟槽外的表面上；
步骤五、进行多晶硅回刻将所述沟槽外的所述屏蔽多晶硅去除以及将所述沟槽区域的所述屏蔽多晶硅的表面回刻到和所述沟槽的顶部表面相平；
步骤六、以所述底部氧化层为自对准定义条件对所述导通区的所述屏蔽多晶硅进行自对准回刻使所述屏蔽多晶硅被刻蚀到所述沟槽的底部，自对准回刻后的所述屏蔽多晶硅表面形成有尖角缺陷；
步骤七、对所述屏蔽多晶硅表面进行氧化形成多晶硅间隔离氧化层，所述多晶硅间隔离氧化层将所述屏蔽多晶硅表面的尖角缺陷消除；
步骤八、形成第一光刻胶层将所述多晶硅间隔离氧化层顶部的所述沟槽空隙完全填充；
步骤九、将所述底部氧化层回刻到所述沟槽的底部，回刻后的所述底部氧化层和所述多晶硅间隔离氧化层将所述屏蔽多晶硅包围并在所述沟槽的顶部形成顶部沟槽；
步骤十、去除所述第一光刻胶层，在所述顶部沟槽的侧面形成栅氧化层；
步骤十一、进行第二次多晶硅沉积在所述顶部沟槽中形成多晶硅栅。
9.如权利要求8所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在步骤十一之后还包括步骤：
进行第二导电类型离子注入在所述半导体衬底中形成阱区，所述半导体衬底具有第一导电类型掺杂；
进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；
对所述阱区和所述源区进行热退火推进工艺；
形成层间膜，所述层间膜覆盖在所述沟槽的区域表面以及所述沟槽外的所述半导体衬底表面；
形成穿过所述层间膜的接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触；
对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
10.如权利要求9所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：屏蔽栅沟槽MOSFET还包括位于所述导通区外的栅极引出区，所述栅极引出区中形成有所述屏蔽多晶硅的引出结构，所述引出结构的沟槽和所述栅极结构的沟槽相通且同时形成；在所述引出结构的沟槽的侧面和底部表面也同时形成有底部氧化层，所述引出结构的沟槽中也被屏蔽多晶硅完全填充；
步骤五的多晶硅回刻完成后形成有将所述栅极引出区覆盖的第二光刻胶层，所述第二光刻胶层在步骤六的所述屏蔽多晶硅的自对准回刻后去除，所述引出结构的屏蔽多晶硅的顶部和对应的沟槽的顶部表面相平；
步骤八中所述第一光刻胶层同时将所述栅极引出区覆盖，使步骤九的所述底部氧化层回刻完成后所述引出结构的底部氧化层的顶部和对应的沟槽的顶部表面相平；
所述栅极结构的屏蔽多晶硅和所述引出结构的屏蔽多晶硅相连接并通过所述引出结构的屏蔽多晶硅顶部形成的接触孔连接到所述源极。
11.如权利要求8或9所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述沟槽位于所述硅外延层内。
12.如权利要求8所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：步骤一中所述硬质掩模层由氧化层组成。
13.如权利要求8所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：所述多晶硅间隔离氧化层采用热氧化工艺形成；所述栅氧化层采用热氧化工艺形成。
14.如权利要求9所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第一导电类型重掺杂注入形成阱区接触区的步骤。
15.如权利要求8或14所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201711234703.0A 2017-11-30 2017-11-30 屏蔽栅沟槽mosfet及其制造方法 Pending CN108039369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711234703.0A CN108039369A (zh) 2017-11-30 2017-11-30 屏蔽栅沟槽mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711234703.0A CN108039369A (zh) 2017-11-30 2017-11-30 屏蔽栅沟槽mosfet及其制造方法

Publications (1)

Publication Number Publication Date
CN108039369A true CN108039369A (zh) 2018-05-15

Family

ID=62094382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711234703.0A Pending CN108039369A (zh) 2017-11-30 2017-11-30 屏蔽栅沟槽mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN108039369A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411354A (zh) * 2018-11-23 2019-03-01 深圳真茂佳半导体有限公司 一种半导体器件及其制作方法
CN110429033A (zh) * 2019-08-21 2019-11-08 深圳市芯电元科技有限公司 屏蔽栅沟槽mosfet制造方法
CN110600371A (zh) * 2019-08-23 2019-12-20 中芯集成电路制造(绍兴)有限公司 多晶硅填充方法、半导体器件制作方法及半导体器件
CN110896026A (zh) * 2019-11-22 2020-03-20 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet结构及其制造方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN112038236A (zh) * 2020-09-10 2020-12-04 深圳市芯电元科技有限公司 一种沟槽mosfet的制造方法
CN112053957A (zh) * 2020-09-10 2020-12-08 深圳市芯电元科技有限公司 一种沟槽mosfet的制作方法
CN112802751A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 沟槽型功率器件的制备方法
CN112864236A (zh) * 2021-03-09 2021-05-28 上海恒灼科技有限公司 一种中高压屏蔽栅场效应晶体管的制备方法
CN113223949A (zh) * 2021-04-28 2021-08-06 华虹半导体(无锡)有限公司 屏蔽栅功率器件制造方法及其功率器件
CN113506822A (zh) * 2021-06-09 2021-10-15 上海华虹宏力半导体制造有限公司 Sgt结构及其制造方法
CN113851523A (zh) * 2021-09-02 2021-12-28 深圳市威兆半导体有限公司 一种屏蔽栅mosfet及制作方法
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114864405A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的sgt mosfet的制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
US20110049618A1 (en) * 2009-08-31 2011-03-03 Alpha & Omega Semiconductor Incorporated Fabrication of trench dmos device having thick bottom shielding oxide
CN104701148A (zh) * 2013-12-04 2015-06-10 和舰科技(苏州)有限公司 ***栅的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN107017167A (zh) * 2017-03-01 2017-08-04 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
US20110049618A1 (en) * 2009-08-31 2011-03-03 Alpha & Omega Semiconductor Incorporated Fabrication of trench dmos device having thick bottom shielding oxide
CN104701148A (zh) * 2013-12-04 2015-06-10 和舰科技(苏州)有限公司 ***栅的制造方法
CN107017167A (zh) * 2017-03-01 2017-08-04 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅器件的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411354A (zh) * 2018-11-23 2019-03-01 深圳真茂佳半导体有限公司 一种半导体器件及其制作方法
CN109411354B (zh) * 2018-11-23 2024-04-26 深圳真茂佳半导体有限公司 一种半导体器件及其制作方法
CN110429033A (zh) * 2019-08-21 2019-11-08 深圳市芯电元科技有限公司 屏蔽栅沟槽mosfet制造方法
CN110600371A (zh) * 2019-08-23 2019-12-20 中芯集成电路制造(绍兴)有限公司 多晶硅填充方法、半导体器件制作方法及半导体器件
US11424344B2 (en) 2019-11-22 2022-08-23 Hangzhou Silicon-Magic Semiconductor Technology Co., Ltd. Trench MOSFET and method for manufacturing the same
CN110896026A (zh) * 2019-11-22 2020-03-20 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet结构及其制造方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN111785641B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN112038236A (zh) * 2020-09-10 2020-12-04 深圳市芯电元科技有限公司 一种沟槽mosfet的制造方法
CN112053957A (zh) * 2020-09-10 2020-12-08 深圳市芯电元科技有限公司 一种沟槽mosfet的制作方法
CN112802751A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 沟槽型功率器件的制备方法
CN112864236A (zh) * 2021-03-09 2021-05-28 上海恒灼科技有限公司 一种中高压屏蔽栅场效应晶体管的制备方法
CN112864236B (zh) * 2021-03-09 2023-08-11 上海恒灼科技有限公司 一种中高压屏蔽栅场效应晶体管的制备方法
CN113223949A (zh) * 2021-04-28 2021-08-06 华虹半导体(无锡)有限公司 屏蔽栅功率器件制造方法及其功率器件
CN113223949B (zh) * 2021-04-28 2022-07-19 华虹半导体(无锡)有限公司 屏蔽栅功率器件制造方法及其功率器件
CN113506822A (zh) * 2021-06-09 2021-10-15 上海华虹宏力半导体制造有限公司 Sgt结构及其制造方法
CN113851523A (zh) * 2021-09-02 2021-12-28 深圳市威兆半导体有限公司 一种屏蔽栅mosfet及制作方法
CN113851523B (zh) * 2021-09-02 2022-12-13 深圳市威兆半导体股份有限公司 一种屏蔽栅mosfet及制作方法
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114864405A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的sgt mosfet的制作工艺

Similar Documents

Publication Publication Date Title
CN108039369A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN106876279A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN107017167A (zh) 具有屏蔽栅的沟槽栅器件的制造方法
CN111883592B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN106024630B (zh) 沟槽栅功率器件的制造方法及结构
CN107799601A (zh) 屏蔽栅沟槽功率mostet器件及其制造方法
CN105826205B (zh) 沟槽栅功率器件的制造方法及结构
CN107068763A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN107527944A (zh) 沟槽栅功率mosfet及其制造方法
CN103872132A (zh) 金属氧化物半导体(mos)晶体管及其制作方法
CN105514022B (zh) 在沟槽内部表面形成场氧化硅的方法
CN107331706A (zh) 沟槽栅超结器件及其制造方法
CN106876278A (zh) 具有屏蔽栅的沟槽栅器件的制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN107895737A (zh) 沟槽栅功率晶体管及其制造方法
WO2014206193A1 (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN108010847A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN104617045B (zh) 沟槽栅功率器件的制造方法
CN106057675B (zh) 屏蔽栅沟槽mosfet的制造方法
CN109148569A (zh) 沟槽型双层栅mosfet及其制造方法
CN107507765A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN106024607B (zh) 屏蔽栅功率mosfet的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180515

RJ01 Rejection of invention patent application after publication