CN107799601A - 屏蔽栅沟槽功率mostet器件及其制造方法 - Google Patents

屏蔽栅沟槽功率mostet器件及其制造方法 Download PDF

Info

Publication number
CN107799601A
CN107799601A CN201710903865.2A CN201710903865A CN107799601A CN 107799601 A CN107799601 A CN 107799601A CN 201710903865 A CN201710903865 A CN 201710903865A CN 107799601 A CN107799601 A CN 107799601A
Authority
CN
China
Prior art keywords
deep trench
polysilicon
source
contact hole
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710903865.2A
Other languages
English (en)
Other versions
CN107799601B (zh
Inventor
颜树范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710903865.2A priority Critical patent/CN107799601B/zh
Publication of CN107799601A publication Critical patent/CN107799601A/zh
Application granted granted Critical
Publication of CN107799601B publication Critical patent/CN107799601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种屏蔽栅沟槽功率MOSTET器件，单元区的栅极结构包括：多个第一深沟槽，在第一深沟槽中形成有底部介质层、源极多晶硅栅、栅介质层、多晶硅栅和多晶硅间介质层；和所有第一深沟槽相连通的第二深沟槽，两深沟槽的工艺条件相同，在第二深沟槽中形成有底部介质层和源极多晶硅，第二深沟槽中的源极多晶硅的两侧被底部介质层保护，在第二深沟槽的顶部形成有第一接触孔，第一接触孔的宽度大于等于第二深沟槽的宽度且第一接触孔的底部和第二深沟槽的源极多晶硅接触并实现将各第一深沟槽的所述源极多晶硅引出。本发明还公开了一种屏蔽栅沟槽功率MOSTET器件的制造方法。本发明能不增加额外的光刻工艺引出较细的源极多晶硅。

Description

屏蔽栅沟槽功率MOSTET器件及其制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(Shield GateTrench，SGT)沟槽功率MOSTET器件；本发明还涉及一种屏蔽栅沟槽功率MOSTET器件的制造方法。
背景技术
如图1所示，是现有第一种屏蔽栅沟槽功率MOSTET器件的器件结构示意图；屏蔽栅沟槽功率MOSTET器件包括有源区、栅总线和终端区，有源区中用于形成器件的单元结构，终端区则在有源区的周侧。以N型器件为例说明如下，器件结构包括：
由N型掺杂的半导体衬底如硅衬底101组成的漂移区101，在漂移区101的表面的选定区域形成有P阱组成的体区105，在体区105的表面形成有由N+区组成的源区106。
栅极结构包括形成于沟槽的底部表面和侧面的底部介质层如氧化层102，底部介质层102形成的间隙中填充有源极多晶硅103。源极多晶硅103顶部两侧的底部介质层102被去除形成顶部沟槽，在顶部沟槽的半导体衬底的侧面形成有栅介质层如栅氧化层以及在源极多晶硅103的侧面形成有多晶硅间介质层；多晶硅栅104填充于顶部沟槽中。
在栅极总线区域的在多晶硅栅104的顶部形成有穿过层间膜108的接触孔107a，接触孔107a的顶部和由正面金属层组成的栅极总线连接，有源区中的各多晶硅栅104都和栅极总线区域中的多晶硅栅104连接并通过接触孔107a连接到栅极总线。
在源区106的顶部形成有接触孔107b，接触孔107b的顶部穿过源区106和底部的体区105接触；较佳为，在接触孔107b的底部形成有由P+区组成的阱区接触区。
在有源区最外侧的源极多晶硅103的顶部形成有接触孔107c，接触孔107b和107c都连接到由正面金属层109组成的源极。
在漂移区101的背面形成有由N+区组成的漏区并在漏区的背面形成有由背面金属层110组成的漏极。
图1所示的结构的好处是，接触孔107a和107c都直接打在多晶硅的顶部，不需要增加额外的光刻来作引出多晶硅的定义。也即图1所示结构为最少光罩(Mask)的屏蔽栅沟槽功率MOSTET器件。考虑到最小光刻线宽及单边套准偏差(OVL)，则每一条多晶硅线宽需要大于接触孔线宽和2倍单边套准偏差的总和，如：最小光刻线宽0.3μm及单边OVL 0.1μm，则多晶硅最终条宽需>0.5μm。当多晶硅长度不满足以上设计规则情况，则造成源/栅短接或漏点偏大，如图1中的虚线圈201所示，通常源极多晶硅103的宽度要求较小，这时接触孔107c由于光刻的套准偏差的原因可能会和多晶硅栅104相短接。虚线圈201的放大图如图2所示，图2中标记202所示区域表示了源/栅短接或漏点偏大的区域。
当多晶硅的宽度或长度不满足上面的设计要求时，由于会发生图2所示的情形，故需要对接触孔的引出结构做特别的设计，如图3所示，是现有第二种屏蔽栅沟槽功率MOSTET器件的器件结构示意图；图3中有源区最外侧的源极多晶硅103的顶部并不是直接连接接触孔107c，而是通过多晶硅线条103a将源极多晶硅103引出到终端区的，这样多晶硅线条103a的尺寸可以做多，接触孔107c的线宽和套准精度不会影响沟槽内的结构，故能消除图1所示结构的缺点。但是由图3所示可知，这种结构中需要额外采用一块光刻板来定义多晶硅线条103a，故会增加成本。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅沟槽功率MOSTET器件，能不增加额外的光刻工艺引出较细的源极多晶硅。为此，本发明还提供一种屏蔽栅沟槽功率MOSTET器件的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率MOSTET器件的器件单元区的栅极结构包括：
形成于半导体衬底中的多个第一深沟槽，在所述第一深沟槽的底部表面和侧面形成有底部介质层。
所述底部介质层未将所述第一深沟槽完全填充而在所述第一深沟槽的中央区域形成有间隙区；在所述间隙区中填充源极多晶硅。
位于所述第一深沟槽顶部区域的侧面的所述底部介质层被去除并在所述第一深沟槽的顶部区域的所述源极多晶硅的两侧形成有顶部沟槽。
栅介质层形成于所述顶部沟槽的位于所述半导体衬底一侧的侧面上，所述顶部沟槽的位于所述源极多晶硅一侧的侧面上形成有多晶硅间介质层。
在侧面形成有所述栅介质层和所述多晶硅间介质层的所述顶部沟槽中填充有多晶硅栅。
至少一个和所有所述第一深沟槽相连通的第二深沟槽，所述第二深沟槽和所述第一深沟槽的工艺条件相同，在所述第二深沟槽中形成有和所述第一深沟槽中相同的所述底部介质层以及所述源极多晶硅，所述第二深沟槽中的所述源极多晶硅和所述第一深沟槽中的所述源极多晶硅相连接，所述第二深沟槽中的所述源极多晶硅的两侧被所述底部介质层保护，在所述第二深沟槽的顶部形成有第一接触孔，所述第一接触孔的宽度大于等于所述第二深沟槽的宽度且所述第一接触孔的底部和所述第二深沟槽的所述源极多晶硅接触并实现将各所述第一深沟槽的所述源极多晶硅引出。
进一步的改进是，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，所述多晶硅栅穿过所述阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
在所述阱区表面形成有第一导电类型重掺杂的源区。
在所述半导体衬底的正面还形成有层间膜、所述第一接触孔、第二接触孔、第三接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过所述第二接触孔和所述源区接触，所述栅极通过第三接触孔和所述多晶硅栅接触。
漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，所述第二接触孔穿过所述源区和所述阱区接触。
进一步的改进是，所述第二接触孔的底部形成有第二导电类型重掺杂的阱区接触区。
进一步的改进是，所述底部介质层为氧化层，所述栅介质层为氧化层。
进一步的改进是，屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
进一步的改进是，所述半导体衬底为硅衬底。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率MOSTET器件的制造方法中器件单元区的栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成多个第一深沟槽以及至少一个第二深沟槽。
步骤二、在所述第一深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述第一深沟槽完全填充而在所述第一深沟槽的中央区域形成有间隙区；在所述第二深沟槽中也同时形成所述底部介质层以及所述第二深沟槽中同时形成有所述间隙区。
步骤三、进行多晶硅淀积同时在所述第一深沟槽和所述第二深沟槽中形成源极多晶硅将对应的所述间隙区完全填充；所述第二深沟槽中的所述源极多晶硅和所述第一深沟槽中的所述源极多晶硅相连接。
步骤四、对所述第一深沟槽的顶部区域的所述底部介质层进行刻蚀从而在所述第一深沟槽的顶部区域的所述源极多晶硅的两侧形成顶部沟槽；所述第二深沟槽的所述底部介质层被保护而不被刻蚀。
步骤五、在所述第一深沟槽中的所述顶部沟槽的位于所述半导体衬底一侧的侧面上形成栅介质层，在所述顶部沟槽的位于所述源极多晶硅一侧的侧面上形成多晶硅间介质层。
步骤六、进行多晶硅淀积在所述顶部沟槽中填充多晶硅并形成多晶硅栅。
步骤七、形成层间膜，进行光刻刻蚀在所述第二深沟槽的顶部形成穿过所述层间膜的第一接触孔，所述第一接触孔的宽度大于等于所述第二深沟槽的宽度且所述第一接触孔的底部和所述第二深沟槽的所述源极多晶硅接触并实现将各所述第一深沟槽的所述源极多晶硅引出。
进一步的改进是，所述半导体衬底为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤八、进行离子注入在所述半导体衬底中形成第二导电类型的阱区；进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；对所述阱区和所述源区进行热退火推进工艺；被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤九、在所述半导体衬底的正面还形成层间膜、所述第一接触孔、第二接触孔、第三接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过所述第二接触孔和所述源区接触，所述栅极通过第三接触孔和所述多晶硅栅接触。
步骤十、对所述半导体衬底背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，所述第二接触孔穿过所述源区和所述阱区接触。
进一步的改进是，步骤九中所述第二接触孔的开口形成后、金属填充前，还包括在所述第二接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。
进一步的改进是，所述底部介质层为氧化层，所述栅介质层为氧化层。
进一步的改进是，屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
进一步的改进是，在所述半导体衬底表面形成有第一导电类型外延层，所述第一深沟槽和所述第二深沟槽都形成于所述第一导电类型外延层中。
进一步的改进是，所述半导体衬底为硅衬底。
本发明通过在有源区即器件单元区中增加一条和所有第一深沟槽都连通的第二深沟槽，第二深沟槽和第一深沟槽采用相同的工艺形成，同时在第二深沟槽中填充有和第一深沟槽中相同的底部介质层和源极多晶硅，在第二深沟槽的源极多晶硅的顶部两侧不形成多晶硅栅而是保留底部介质层，这样能够在第二深沟槽的顶部形成一个宽度大于第二深沟槽宽度的接触孔即第一接触孔，第一深沟槽中的源极多晶硅连接到第二深沟槽中的源极多晶硅并通过第一接触孔连接到源极，这样第一接触孔的光刻工艺参数不会受到源极多晶硅的宽度的影响，能消除现有技术中在源极多晶硅顶部直接形成接触孔时会由于源极多晶硅的线宽以及单边套准偏差的影响而产生的栅源短接或栅源漏点偏大的技术问题。所以本发明能不增加额外的光刻工艺引出较细的源极多晶硅，而较细的源极多晶硅有利于缩小器件的尺寸和增加器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种屏蔽栅沟槽功率MOSTET器件的器件结构示意图；
图2是图1中虚线圈201处的放大图；
图3是现有第二种屏蔽栅沟槽功率MOSTET器件的器件结构示意图；
图4是本发明实施例屏蔽栅沟槽功率MOSTET器件的器件结构示意图；
图5A-图5H是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图4所示，是本发明实施例屏蔽栅沟槽功率MOSTET器件的器件结构示意图；本发明实施例屏蔽栅沟槽功率MOSTET器件的器件单元区的栅极结构包括：
形成于半导体衬底1中的多个第一深沟槽301，在所述第一深沟槽301的底部表面和侧面形成有底部介质层2。较佳为，所述半导体衬底1为硅衬底；所述底部介质层2为氧化层。
所述底部介质层2未将所述第一深沟槽301完全填充而在所述第一深沟槽301的中央区域形成有间隙区；在所述间隙区中填充源极多晶硅3。
位于所述第一深沟槽301顶部区域的侧面的所述底部介质层2被去除并在所述第一深沟槽301的顶部区域的所述源极多晶硅3的两侧形成有顶部沟槽。
栅介质层形成于所述顶部沟槽的位于所述半导体衬底1一侧的侧面上，所述顶部沟槽的位于所述源极多晶硅3一侧的侧面上形成有多晶硅间介质层。较佳为，所述栅介质层为氧化层。
在侧面形成有所述栅介质层和所述多晶硅间介质层的所述顶部沟槽中填充有多晶硅栅4。
至少一个和所有所述第一深沟槽301相连通的第二深沟槽302，所述第二深沟槽302和所述第一深沟槽301的工艺条件相同，在所述第二深沟槽302中形成有和所述第一深沟槽301中相同的所述底部介质层2以及所述源极多晶硅3，所述第二深沟槽302中的所述源极多晶硅3和所述第一深沟槽301中的所述源极多晶硅3相连接，所述第二深沟槽302中的所述源极多晶硅3的两侧被所述底部介质层2保护，在所述第二深沟槽302的顶部形成有第一接触孔8a，所述第一接触孔8a的宽度大于等于所述第二深沟槽302的宽度且所述第一接触孔8a的底部和所述第二深沟槽302的所述源极多晶硅3接触并实现将各所述第一深沟槽301的所述源极多晶硅3引出。
所述半导体衬底1为第一导电类型掺杂，在所述半导体衬底1表面形成有第二导电类型的阱区5，所述多晶硅栅4穿过所述阱区5，被所述多晶硅栅4侧面覆盖的所述阱区5表面用于形成沟道。
在所述阱区5表面形成有第一导电类型重掺杂的源区6。
在所述半导体衬底1的正面还形成有层间膜7、所述第一接触孔8a、第二接触孔8b、第三接触孔8c和正面金属层9，源极和栅极由对所述正面金属层9进行光刻刻蚀形成，所述源极通过所述第二接触孔8b和所述源区6接触，所述栅极通过第三接触孔8c和所述多晶硅栅4接触。
漏区由形成于减薄后的所述半导体衬底1背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层11作为漏极。
所述第二接触孔8b穿过所述源区6和所述阱区5接触。所述第二接触孔8b的底部形成有第二导电类型重掺杂的阱区接触区10。
本发明实施例中，屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。其它实施例中也能为：屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。
本发明实施例通过在有源区6即器件单元区中增加一条和所有第一深沟槽301都连通的第二深沟槽302，第二深沟槽302和第一深沟槽301采用相同的工艺形成，同时在第二深沟槽302中填充有和第一深沟槽301中相同的底部介质层2和源极多晶硅3，在第二深沟槽302的源极多晶硅3的顶部两侧不形成多晶硅栅4而是保留底部介质层2，这样能够在第二深沟槽302的顶部形成一个宽度大于第二深沟槽302宽度的接触孔即第一接触孔8a，第一深沟槽301中的源极多晶硅3连接到第二深沟槽302中的源极多晶硅3并通过第一接触孔8a连接到源极，这样第一接触孔8a的光刻工艺参数不会受到源极多晶硅3的宽度的影响，能消除现有技术中在源极多晶硅3顶部直接形成接触孔时会由于源极多晶硅3的线宽以及单边套准偏差的影响而产生的栅源短接或栅源漏点偏大的技术问题。所以本发明能不增加额外的光刻工艺引出较细的源极多晶硅3，而较细的源极多晶硅3有利于缩小器件的尺寸和增加器件的性能。
如图5A至图5H所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例屏蔽栅沟槽功率MOSTET器件的制造方法中器件单元区的栅极结构采用如下步骤形成：
步骤一、如图5A所示，提供一半导体衬底如硅衬底1，采用光刻刻蚀工艺在所述半导体衬底1中形成多个第一深沟槽301以及至少一个第二深沟槽302。深沟槽301和302采用硬掩膜层303进行定义。在所述半导体衬底1表面形成有第一导电类型外延层，所述第一深沟槽301和所述第二深沟槽302都形成于所述第一导电类型外延层中，由所述第一导电类型外延层1组成漂移区。
步骤二、如图5B所示，在所述第一深沟槽301的底部表面和侧面形成底部介质层2；所述底部介质层2未将所述第一深沟槽301完全填充而在所述第一深沟槽301的中央区域形成有间隙区；在所述第二深沟槽302中也同时形成所述底部介质层2以及所述第二深沟槽302中同时形成有所述间隙区。较佳为，所述底部介质层2为氧化层。
步骤三、如图5C所示，进行多晶硅淀积同时在所述第一深沟槽301和所述第二深沟槽302中形成源极多晶硅3将对应的所述间隙区完全填充；所述第二深沟槽302中的所述源极多晶硅3和所述第一深沟槽301中的所述源极多晶硅3相连接。
步骤四、如图5D所示，对所述第一深沟槽301的顶部区域的所述底部介质层2进行刻蚀从而在所述第一深沟槽301的顶部区域的所述源极多晶硅3的两侧形成顶部沟槽304；所述第二深沟槽302的所述底部介质层2被保护而不被刻蚀。
步骤五、如图5E所示，在所述第一深沟槽301中的所述顶部沟槽304的位于所述半导体衬底1一侧的侧面上形成栅介质层，在所述顶部沟槽304的位于所述源极多晶硅3一侧的侧面上形成多晶硅间介质层。较佳为，所述栅介质层为氧化层。
步骤六、如图5E所示，进行多晶硅淀积在所述顶部沟槽304中填充多晶硅并形成多晶硅栅4。
步骤七、如图5G所示，形成层间膜7，进行光刻刻蚀在所述第二深沟槽302的顶部形成穿过所述层间膜7的第一接触孔8a，所述第一接触孔8a的宽度大于等于所述第二深沟槽302的宽度且所述第一接触孔8a的底部和所述第二深沟槽302的所述源极多晶硅3接触并实现将各所述第一深沟槽301的所述源极多晶硅3引出。
所述半导体衬底1为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤八、如图5F所示，进行离子注入在所述半导体衬底1中形成第二导电类型的阱区5；进行第一导电类型重掺杂的源注入在所述阱区5表面形成源区6；对所述阱区5和所述源区6进行热退火推进工艺；被所述多晶硅栅4侧面覆盖的所述阱区5表面用于形成沟道。本发明实施例的步骤八放置在步骤七的层间膜7形成之前进行。
步骤九、如图5G所示，在所述半导体衬底1的正面还形成层间膜7、所述第一接触孔8a、第二接触孔8b、第三接触孔8c和正面金属层9，对所述正面金属层9进行光刻刻蚀形成源极和栅极，所述源极通过所述第二接触孔8b和所述源区6接触，所述栅极通过第三接触孔8c和所述多晶硅栅4接触。本发明实施例的步骤九的层间膜7和接触孔的形成步骤和步骤七相同。
本发明实施例中，所述第二接触孔8b穿过所述源区6和所述阱区5接触。所述第二接触孔8b的开口形成后、金属填充前，还包括在所述第二接触孔8b的底部进行第二导电类型重掺杂注入形成阱区接触区10的步骤。
步骤十、如图4所示，对所述半导体衬底1背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层11作为漏极。
本发明实施例方法中，屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。在其它实施例方法中也能为：屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种屏蔽栅沟槽功率MOSTET器件，其特征在于，器件单元区的栅极结构包括：
形成于半导体衬底中的多个第一深沟槽，在所述第一深沟槽的底部表面和侧面形成有底部介质层；
所述底部介质层未将所述第一深沟槽完全填充而在所述第一深沟槽的中央区域形成有间隙区；在所述间隙区中填充源极多晶硅；
位于所述第一深沟槽顶部区域的侧面的所述底部介质层被去除并在所述第一深沟槽的顶部区域的所述源极多晶硅的两侧形成有顶部沟槽；
栅介质层形成于所述顶部沟槽的位于所述半导体衬底一侧的侧面上，所述顶部沟槽的位于所述源极多晶硅一侧的侧面上形成有多晶硅间介质层；
在侧面形成有所述栅介质层和所述多晶硅间介质层的所述顶部沟槽中填充有多晶硅栅；
至少一个和所有所述第一深沟槽相连通的第二深沟槽，所述第二深沟槽和所述第一深沟槽的工艺条件相同，在所述第二深沟槽中形成有和所述第一深沟槽中相同的所述底部介质层以及所述源极多晶硅，所述第二深沟槽中的所述源极多晶硅和所述第一深沟槽中的所述源极多晶硅相连接，所述第二深沟槽中的所述源极多晶硅的两侧被所述底部介质层保护，在所述第二深沟槽的顶部形成有第一接触孔，所述第一接触孔的宽度大于等于所述第二深沟槽的宽度且所述第一接触孔的底部和所述第二深沟槽的所述源极多晶硅接触并实现将各所述第一深沟槽的所述源极多晶硅引出。
2.如权利要求1所述的屏蔽栅沟槽功率MOSTET器件，其特征在于：所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，所述多晶硅栅穿过所述阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
在所述阱区表面形成有第一导电类型重掺杂的源区；
在所述半导体衬底的正面还形成有层间膜、所述第一接触孔、第二接触孔、第三接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过所述第二接触孔和所述源区接触，所述栅极通过第三接触孔和所述多晶硅栅接触；
漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。
3.如权利要求2所述的屏蔽栅沟槽功率MOSTET器件，其特征在于：所述第二接触孔穿过所述源区和所述阱区接触。
4.如权利要求3所述的屏蔽栅沟槽功率MOSTET器件，其特征在于：所述第二接触孔的底部形成有第二导电类型重掺杂的阱区接触区。
5.如权利要求1所述的屏蔽栅沟槽功率MOSTET器件，其特征在于：所述底部介质层为氧化层，所述栅介质层为氧化层。
6.如权利要求2所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
7.如权利要求1至6中任一权利要求所述的屏蔽栅沟槽功率MOSTET器件，其特征在于：所述半导体衬底为硅衬底。
8.一种屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于，器件单元区的栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成多个第一深沟槽以及至少一个第二深沟槽；
步骤二、在所述第一深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述第一深沟槽完全填充而在所述第一深沟槽的中央区域形成有间隙区；在所述第二深沟槽中也同时形成所述底部介质层以及所述第二深沟槽中同时形成有所述间隙区；
步骤三、进行多晶硅淀积同时在所述第一深沟槽和所述第二深沟槽中形成源极多晶硅将对应的所述间隙区完全填充；所述第二深沟槽中的所述源极多晶硅和所述第一深沟槽中的所述源极多晶硅相连接；
步骤四、对所述第一深沟槽的顶部区域的所述底部介质层进行刻蚀从而在所述第一深沟槽的顶部区域的所述源极多晶硅的两侧形成顶部沟槽；所述第二深沟槽的所述底部介质层被保护而不被刻蚀；
步骤五、在所述第一深沟槽中的所述顶部沟槽的位于所述半导体衬底一侧的侧面上形成栅介质层，在所述顶部沟槽的位于所述源极多晶硅一侧的侧面上形成多晶硅间介质层；
步骤六、进行多晶硅淀积在所述顶部沟槽中填充多晶硅并形成多晶硅栅；
步骤七、形成层间膜，进行光刻刻蚀在所述第二深沟槽的顶部形成穿过所述层间膜的第一接触孔，所述第一接触孔的宽度大于等于所述第二深沟槽的宽度且所述第一接触孔的底部和所述第二深沟槽的所述源极多晶硅接触并实现将各所述第一深沟槽的所述源极多晶硅引出。
9.如权利要求8所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：所述半导体衬底为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤八、进行离子注入在所述半导体衬底中形成第二导电类型的阱区；进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；对所述阱区和所述源区进行热退火推进工艺；被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤九、在所述半导体衬底的正面还形成层间膜、所述第一接触孔、第二接触孔、第三接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过所述第二接触孔和所述源区接触，所述栅极通过第三接触孔和所述多晶硅栅接触；
步骤十、对所述半导体衬底背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
10.如权利要求9所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：所述第二接触孔穿过所述源区和所述阱区接触。
11.如权利要求9所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：
步骤九中所述第二接触孔的开口形成后、金属填充前，还包括在所述第二接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。
12.如权利要求9所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：所述底部介质层为氧化层，所述栅介质层为氧化层。
13.如权利要求9所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
14.如权利要求9所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：在所述半导体衬底表面形成有第一导电类型外延层，所述第一深沟槽和所述第二深沟槽都形成于所述第一导电类型外延层中。
15.如权利要求8至14中任一权利要求所述的屏蔽栅沟槽功率MOSTET器件的制造方法，其特征在于：所述半导体衬底为硅衬底。
CN201710903865.2A 2017-09-29 2017-09-29 屏蔽栅沟槽功率mostet器件及其制造方法 Active CN107799601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710903865.2A CN107799601B (zh) 2017-09-29 2017-09-29 屏蔽栅沟槽功率mostet器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710903865.2A CN107799601B (zh) 2017-09-29 2017-09-29 屏蔽栅沟槽功率mostet器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107799601A true CN107799601A (zh) 2018-03-13
CN107799601B CN107799601B (zh) 2020-04-14

Family

ID=61533812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710903865.2A Active CN107799601B (zh) 2017-09-29 2017-09-29 屏蔽栅沟槽功率mostet器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107799601B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
CN109817720A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法
CN110491782A (zh) * 2019-08-13 2019-11-22 上海华虹宏力半导体制造有限公司 沟槽型双层栅mosfet的制造方法
WO2020063918A1 (zh) * 2018-09-29 2020-04-02 苏州东微半导体有限公司 半导体功率器件
CN110993693A (zh) * 2019-12-16 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet及其工艺方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN113889536A (zh) * 2021-10-08 2022-01-04 杭州芯迈半导体技术有限公司 屏蔽栅极沟槽半导体结构与屏蔽栅极沟槽半导体器件
CN114023652A (zh) * 2021-10-26 2022-02-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型半导体器件的制造方法
CN115101524A (zh) * 2020-10-27 2022-09-23 杭州士兰微电子股份有限公司 双向功率器件
CN116259653A (zh) * 2023-05-08 2023-06-13 无锡硅动力微电子股份有限公司 一种晶体管功率器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544005A (zh) * 2010-12-13 2012-07-04 大中积体电路股份有限公司 降低寄生晶体管导通的功率组件及其制作方法
US20120193701A1 (en) * 2011-01-27 2012-08-02 Wei-Chieh Lin Power semiconductor device with electrostatic discharge structure and manufacturing method thereof
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN103515227A (zh) * 2012-06-14 2014-01-15 英飞凌科技奥地利有限公司 制造半导体器件的方法和半导体器件
CN103872127A (zh) * 2012-12-18 2014-06-18 株式会社东芝 半导体装置
CN104617045A (zh) * 2015-01-19 2015-05-13 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544005A (zh) * 2010-12-13 2012-07-04 大中积体电路股份有限公司 降低寄生晶体管导通的功率组件及其制作方法
US20120193701A1 (en) * 2011-01-27 2012-08-02 Wei-Chieh Lin Power semiconductor device with electrostatic discharge structure and manufacturing method thereof
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN103515227A (zh) * 2012-06-14 2014-01-15 英飞凌科技奥地利有限公司 制造半导体器件的方法和半导体器件
CN103872127A (zh) * 2012-12-18 2014-06-18 株式会社东芝 半导体装置
CN104617045A (zh) * 2015-01-19 2015-05-13 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
CN108767004B (zh) * 2018-08-03 2024-02-09 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
WO2020063918A1 (zh) * 2018-09-29 2020-04-02 苏州东微半导体有限公司 半导体功率器件
CN109817720A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法
CN110491782B (zh) * 2019-08-13 2021-11-09 上海华虹宏力半导体制造有限公司 沟槽型双层栅mosfet的制造方法
CN110491782A (zh) * 2019-08-13 2019-11-22 上海华虹宏力半导体制造有限公司 沟槽型双层栅mosfet的制造方法
CN110993693A (zh) * 2019-12-16 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet及其工艺方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN111785641B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN115101524A (zh) * 2020-10-27 2022-09-23 杭州士兰微电子股份有限公司 双向功率器件
CN113889536A (zh) * 2021-10-08 2022-01-04 杭州芯迈半导体技术有限公司 屏蔽栅极沟槽半导体结构与屏蔽栅极沟槽半导体器件
CN114023652A (zh) * 2021-10-26 2022-02-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型半导体器件的制造方法
CN116259653A (zh) * 2023-05-08 2023-06-13 无锡硅动力微电子股份有限公司 一种晶体管功率器件及其制备方法

Also Published As

Publication number Publication date
CN107799601B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN107799601A (zh) 屏蔽栅沟槽功率mostet器件及其制造方法
US8525255B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
CN108039369A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN106024630B (zh) 沟槽栅功率器件的制造方法及结构
CN104795446B (zh) 沟槽栅mosfet及其制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN106876278A (zh) 具有屏蔽栅的沟槽栅器件的制造方法
CN108258051A (zh) Ldmos器件及其制造方法
CN107910374A (zh) 超结器件及其制造方法
CN107331706A (zh) 沟槽栅超结器件及其制造方法
US8759910B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
CN104617045B (zh) 沟槽栅功率器件的制造方法
CN106024607B (zh) 屏蔽栅功率mosfet的制造方法
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN112864019A (zh) 半导体功率器件的制造方法及半导体功率器件
CN213601874U (zh) 一种mosfet器件
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN113628968B (zh) 半导体超结器件的制造方法
JP2010027680A (ja) 半導体装置および半導体装置に製造方法
CN108807517A (zh) 沟槽栅超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant