CN107996019A - 一种dac电容阵列、sar型模数转换器及降低功耗的方法 - Google Patents

一种dac电容阵列、sar型模数转换器及降低功耗的方法 Download PDF

Info

Publication number
CN107996019A
CN107996019A CN201780001358.8A CN201780001358A CN107996019A CN 107996019 A CN107996019 A CN 107996019A CN 201780001358 A CN201780001358 A CN 201780001358A CN 107996019 A CN107996019 A CN 107996019A
Authority
CN
China
Prior art keywords
capacitance
capacitor array
reference voltage
capacitor
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780001358.8A
Other languages
English (en)
Inventor
范硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN107996019A publication Critical patent/CN107996019A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种DAC电容阵列、SAR型模数转换器及降低功耗的方法，属于集成电路领域，其中所述方法包括将DAC电容阵列中第一电容阵列和第二电容阵列的各电容一端分别通过对应的主路开关连接于第一参考电压，另一端通过对应的多路选择开关分别选择连接于正端和负端模拟输入信号，完成采样；通过比较所述第一电容阵列与所述第二电容阵列的输出电压确定最高位的值，根据最高位的值维持或调整所述第一电容阵列和第二电容阵列的参考电压，进一步通过比较所述第一电容阵列的与所述第二电容阵列的输出电压，确定次高位以及最低位的值，通过该方法可以降低转换功耗。

Description

一种DAC电容阵列、SAR型模数转换器及降低功耗的方法
技术领域
本发明实施例属于集成电路领域，尤其涉及一种DAC电容阵列、SAR型模数转换器及降低功耗的方法。
背景技术
逐次逼近型模数转换器(Successive Approximation Register Analog-to-digital converter，SAR ADC)可以将模拟信号转换为数字信号，参考图1，其由比较器、寄存器以及数模转换器(Digital-to-analog converter，DAC)组成，其将模拟信号转换为数字信号的基本原理是：将待转换的模拟输入信号Vi与一个参考信号VR的中值进行比较，参考信号VR由一个数模转换器(DAC)的输出获得，VR是一个变化的量，根据模拟输入信号Vi与参考信号VR的中值的大小决定增大还是减小数模转换器输入的数字信号，以使参考信号VR的中值向模拟输入信号Vi逼近，当参考信号VR的中值与模拟输入信号Vi相等时，向D/A转换器输入的数字信号就是模拟输入信号Vi对应的数字信号。即通过DAC的输出逐次逼近输入电压的方式来实现模数转换，其逐次逼近过程可参考图2，图示第一次比较Vi大于中值电压VR/2，得到最高位为1，调整数模转换器(DAC)的输出，第二次比较Vi小于中值电压VR/2，得到次高位为0，依次类推直到Vi等于中值电压VR/2，最终获得一组数字量，即为模拟输入信号Vi经过模数转换器的转换后输出的数字信号。
SAR型模数转换器作为模拟模块和数字模块之间接口的关键部件，广泛应用于移动设备、无线传感器等设备中，由于设备的体积问题以及续航问题，要求模数转换器具有体积小，低功耗的特点，便于集成在各种设备的电路中。
发明内容
有鉴于此，本发明实施例提供一种DAC电容阵列、SAR型模数转换器及降低功耗的方法，以达到降低模数转换器功耗的目的。
第一方面，本发明实施例提供一种DAC电容阵列，具体包括第一电容阵列和第二电容阵列，所述第一电容阵列和所述第二电容阵列结构相同，分别接入比较器的两个输入端；
其中，所述第一电容阵列和第二电容阵列均包括电容组、主路开关及多个多路选择开关；所述电容组包括并列的一个最高位电容，一个最低位电容，一个补位电容，以及至少一个次高位电容；
所述第一电容阵列中各电容的一端共同连接于比较器的一个输入端，并通过所述第一电容阵列中的主路开关连接于第一参考电压；所述第一电容阵列中各电容的另一端通过所述第一电容阵列中相应的多路选择开关连接于多个输入源；
所述第二电容阵列中各电容的一端共同连接于比较器的另一个输入端，并通过所述第二电容阵列中的主路开关连接于第一参考电压；所述第二电容阵列中各电容的另一端通过所述第二电容阵列中相应的多路选择开关连接于多个输入源。
进一步的，所述第一电容阵列和第二电容阵列中的最低位电容、次高位电容和最高位电容根据电容大小以2N的方式排列，其中N为非负整数。
进一步的，所述补位电容与所述最低位电容的电容大小相等。
进一步的，所述输入源包括模拟输入信号，第一参考电压，第二参考电压，以及参考地，其中所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍。
第二方面，本发明实施例提供一种SAR型模数转换器，包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列和所述第二电容阵列结构相同，分别接入比较器的两个输入端；
其中，所述第一电容阵列和第二电容阵列均包括电容组、主路开关及多个多路选择开关；所述电容组包括并列的一个最高位电容，一个最低位电容，一个补位电容，以及至少一个次高位电容；
所述第一电容阵列中各电容的一端共同连接于比较器的一个输入端，并通过所述第一电容阵列中的主路开关连接于第一参考电压；所述第一电容阵列中各电容的另一端通过所述第一电容阵列中相应的多路选择开关连接于多个输入源；
所述第二电容阵列中各电容的一端共同连接于所述比较器的另一个输入端，并通过所述第二电容阵列中的主路开关连接于第一参考电压；所述第二电容阵列中各电容的另一端通过所述第二电容阵列中相应的多路选择开关连接于多个输入源。
进一步的，所述第一电容阵列和第二电容阵列中的最低位电容、次高位电容和最高位电容根据电容大小以2N的方式排列，其中N为非负整数。
进一步的，所述补位电容与所述最低位电容的电容大小相等。
进一步的，所述输入源包括模拟输入信号，第一参考电压，第二参考电压，以及参考地，其中所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍。
第三方面，本发明实施例提供一种降低SAR型模数转换器功耗的方法，应用于上述的SAR型模数转换器，包括：
采样阶段，将DAC电容阵列中第一电容阵列和第二电容阵列的电容组中各电容的一端分别通过对应的主路开关连接于第一参考电压，另一端通过对应的多路选择开关分别选择连接于正端和负端模拟输入信号，完成采样；
转换阶段，将所述第一电容阵列和第二电容阵列对应的主路开关断开，同时将所述第一电容阵列的多路选择开关与模拟输入信号断开，选择连接至第一参考电压，通过比较所述第一电容阵列的输出电压与所述第二电容阵列的输出电压确定最高位的值，根据最高位的值维持或调整所述第一电容阵列和第二电容阵列的各电容另一端所连接的参考电压，进一步通过比较所述第一电容阵列的输出电压与所述第二电容阵列的输出电压，确定次高位以及最低位的值。
进一步的，所述根据最高位的值维持或调整所述第一电容阵列和第二电容阵列各电容另一端所连接的参考电压具体为：
如果所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，维持所述第一电容阵列的各电容另一端连接于第一参考电压不变，所述第二电容阵列的参考电压选择连接至参考地；在后续第N位的转换过程中，若所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容选择连接到第一参考电压，同时所述第二电容阵列的第N位电容继续连接至所述第一参考电压；若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容连接至第二参考电压，同时所述第二电容阵列的第N位电容连接至参考地；
若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则维持所述第二电容阵列中各电容的另一端连接于第一参考电压不变，所述第一电容阵列的参考电压连接至参考地；在后续第N位的转换过程中，若所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，则所述第一电容阵列第N位电容继续连接至参考地，同时所述第二电容阵列的第N位电容连接至第二参考电压；若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容连接至第一参考电压，同时所述第二电容阵列的第N位电容继续连接至所述第一参考电压。
进一步的，将所述第一电容阵列的补位电容作为最低位电容，根据所述补位电容得到转换后数字信号最低位的值。
通过本发明实施例提供的DAC电容阵列、SAR型模数转换器及降低功耗的方法，可通过改变DAC电容阵列中的模拟信号与数字信号之间的转换过程，以降低电容两端的电压变化范围，从而降低整体功耗。
附图说明
为了更清楚地说明本发明或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为SAR型模数转换器的转换原理图；
图2为SAR型模数转换器的逐次逼近过程示意图；
图3为本发明实施例提供的单端DAC电容阵列示意图；
图4为本发明实施例提供的四位单端DAC电容阵列示意图；
图5为本发明实施例提供的差分DAC电容阵列示意图；
图6为本发明实施例提供的四位差分DAC电容阵列示意图；
图7为本发明实施例提供的单端SAR型模数转换器示意图；
图8为本发明实施例提供的差分SAR型模数转换器示意图；
图9为本发明实施例提供的降低单端SAR型模数转换器功耗的方法的流程框图；
图10为本发明实施例提供的降低差分SAR型模数转换器功耗的方法的流程框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，附图中给出了本发明的较佳实施例。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
实施例一
本发明实施例提供一种DAC电容阵列，参考图3，该DAC电容阵列I包括电容组、主路开关SW1e及多个多路选择开关，所述多路选择开关如图所示的SW0～SWN，所述电容组包括一个最高位电容，即MSB(Most Significant Bit，最高有效位)电容，一个低位电容，即LSB(Least Significant Bit，最低有效位)电容，一个补位电容，以及至少一个次高位电容；
其中，所述电容组中各电容共同连接于比较器II的输入端，并通过主路开关SW1e连接于第一参考电压，便于描述，将各电容接入比较器II输入端的一端称为公共端；
所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源，便于描述，将各电容的另一端称为自由端。
在本发明实施例中，所述DAC电容阵列中除补位电容以外，各电容根据电容大小以2N的方式排列，其中N为非负整数。以单位电容C为基准，假如所述DAC电容阵列依次排列N个电容(含补位电容和基准单位电容C)，其中最小的电容为C，在本发明实施例中称为单位电容，在本实施例中，除补位电容之外的其他各电容的电容大小依次为C、2C、4C、...、2N-1C；此外补位电容的电容大小与单位电容C相等，所述补位电容的目的在于使得所有电容的整体电容值与单位电容的比值为2的整数倍，即通过补位电容可将DAC电容阵列I由奇数等级变为偶数等级。具体地，以用于4bit的单端SAR型模数转换器的DAC电容阵列为例，对本实施例提供的DAC电容阵列I进行说明，图4所示，所述DAC电容阵列I各电容以二进制的方式排列，分别为C、2C、4C、8C，即电容值从最低位电容到最高位电容，相邻的两个电容中高一位电容的电容大小与低一位电容的电容大小比值为2。
在本发明实施例中，所述输入源包括模拟输入信号Vi，第一参考电压，第二参考电压，以及参考地，其中所述模拟输入信号Vi即为待进行模数转换的模拟信号，所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍，在本实施例中，所述第一参考电压为VR/2，所述第二参考电压为VR，所述参考地为0。
实施例二
本发明实施例提供另一种DAC电容阵列，参阅图5，该DAC电容阵列I包括第一电容阵列A和第二电容阵列B，其中第一电容阵列A和第二电容阵列B结构相同，分别接入比较器II的两个输入端，形成差分式DAC电容阵列；
具体地，第一电容阵列A包括电容组、主路开关SW1e及多个多路选择开关，其中，第一电容阵列A的多路选择开关如图5所示的SW0～SWN；同样地，第二电容阵列B包括电容组、主路开关SW′1e及多个多路选择开关，其中，第二电容阵列B的多路选择开关如图5所示的SW′0～SW′N；第一电容阵列A的电容组和第二电容阵列B的电容组的电容排布相同，均包括一个最高位电容，即MSB(Most Significant Bit，最高有效位)电容，一个低位电容，即LSB(Least Significant Bit，最低有效位)电容，一个补位电容，以及至少一个次高位电容；
在本发明实施例中，第一电容阵列A和第二电容阵列B中除补位电容以外，各电容根据电容大小以2N的方式排列，其中N为非负整数。以单位电容C为基准，假如第一电容阵列A和第二电容阵列B均依次排列N个电容(含补位电容和基准单位电容C)，其中最小的电容为C，在本发明实施例中称为单位电容，在本实施例中，除补位电容之外的其他各电容的电容大小依次为C、2C、4C、...、2N-1C；此外补位电容的电容大小与单位电容C相等，所述补位电容的目的在于使得所有电容的整体电容值与单位电容的比值为2的整数倍，即通过补位电容可将DAC电容阵列I由奇数等级变为偶数等级。
进一步地，第一电容阵列A的电容组中各电容共同连接于比较器II的一个输入端，并通过主路开关SW1e连接于第一参考电压，第二电容阵列B的电容组中各电容共同连接于比较器II的另一个输入端，并通过主路开关SW′1e连接于第一参考电压；
便于描述，将第一电容阵列A的电容组和第二电容阵列B的电容组中各电容接入比较器II输入端的一端称为公共端，各电容的另外一端称为自由端，
第一电容阵列A的电容组和第二电容阵列B的电容组中各电容的自由端通过相应的多路选择开关连接于多个输入源，在本发明实施例中，所述输入源包括模拟输入信号Vi，第一参考电压，第二参考电压，以及参考地，其中所述模拟输入信号Vi即为待进行模数转换的模拟信号，所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍，在本实施例中，所述第一参考电压为VR/2，所述第二参考电压为VR，所述参考地为0。
其中图6为4bit的差分式DAC电容阵列。
实施例三
本发明实施例还提供一种SAR型模数转换器，参考图7，包括比较器II，连接于比较器II输出端的寄存器III，以及连接于所述比较器II的输入端的DAC电容阵列I，其中，所述DAC电容阵列I为前述实施例一所述的DAC电容阵列。
实施例四
本发明实施例还提供一种SAR型模数转换器，参阅图8，本实施例提供的SAR型模数转换器包括比较器II，连接于比较器II输出端的寄存器III，以及前述实施例二所述的DAC电容阵列I，其中DAC电容阵列I包括第一电容阵列A和第二电容阵列B，本发明实施例的SAR型模数转换器的比较器II的两个输入端分别接入第一电容阵列A和第二电容阵列B，称为差分SAR型模数转换器，其有两路模拟信号输入Vip跟Vin，其中Vip为比较器II正相输入端的输入源，Vin为比较器II反相输入端的输入源，Vip和Vin会分别被采样到第一电容阵列A和第二电容阵列B上。
实施例五
本发明实施例中，提供一种降低上述实施例三所述SAR型模数转换器功耗的方法，参考图9和图7，在模数转换的处理过程中，包括采样阶段和转换阶段，相应地，所述方法包括采样阶段处理和转换阶段处理，包括：
S101、将所述DAC电容阵列中各电容的一端(公共端)通过主路开关连接于第一参考电压，另一端(自由端)通过所述多路选择开关选择连接于模拟输入信号，完成采样；
S102、将所述DAC电容阵列的主路开关断开，同时将所述多路选择开关与模拟输入信号断开，选择连接至第一参考电压，通过比较所述的输出电压Vx与第一参考电压确定最高位的值；
S103、根据最高位的值维持或调整所述各电容另一端所连接的参考电压，进一步通过比较所述DAC电容阵列的输出电压与第一参考电压，确定次高位以及最低位的值。
具体参阅图3、图4和图7：
采样阶段，将所述DAC电容阵列I电容组中各电容的一端通过主路开关SW1e连接于第一参考电压VR/2，另一端通过所述多路选择开关选择连接于模拟输入信号Vi，完成采样；
以4bit的单端SAR型模数转换器为例，其中，在采样阶段下参考图4：
将DAC电容阵列I中各电容的自由端与模拟输入信号Vi连接；同时将各电容的公共端接入一个参考电压VR/2，并接入到比较器II的正相输入端，记为VX，最终输入电压Vi被采样到各电容的自由端。在本实施例中，各电容的自由端为上极板，公共端则为下极板。可选的，所述DAC电容阵列I也可接入比较器II的反相输入端。
转换阶段，将所述DAC电容阵列I的主路开关SW1e断开，同时将所述多路选择开关与模拟输入信号Vi断开，选择连接至第一参考电压VR/2，通过比较所述DAC电容阵列I的输出电压VX与第一参考电压VR/2确定最高位的值，根据最高位的值维持或调整所述各电容另一端所连接的参考电压，进一步通过比较所述DAC电容阵列I的输出电压VX与第一参考电压VR/2，确定次高位以及最低位的值。
以4bit的单端SAR型模数转换器为例，其中，在转换阶段下：
将DAC电容阵列I中各电容的上极板与模拟输入信号Vi断开，并将各电容的上极板接入参考电压VR/2，同时将各电容的下极板与参考电压VR/2断开。
根据电荷守恒原理，此时可以计算VX的值，有如下等式：
(Vi-VR/2)*16C＝(VR/2-VX)*16C
其中，在采样阶段后，全部电容上所带的电量为Q1＝(Vi-VR/2)*16C；
在转换阶段，全部电容上所带的电量为Q2＝(VR/2-VX)*16C；
最终得到：
VX＝VR-Vi
基于上述电路结构，一种常规的转换处理过程如下：
如果VX＜VR/2，根据等式VX＝VR-Vi，那么Vi＞VR/2，MSB＝1，8C会通过多路选择开关SW4连接到VR；
如果VX＞VR/2，那么Vi＜VR/2，MSB＝0，8C会通过多路选择开关SW4连到0电位；
之后每一位如此反复比较VX跟VR/2的大小，
如果VX＜VR/2，那么Vi＞VR/2，MSB-1＝1，4C会连接到VR；
如果VX＞VR/2，那么Vi＜VR/2，MSB-1＝0，4C会被连到0电位；
然后再比较此时VX跟VR/2的大小
如果VX＜VR/2，那么Vi＞VR/2，MSB-2＝1，2C会连接到VR；
如果VX＞VR/2，那么Vi＜VR/2，MSB-2＝0，2C会被连到0电位；
直到最后一个单位电容C。
这样就能得到一个4位2进制的输出，即为ADC的输出。可参考下表的假设示例：
然而当开关一个电容的时候，是有能量消耗的，其中该能量消耗由以下公式决定：
E＝CV2
其中，C是电容的大小，V是该电容上电压变化量的大小。一般在SAR型模数转换器中，电容大小是由噪声和匹配来确定。噪声是指电阻热噪声经过采样阶段进入电容，叠加在有用信号上；而匹配是指由于制造过程中的精度有限，制造出的电容大小跟设计大小发生偏移，从而导致任意两个电容大小比例制造值跟设计值不一样的问题，一定程度上影响ADC的精度；电压由所述ADC的动态范围来确定，具体指ADC的输入电压范围。
由上可知，对于上述常规处理过程，如果通过降低开关的次数；或者改变电容电压的动态范围，使其为所述ADC整个动态范围的一部分；或者调整开关逻辑；或者改变电容大小，都可能降低所述ADC的功耗。
而在本发明实施例中，通过改变上述AD转换过程来降低对电容阵列大小的要求，同时降低电容电压的动态范围，电容大小降低，电容上电压的变化量变小，就会使功耗降低。由上可知，改变上述AD转换过程具体为确定最高位MSB的值后，调整所述各电容的另一端所连接的参考电压，进一步通过比较所述电容组的输出电压与第一参考电压，确定次高位以及最低位的值。
而在本发明实施例中，上述调整所述各电容的另一端所连接的参考电压具体为：
如果所述电容组的输出电压VX大于第一参考电压VR/2，维持所述各电容的另一端连接于第一参考电压VR/2不变；
如果所述电容组的输出电压VX小于第一参考电压VR/2，调整所述各电容的另一端所连接的第一参考电压VR/2为第二参考电压VR。
调整参考电压后，进一步通过比较所述DAC电容阵列I的输出电压VX与第一参考电压VR/2，确定次高位以及最低位(LSB)的值，其中，对于LSB，如果所述电容组的输出电压VX跟第一参考电压VR/2差小于ADC的LSB电压的1/2时，完成模数转换，输出得到的数字量。
具体地，仍以4位单端SAR型模数转换器为例，假设所述4位单端SAR型模数转换器的动态范围为VR～0。
参考上述实施例，在获取最高位MSB的值过程中，根据
(Vi-VR/2)*16C＝(VR/2-VX)*16C
得出VX＝VR-Vi；
在本发明实施例中，如果VX＞VR/2，那么Vi＞VR/2，MSB＝1，所有电容上极板继续连接到VR/2，此时VX不变，VX的范围为VR/2≤VX≤VR；
如果VX＜VR/2，那么Vi＜VR/2，MSB＝0，所有电容上极板将被连到VR；
基于公式(Vi-VR/2)*16C＝(VR-VX)*16C得到：
VX＝VR+VR/2-Vi；
可以看到相对于MSB＝1的情况，VX的值变大了VR/2，此时将VX的范围抬升为VR/2≤VX≤VR；
相对于传统SAR结构的转换处理过程，经过本发明实施例提供的转换处理方法，VX的范围不再始终维持在0≤VX≤VR；VX在完成MSB的值的确认后，在后面的转换过程中VX会被限定在VR/2≤VX≤VR。
一般性地，令DAC输出的第N位为Nbit，对MSB之后的各位的获取过程如下：
如果MSB＝1，则有：
如果VX_N＜VR/2，那么Nbit＝0，第N位对应的上极板连接到VR；
如果VX_N＞VR/2，那么Nbit-1＝1，第N位对应的上极板会被连到VR/2；
其中Nbit-1指第N-1位。
如果MSB＝0，则有：
如果VX_N＜VR/2，那么Nbit＝0，N位对应的上极板继续连接到VR；
如果VX_N＞VR/2，那么Nbit-1＝1，第N为对应的上极板会被连到VR/2。
可选的，多位ADC的实现过程可以是在4位的基础上简单叠加。
在本发明实施例中，所述更改所述各电容的另一端所连接的参考电压值具体为：
如果所述电容组的输出电压VX大于第一参考电压VR/2，调整所述各电容的另一端所连接的第一参考电压VR/2为参考地；
如果所述电容组的输出电压VX小于第一参考电压VR/2，维持所述各电容的另一端连接于第一参考电压VR/2不变；
如果所述电容组的输出电压VX等于第一参考电压VR/2，完成模数转换，输出得到的数字量。
在本发明实施例中，如果VX＞VR/2，那么Vi＞VR/2，MSB＝1，所有电容上极板继续连接到0，此时基于公式(Vi-VR/2)*16C＝(0-VX)*16C得到：VX＝VR/2-Vi；
此时将VX的范围被降低为0≤VX≤VR/2；
如果VX＜VR/2，那么Vi＜VR/2，MSB＝0，所有电容上极板继续被连到VR/2；VX的范围维持为0≤VX≤VR/2不变。
在本发明实施例中，相对于传统SAR结构的转换处理过程，经过本发明实施例提供的转换处理方法，VX的范围不再始终维持在0≤VX≤VR；VX在完成MSB的值的确认后，在后面的转换过程中VX会被限定在0≤VX≤VR/2。
在本发明实施例中，将所述补位电容作为最低位LSB电容，根据所述补位电容得到最低位的值。在以上例子中，在获取MSB的值以后，后面还会有4位输出，结果就是该ADC实现了5位输出，如果要实现一个4位ADC的话，可以把最高位的电容去掉，这样整体电容就又减少一半。同时由于后面的ADC的电容匹配要求只需要3位的精度，因为最高位的结果跟后面的电容阵列匹配无关，对电容的匹配要求就降低为原来的一半，由于电容匹配精度是跟面积的根号成反比，这样就是要求的电容整体大小降为原来的1/4。根据E＝CV2，现在C变为原来的1/4，而由上述技术内容可知电容两端的电压变化范围V变为原来的一半，这样整体功耗就变为原来的1/16。
实施例六
本发明实施例中，提供一种降低上述实施例四所述SAR型模数转换器功耗的方法，重新参阅图8所示的SAR型模数转换器的电路图，在本实施例中将接入比较器II正相输入端的电容阵列称为正DAC电容阵列，将接入比较器II负相输入端的电容阵列称为负DAC电容阵列，图8中正DAC电容阵列对应于第一电容阵列A，而负DAC电容阵列对应于第二电容阵列B，如图10所示的方法流程图，所述SAR型模数转换器功耗的方法包括：
S201、将正DAC电容阵列和负DAC电容阵列的电容组中各电容的一端分别通过对应的主路开关连接于第一参考电压，另一端通过对应的多路选择开关分别选择连接于正端和负端模拟输入信号，完成采样；
S202、将所述正DAC电容阵列和负DAC电容阵列对应的主路开关断开，同时将所述正DAC电容阵列的多路选择开关与模拟输入信号断开，并选择连接至第一参考电压，通过比较所述正DAC电容阵列的输出电压与所述负DAC电容阵列的输出电压确定最高位的值；
S203、根据最高位的值维持或调整所述正DAC电容阵列和负DAC电容阵列的各电容另一端所连接的参考电压，进一步通过比较所述正DAC电容阵列的输出电压与所述负DAC电容阵列的输出电压，确定次高位以及最低位的值。
具体的，参阅图5、图6和图8。
采样阶段，将所述正DAC电容阵列和负DAC电容阵列的各电容的一端通过对应的主路开关SW1e和SW′1e连接于第一参考电压VR/2，另一端通过对应的所述多路选择开关分别选择连接于模拟输入信号Vip和Vin，完成采样；
转换阶段，控制所述正DAC电容阵列的主路开关SW1e，将所述正DAC电容阵列的多路选择开关与模拟输入信号Vip断开，并选择连接至第一参考电压VR/2；控制所述负DAC电容阵列的主路开关SW′1e，将所述多路选择开关与模拟输入信号Vin断开，选择连接至第一参考电压VR/2；
然后通过比较所述正DAC电容阵列的输出电压VX与负DAC电容阵列的输出电压VY来确定最高位的值，并根据最高位的值维持或调整所述正DAC电容阵列和负DAC电容阵列所连接的参考电压，再进一步通过比较正DAC电容阵列的输出电压VX与负DAC电容阵列的输出电压VY，确定次高位以及最低位的值。
以4bit的差分SAR型模数转换器为例，参考图6，在本实施例中，各电容的自由端为上极板，公共端则为下极板，具体地：
在采样阶段下：
将正DAC电容阵列中各电容的自由端(参考前述实施例的说明)与模拟输入信号Vip连接；同时将各电容的公共端接入一个参考电压VR/2，并接入到比较器II的正相输入端，记为VX，最终输入电压Vip被采样到正DAC电容阵列各电容的自由端；与之对应的，将负DAC电容阵列中各电容的自由端与模拟输入信号Vip连接；同时将各电容的公共端接入一个参考电压VR/2，并接入到比较器II的正相输入端，记为VX，最终输入电压Vip被采样到负DAC电容阵列各电容的自由端；
在转换阶段下：
将DAC正电容阵列中各电容的上极板与模拟输入信号Vip断开，并将各电容的上极板接入参考电压VR/2，同时将各电容的下极板与参考电压VR/2断开。同时，将DAC负电容阵列中各电容的上极板与模拟输入信号Vin断开，并将各电容的上极板接入参考电压VR/2，同时将各电容的下极板与参考电压VR/2断开；
根据电荷守恒原理，此时可以计算VX的值，有如下等式：
(Vip-VR/2)*16C＝(VR/2-VX)*16C；
其中，在采样阶段后，全部电容上所带的电量为Q1＝(Vip-VR/2)*16C；
在转换阶段，全部电容上所带的电量为Q2＝(VR/2-VX)*16C；
最终得到：
VX＝VR-Vip；
同理，可以得到现在的VY的电压值为：
VY＝VR-Vin；
进一步地，后续具体的模数转化过程如下：
(1)如果VX＜VY，那么Vip＞Vin，MSB＝1，正DAC电容阵列的电容8C会通过多路选择开关SW4连接到3/4VR；而负DAC电容阵列的电容8C会通过多路选择开关SW′4连接到1/4VR；
之后每一位如此反复比较VX跟VY的大小，
如果VX＜VY，MSB-1＝1，正DAC电容阵列的电容4C会连接到VR；负DAC电容阵列的电容4C会连接到0；
如果VX＞VY，MSB-1＝0，正DAC电容阵列的电容4C会连接到1/2VR；负DAC电容阵列的电容4C会连接到1/2VR；
然后再继续比较此时VX跟VY的大小；
如果VX＜VR/2，MSB-2＝1，正DAC电容阵列的电容2C会连接到VR；负DAC电容阵列的电容2C会连接到0；
如果VX＞VR/2，，MSB-2＝0，正DAC电容阵列的电容2C会连接到1/2VR；负DAC电容阵列的电容2C会连接到1/2VR；
直到最后一个单位电容C。
(2)如果VX＜VY，那么Vip＞Vin，MSB＝0，正DAC电容阵列的电容8C会通过多路选择开关SW4连接到1/4VR；负DAC电容阵列的电容8C会通过多路选择开关SW′4连接到3/4VR；
之后每一位如此反复比较VX跟VY的大小，
如果VX＜VY，MSB-1＝1，正DAC电容阵列的电容4C会连接到0；负DAC电容阵列的电容4C会连接到VR；
如果VX＞VY，MSB-1＝0，正DAC电容阵列的电容4C会连接到1/2VR；负DAC电容阵列的电容4C会连接到1/2VR；
然后再继续比较此时VX跟VY的大小，
如果VX＜VR/2，MSB-2＝1，正DAC电容阵列的电容2C会连接到0；负DAC电容阵列的电容2C会连接到VR；
如果VX＞VR/2，，MSB-2＝0，正DAC电容阵列的电容2C会连接到1/2VR；负DAC电容阵列的电容2C会连接到1/2VR；
直到最后一个单位电容C。
这样就能得到与模拟输入信号Vip相对应的一个4位2进制的数字信号输出，即为ADC的输出。
然而当开关一个电容的时候，是有能量消耗的，其中该能量消耗由以下公式决定：
E＝CV2
其中，C是电容的大小，V是该电容上电压变化量的大小。一般在SAR型模数转换器中，电容大小是由噪声和匹配来确定。噪声是指电阻热噪声经过采样阶段进入电容，叠加在有用信号上；而匹配是指由于制造过程中的精度有限，制造出的电容大小跟设计大小发生偏移，从而导致任意两个电容大小比例制造值跟设计值不一样的问题，一定程度上影响ADC的精度；电压由所述ADC的动态范围来确定，具体指ADC的输入电压范围。
由上可知，对于上述处理过程，通过降低开关的次数，或者改变电容电压的动态范围，使其为所述ADC整个动态范围的一部分，或者调整开关逻辑，或者改变电容大小，都可降低所述ADC的功耗。
在本发明实施例中，通过改变上述AD转换过程来降低对电容阵列大小的要求，同时降低电容电压的动态范围，电容大小降低，电容上电压的变化量变小，就会使功耗降低。由上可知，改变上述AD转换过程具体为确定最高位MSB的值后，调整所述各电容的另一端所连接的参考电压，进一步通过比较所述电容组的输出电压与第一参考电压，确定次高位以及最低位的值。此外，在上述转换过程中，根据最高位的输出值来改变调整接入比较器II输入端两个电容阵列的参考电压，并根据上一位的转换值不断两个电容阵列连接的参考电压，调整过程当中两个电容阵列中每个电容当中的电荷没有变化，因此没有产生功耗，从而降低了整个数模转换过程的功耗。
通过本发明上述实施例提供的用于的DAC电容阵列、SAR型模数转换器及降低功耗的方法，通过改变DAC电容阵列中的模拟信号与数字信号之间的转换过程，除了在采样周期中电压范围会到VR～0外，整个DAC电容两端电压开关范围变为了VR/2～VR，从而降低电容两端的电压变化范围，继而降低整体功耗；此外通过补位电容获得数字信号最低位的值，从而在保证相同转换精度的前提下，使得DAC电容阵列中各电容的整体大小减小，从而可减小SAR型模数转换器的体积，降低功耗，同时在芯片制造中，电路面积由于电容大小变低而大为降低，从而降低芯片成本。
以上仅为本发明的实施例，但并不限制本发明的专利范围，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明专利保护范围之内。

Claims (11)

1.一种DAC电容阵列，其特征在于，包括第一电容阵列和第二电容阵列，所述第一电容阵列和所述第二电容阵列结构相同，分别接入比较器的两个输入端；
其中，所述第一电容阵列和第二电容阵列均包括电容组、主路开关及多个多路选择开关；所述电容组包括并列的一个最高位电容，一个最低位电容，一个补位电容，以及至少一个次高位电容；
所述第一电容阵列中各电容的一端共同连接于比较器的一个输入端，并通过所述第一电容阵列中的主路开关连接于第一参考电压；所述第一电容阵列中各电容的另一端通过所述第一电容阵列中相应的多路选择开关连接于多个输入源；
所述第二电容阵列中各电容的一端共同连接于比较器的另一个输入端，并通过所述第二电容阵列中的主路开关连接于第一参考电压；所述第二电容阵列中各电容的另一端通过所述第二电容阵列中相应的多路选择开关连接于多个输入源。
2.根据权利要求1所述的DAC电容阵列，其特征在于，所述第一电容阵列和第二电容阵列中的最低位电容、次高位电容和最高位电容根据电容大小以2N的方式排列，其中N为非负整数。
3.根据权利要求2所述的DAC电容阵列，其特征在于，所述补位电容与所述最低位电容的电容大小相等。
4.根据权利要求1-3任意一项所述的DAC电容阵列，其特征在于，所述输入源包括模拟输入信号，第一参考电压，第二参考电压，以及参考地，其中所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍。
5.一种SAR型模数转换器，其特征在于，包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括第一电容阵列和第二电容阵列，所述第一电容阵列和所述第二电容阵列结构相同，分别接入比较器的两个输入端；
其中，所述第一电容阵列和第二电容阵列均包括电容组、主路开关及多个多路选择开关；所述电容组包括并列的一个最高位电容，一个最低位电容，一个补位电容，以及至少一个次高位电容；
所述第一电容阵列中各电容的一端共同连接于所述比较器的一个输入端，并通过所述第一电容阵列中的主路开关连接于第一参考电压；所述第一电容阵列中各电容的另一端通过所述第一电容阵列中相应的多路选择开关连接于多个输入源；
所述第二电容阵列中各电容的一端共同连接于所述比较器的另一个输入端，并通过所述第二电容阵列中的主路开关连接于第一参考电压；所述第二电容阵列中各电容的另一端通过所述第二电容阵列中相应的多路选择开关连接于多个输入源。
6.根据权利要求5所述的SAR型模数转换器，其特征在于，所述第一电容阵列和第二电容阵列中的最低位电容、次高位电容和最高位电容根据电容大小以2N的方式排列，其中N为非负整数。
7.根据权利要求6所述的SAR型模数转换器，其特征在于，所述补位电容与所述最低位电容的电容大小相等。
8.根据权利要求5-7任意一项所述的SAR型模数转换器，其特征在于，所述输入源包括模拟输入信号，第一参考电压，第二参考电压，以及参考地，其中所述第二参考电压与所述参考地的差值为所述第一参考电压数值的2倍。
9.一种降低SAR型模数转换器功耗的方法，应用于如权利要求5-8任意一项所述的SAR型模数转换器，其特征在于，包括：
采样阶段，将DAC电容阵列中第一电容阵列和第二电容阵列的电容组中各电容的一端分别通过对应的主路开关连接于第一参考电压，另一端通过对应的多路选择开关分别选择连接于正端和负端模拟输入信号，完成采样；
转换阶段，将所述第一电容阵列和第二电容阵列对应的主路开关断开，同时将所述第一电容阵列的多路选择开关与模拟输入信号断开，并选择连接至第一参考电压，通过比较所述第一电容阵列的输出电压与所述第二电容阵列的输出电压确定最高位的值，根据最高位的值维持或调整所述第一电容阵列和第二电容阵列的各电容另一端所连接的参考电压，进一步通过比较所述第一电容阵列的输出电压与所述第二电容阵列的输出电压，确定次高位以及最低位的值。
10.根据权利要求9所述的方法，其特征在于，所述根据最高位的值维持或调整所述第一电容阵列和第二电容阵列的各电容另一端所连接的参考电压具体为：
如果所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，维持所述第一电容阵列的各电容另一端连接于第一参考电压不变，所述第二电容阵列的参考电压选择连接至参考地；在后续第N位的转换过程中，若所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容选择连接到第一参考电压，同时所述第二电容阵列的第N位电容继续连接至所述第一参考电压；若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容连接至第二参考电压，同时所述第二电容阵列的第N位电容连接至参考地；
若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则维持所述第二电容阵列中各电容的另一端连接于第一参考电压不变，所述第一电容阵列的参考电压连接至参考地；在后续第N位的转换过程中，若所述第一电容阵列的输出电压大于所述第二电容阵列的输出电压，则所述第一电容阵列第N位电容继续连接至参考地，同时所述第二电容阵列的第N位电容连接至第二参考电压；若所述第一电容阵列的输出电压小于所述第二电容阵列的输出电压，则所述第一电容阵列的第N位电容连接至第一参考电压，同时所述第二电容阵列的第N位电容继续连接至所述第一参考电压。
11.根据权利要求9或10所述的方法，其特征在于，将所述第一电容阵列的补位电容作为最低位电容，根据所述补位电容得到转换后数字信号最低位的值。
CN201780001358.8A 2016-09-23 2017-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法 Pending CN107996019A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2016/099835 WO2018053788A1 (zh) 2016-09-23 2016-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法
PCT/CN2017/103046 WO2018054364A1 (zh) 2016-09-23 2017-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法

Publications (1)

Publication Number Publication Date
CN107996019A true CN107996019A (zh) 2018-05-04

Family

ID=60915424

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680001445.9A Active CN108476024B (zh) 2016-09-23 2016-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN201780001358.8A Pending CN107996019A (zh) 2016-09-23 2017-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680001445.9A Active CN108476024B (zh) 2016-09-23 2016-09-23 一种dac电容阵列、sar型模数转换器及降低功耗的方法

Country Status (4)

Country Link
EP (1) EP3322096B1 (zh)
KR (1) KR102001762B1 (zh)
CN (2) CN108476024B (zh)
WO (2) WO2018053788A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777580A (zh) * 2018-05-24 2018-11-09 西安电子科技大学 混合电容翻转技术控制sar adc电平开关方法
CN110324043A (zh) * 2019-04-24 2019-10-11 矽力杰半导体技术(杭州)有限公司 伪差分模数转换器
CN114189637A (zh) * 2021-12-03 2022-03-15 二十一世纪（北京）微电子技术有限公司 一种图像传感器应用的a/d转换方法、装置和转换器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903843B1 (en) 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
CN111585576B (zh) * 2020-06-08 2021-07-16 高拓讯达（北京）科技有限公司 模数转换电路与电子装置
CN112003621B (zh) * 2020-08-10 2023-07-25 电子科技大学中山学院 数模转换控制方法、数模转换器、集成电路及设备
CN112968704B (zh) * 2021-02-03 2022-07-29 电子科技大学 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN113543470B (zh) * 2021-09-09 2021-12-10 深圳英集芯科技股份有限公司 基于电阻串数模转换器的版图结构和芯片
CN113839673B (zh) * 2021-09-14 2023-08-01 无锡英迪芯微电子科技股份有限公司 一种新型数字域自校准逐次逼近模数转换器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803462A (en) * 1987-08-11 1989-02-07 Texas Instruments Incorporated Charge redistribution A/D converter with increased common mode rejection
CN1166065C (zh) * 1999-01-08 2004-09-08 恩益禧电子股份有限公司 具有节能电路的模数转换器及其控制方法
CN1732624A (zh) * 2002-12-27 2006-02-08 模拟装置公司 可编程输入范围sar adc
CN101207383A (zh) * 2006-12-18 2008-06-25 上海华虹Nec电子有限公司 模数转换器结构
US20110227774A1 (en) * 2010-03-16 2011-09-22 Electronics And Telecommunications Research Institute Successive approximation register analog-digital converter and method for operating the same
US8040271B2 (en) * 2008-12-05 2011-10-18 Kabushiki Kaisha Toshiba A/D conversion apparatus, A/D conversion method, and communication apparatus
CN102801422A (zh) * 2012-08-17 2012-11-28 中国科学院微电子研究所 逐次逼近型模数转换器
CN106797220A (zh) * 2016-10-25 2017-05-31 深圳市汇顶科技股份有限公司 Dac电容阵列及模数转换器、降低模数转换器功耗的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
JP4570946B2 (ja) * 2004-12-03 2010-10-27 ローム株式会社 デジタルアナログ変換器、δς変調型アナログデジタル変換器および移動体通信端末
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
CN101626240A (zh) * 2008-07-07 2010-01-13 胡志仁 高速高精度流水线结构adc
CN103441765B (zh) * 2011-10-27 2016-08-10 财团法人成大研究发展基金会 逐渐逼近模拟至数字转换器及其方法
JP5768822B2 (ja) * 2013-01-31 2015-08-26 株式会社デンソー センサ信号処理装置およびセンサ装置
US9444482B2 (en) * 2013-06-27 2016-09-13 Hitachi, Ltd. Analog-to-digital converter
US9300316B2 (en) * 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
JP2015177374A (ja) * 2014-03-14 2015-10-05 株式会社東芝 Ａｄ変換回路
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
CN105915218A (zh) * 2016-04-05 2016-08-31 天津大学 用于逐次逼近型模数转换器的数模转换模块
CN105933007B (zh) * 2016-04-14 2019-01-29 西安电子科技大学昆山创新研究院 一种逐次逼近型模数转换器及其开关时序

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803462A (en) * 1987-08-11 1989-02-07 Texas Instruments Incorporated Charge redistribution A/D converter with increased common mode rejection
CN1166065C (zh) * 1999-01-08 2004-09-08 恩益禧电子股份有限公司 具有节能电路的模数转换器及其控制方法
CN1732624A (zh) * 2002-12-27 2006-02-08 模拟装置公司 可编程输入范围sar adc
CN101207383A (zh) * 2006-12-18 2008-06-25 上海华虹Nec电子有限公司 模数转换器结构
US8040271B2 (en) * 2008-12-05 2011-10-18 Kabushiki Kaisha Toshiba A/D conversion apparatus, A/D conversion method, and communication apparatus
US20110227774A1 (en) * 2010-03-16 2011-09-22 Electronics And Telecommunications Research Institute Successive approximation register analog-digital converter and method for operating the same
CN102801422A (zh) * 2012-08-17 2012-11-28 中国科学院微电子研究所 逐次逼近型模数转换器
CN106797220A (zh) * 2016-10-25 2017-05-31 深圳市汇顶科技股份有限公司 Dac电容阵列及模数转换器、降低模数转换器功耗的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高俊枫: "高性能低功耗SAR ADC的研究与设计", 《中国博士学位论文全文数据库（电子期刊）》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777580A (zh) * 2018-05-24 2018-11-09 西安电子科技大学 混合电容翻转技术控制sar adc电平开关方法
CN110324043A (zh) * 2019-04-24 2019-10-11 矽力杰半导体技术(杭州)有限公司 伪差分模数转换器
CN110324043B (zh) * 2019-04-24 2023-06-30 矽力杰半导体技术(杭州)有限公司 伪差分模数转换器
CN114189637A (zh) * 2021-12-03 2022-03-15 二十一世纪（北京）微电子技术有限公司 一种图像传感器应用的a/d转换方法、装置和转换器

Also Published As

Publication number Publication date
KR102001762B1 (ko) 2019-07-18
CN108476024B (zh) 2022-01-21
WO2018053788A1 (zh) 2018-03-29
EP3322096A1 (en) 2018-05-16
EP3322096B1 (en) 2020-01-08
WO2018054364A1 (zh) 2018-03-29
CN108476024A (zh) 2018-08-31
EP3322096A4 (en) 2018-05-30
KR20180044232A (ko) 2018-05-02

Similar Documents

Publication Publication Date Title
CN107996019A (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN106797220B (zh) Dac电容阵列及模数转换器、降低模数转换器功耗的方法
US10270459B2 (en) DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN103873059B (zh) 一种应用于高精度逐次逼近模数转换器的数字校准方法
CN105375923B (zh) 逐次逼近型模数转换器的数字自校准电路及方法
CN103475373A (zh) 一种分段电容阵列结构数模转换器
CN107565969B (zh) 电容阵列、逐次逼近型模数转换器以及电容阵列板
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN107528594A (zh) 电荷式流水线逐次逼近型模数转换器及其控制方法
CN106921392A (zh) 具有输入信号预比较与电荷重分配的流水线模数转换器
CN108832928B (zh) 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
US8963763B2 (en) Configuring an analog-digital converter
CN108718197B (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
CN205596102U (zh) 一种模数转换电路及模数转换芯片
CN104467845B (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN103152048B (zh) 一种差分输入逐次逼近型模数转换方法
CN108631784A (zh) 一种用于逐次逼近模数转换器的片上电容组置换方法
CN110535467A (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN106571827A (zh) 差分sar adc和其开关电容结构、a/d转换方法、版图实现方法
CN104734718A (zh) 混合型dac电容阵列结构
CN105915218A (zh) 用于逐次逼近型模数转换器的数模转换模块
CN107835023A (zh) 一种逐次逼近型数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180504