CN107946311B - 控制3d nand闪存结构中沟道关键尺寸的方法 - Google Patents
控制3d nand闪存结构中沟道关键尺寸的方法 Download PDFInfo
- Publication number
- CN107946311B CN107946311B CN201711166878.2A CN201711166878A CN107946311B CN 107946311 B CN107946311 B CN 107946311B CN 201711166878 A CN201711166878 A CN 201711166878A CN 107946311 B CN107946311 B CN 107946311B
- Authority
- CN
- China
- Prior art keywords
- channel
- etching
- layer
- substrate
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000015654 memory Effects 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 72
- 238000001259 photo etching Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 238000000231 atomic layer deposition Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 239000011810 insulating material Substances 0.000 abstract description 6
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 238000005728 strengthening Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种3D NAND闪存结构的沟道刻蚀过程中控制3D NAND闪存结构的沟道关键尺寸的方法，通过在沟道刻蚀工艺前增加湿法清洗的工艺步骤，能够有效清除衬底背面形成的有害的氧化物绝缘材料；由于衬底背面形成的有害的绝缘材料被去除，从而有利于衬底一侧的电极集聚更多的负电荷，进而增强等离子源正负电极之间正、负电荷的吸引力，从而保证等离子源的垂直下行，以使得等离子刻蚀尽量各向异性的垂直于衬底表面向下刻蚀，避免其他方向的无益、甚至是有害刻蚀；基于等离子刻蚀各向异性刻蚀的强化，更便于控制沟道的关键尺寸(CD)，从而有效保证了沟道关键尺寸的精度，进而提高了3D NAND闪存的整体性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构制备工艺，特别是一种3D NAND闪存结构的沟道刻蚀过程中控制关键尺寸(Critical Dimension)的方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串联排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO 型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且SONO型闪存器件具有很薄的单元，并且便于制造。
SONO型闪存器件需要进行沟道(Channel Hole，简称CH)刻蚀，例如，在包含顶层选择栅切线(Top Select Gtate Cut)成形步骤的3D NAND闪存制备工艺中，沟道刻蚀通常按如下工艺进行：
S1：参见图1a，在衬底1表面沉积由层间介质层2-1和牺牲介质层2-2所组成的衬底堆叠结构(O/N Stacks)2；
S2：为形成顶层选择栅切线(Top Select Gate Cut)进行光刻(Photo Etch，简称PH)，参见图1b，具体为，首先在衬底堆叠结构(O/N Stacks)2的表面上形成顶层选择栅切线光刻层3；然后在需要形成选择栅切线(Top Select Gate Cut) 的位置实施光刻；
S3：为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，参见图1c，具体为，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟槽4，并去除所述顶层选择栅切线光刻层以露出衬底堆叠结构(O/N Stacks)2的表面；
S4：对顶层选择栅切线(Top Select Gate Cut)沟槽进行填充，参见图1d，具体为，在所述沟槽4中采用原子层沉积工艺(ALD)沉积填充顶层选择栅切线氧化物材料5；
S5：沉积沟道刻蚀用硬掩模层(Hard Mask，简称HM)6，参见图1e，具体为依次沉积氧化物/氮化物/氧化物；
S6：为形成沟道(CH)进行光刻，参见图1f，具体为，首先在硬掩模层(HM) 6的表面上形成沟道光刻层7；然后在需要形成沟道的位置实施光刻；
S7：为形成沟道进行刻蚀，参见图1g，具体为，采用常规刻蚀工艺在前述光刻位置形成沟道8，并去除所述沟道光刻层7以露出衬底堆叠结构(O/N Stacks)2的表面。
然而在上述包含顶层选择栅切线(Top Select Gtate Cut)成形步骤全制程(FullLoop)工艺中，在上述步骤S4中的ALD沉积氧化物材料过程中，衬底1的背部(Backside)难以避免地也会被沉积上氧化物材料5，而由于氧化物材料5的绝缘性，使得衬底的背面更难以存留负电荷。熟知的，在沟道刻蚀工艺步骤中，通常采用各向异性等离子干法刻蚀工艺，以保证刻蚀最大限度的发生在与衬底的垂直方向而非其他方向，而在刻蚀腔室60中，如图2所示，在远离衬底1一侧的顶部电极10处会聚集大量的正电荷20，在衬底1一侧的底部电极30处会聚集负电荷40，而正负电荷相互吸引的作用力，将会强化射频产生的等离子源 50的各向同性而抑制其各向同性的倾向，从而更好地保证等离子刻蚀垂直衬底方向的向下刻蚀。但是正如前面分析过的，在衬底1背面氧化物材料5的影响下，负电荷40将会显著减少，从而减弱正、负电极相互吸引的作用力，进而在一定程度上加大了等离子刻蚀的各向同性，而在垂直衬底方向之外(如平行于衬底的方向)产生的刻蚀，无疑将会导致控制沟道关键尺寸(Critical Dimension，简称CD)变得更为困难，最终使得关键尺寸(CD)变大，进而影响沟道的性能以及最终3D NAND闪存的性能。
因此，如何减少甚至消除因包含顶层选择栅切线(Top Select Gtate Cut)成形步骤全制程(Full Loop)所造成的关键尺寸(CD)扩大，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种3D NAND闪存结构的沟道刻蚀过程中控制沟道关键尺寸(CD)的方法，能够有效改善包含顶层选择栅切线(Top Select Gtate Cut)成形步骤的全制程工艺中沟道关键尺寸(CD)扩大的问题，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种3D NAND闪存结构的沟道刻蚀过程中控制沟道关键尺寸(CD)的方法，包括以下步骤：
在衬底表面沉积衬底堆叠结构；
为形成顶层选择栅切线进行光刻；
为形成顶层选择栅切线进行刻蚀，以形成顶层选择栅切线沟槽；
采用原子层沉积工艺对顶层选择栅切线沟槽进行氧化物填充；
将原子层沉积工艺在衬底背面形成的氧化物材料去除；
沉积沟道刻蚀用硬掩模层；
为形成沟道进行光刻；
为形成沟道进行刻蚀。
进一步的，所述衬底堆叠结构为由层间介质层和牺牲介质层所组成的O/N 堆叠结构(O/N Stacks)，所述层间介质层为正硅酸乙酯(TEOS)，所述牺牲介质层为氮化硅(SiN)。
进一步的，所述为形成顶层选择栅切线进行光刻为，首先在衬底堆叠结构的表面上形成顶层选择栅切线光刻层；然后在需要形成选择栅切线的位置实施光刻。
进一步的，所述为形成顶层选择栅切线进行刻蚀为，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线的沟槽，并去除所述顶层选择栅切线光刻层以露出衬底堆叠结构的表面。
进一步的，所述沉积沟道刻蚀用硬掩模层为，在原子层沉积的氧化物材料表面依次沉积氧化物层/氮化物层/氧化物层。
进一步的，所述为形成沟道进行光刻为，首先在硬掩模层的表面上形成沟道光刻层；然后在需要形成沟道的位置实施光刻。
进一步的，所述为形成沟道进行刻蚀为，采用常规刻蚀工艺在前述光刻位置形成沟道，并去除所述沟道光刻层以露出衬底堆叠结构的表面。
进一步的，所述为形成沟道进行刻蚀，采用等离子干法刻蚀(Plasma Dry Etch)。
进一步的，将原子层沉积工艺在衬底背面形成的氧化物材料去除，采用湿法清洗(Wet Clean)的工艺。
与现有技术相比，本发明的有益效果主要体现在：
第一，通过在沟道刻蚀工艺前增加湿法清洗的工艺步骤，能够有效清除衬底背面形成的有害的氧化物绝缘材料；
第二，由于衬底背面形成的有害的绝缘材料被去除，从而有利于衬底一侧的电极集聚更多的负电荷，进而增强等离子源正负电极之间正、负电荷的吸引力，从而保证等离子源的垂直下行，以使得等离子刻蚀尽量各向异性的垂直于衬底表面向下刻蚀，避免其他方向的无益、甚至是有害刻蚀；
第三，基于等离子刻蚀各向异性刻蚀的强化，更便于控制沟道的关键尺寸 (CD)，从而有效保证了沟道关键尺寸的精度，进而提高了3D NAND闪存的整体性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-1g为现有技术中沟道刻蚀及其前后的工艺步骤示意图；
图2为现有技术中沟道刻蚀时腔室内刻蚀状况的示意图；
图3a-h为本发明中沟道刻蚀及其前后的工艺步骤示意图；
图4为本发明中沟道刻蚀时腔室内刻蚀状况的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3a-h ，为本发明的实施例，在本实施例中，提供了一种3D NAND闪存结构的沟道刻蚀过程中控制沟道关键尺寸(CD)的方法，包括以下步骤：
S100：在衬底表面沉积衬底堆叠结构；
S200：为形成顶层选择栅切线进行光刻；
S300：为形成顶层选择栅切线进行刻蚀，以形成顶层选择栅切线沟槽；
S400：采用原子层沉积工艺对顶层选择栅切线沟槽进行氧化物填充；
S500：将原子层沉积工艺在衬底背面形成的氧化物材料去除；
S600：沉积沟道刻蚀用硬掩模层；
S700：为形成沟道进行光刻；
S800：为形成沟道进行刻蚀。
具体的，在步骤S100中，请参考图3a，在衬底100表面沉积衬底堆叠结构110，所述衬底堆叠结构110为由层间介质层111和牺牲介质层112所组成的 O/N堆叠结构(O/NStacks)，所述层间介质层111优选为氧化硅，更优选为正硅酸乙酯(TEOS)，所述牺牲介质层112优选为氮化硅(SiN)。
在步骤S200中，请参考图3b，首先进行步骤S210，在衬底堆叠结110的表面上形成顶层选择栅切线光刻层120；然后进行步骤S220，在需要形成选择栅切线的位置实施光刻。
在步骤S300中，请参考图3c，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线的沟槽130，并去除所述顶层选择栅切线光刻层120以露出衬底堆叠结构110的表面。
在步骤S400中，请参考图3d，采用原子层沉积工艺(ALD)对顶层选择栅切线沟槽130进行氧化物材料140的填充。而由于采用的原子层沉积工艺，难以避免的会在衬底100的背面也形成不必要的氧化物材料141，正如前面已经分析过的，该不必要的氧化物材料141会影响后续沟道的等离子干法刻蚀的各向异性性，进而扩大沟道关键尺寸，产生不利影响。
在步骤S500中，请参考图3e，采用湿法清洗(Wet Clean)的工艺，将原子层沉积工艺在衬底100背面形成的氧化物材料141去除，以消除顶层选择栅切线成形中ALD工艺带来的不利影响。
在步骤S600中，请参考图3f，在原子层沉积的氧化物材料140表面依次沉积第一氧化物层151/氮化物层152/第二氧化物层153，以形成用于沟道刻蚀的复合ONO硬掩模层150。
在步骤S700中，请参考图3g，首先进行步骤S710，在复合ONO硬掩模层150的表面上形成沟道光刻层160；然后进行步骤S720，在需要形成沟道的位置实施光刻。
在步骤S800中，请参考图3h，采用等离子干法刻蚀(Plasma Dry Etch)工艺在前述光刻位置形成沟道170，并去除所述沟道光刻层160以露出衬底堆叠结构的表面。
如图4所示，通过在沟道刻蚀工艺前增加湿法清洗的工艺步骤S500，能够有效清除衬底100背面形成的有害的氧化物绝缘材料141；由于衬底100背面形成的有害的绝缘材料141被去除，从而在腔室210中进行沟道刻蚀时，有利于衬底100一侧的负电极181集聚更多的负电荷191，进而增强等离子源正电极182和负电极181之间正电荷192、负电荷191的相互吸引力，从而保证等离子源200的垂直下行，以使得等离子刻蚀尽量各向异性的垂直于衬底100表面向下刻蚀，避免其他方向的无益、甚至是有害刻蚀；而基于等离子刻蚀各向异性刻蚀的强化，更便于控制沟道170的关键尺寸(CD)，从而有效保证了沟道170关键尺寸的精度，进而提高了3D NAND闪存的整体性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种3D NAND闪存结构的沟道刻蚀过程中控制沟道关键尺寸(CD)的方法，包括以下步骤：
在衬底表面沉积衬底堆叠结构；所述衬底堆叠结构为由层间介质层和牺牲介质层所组成的O/N堆叠结构(O/N Stacks)，所述层间介质层为正硅酸乙酯(TEOS)，所述牺牲介质层为氮化硅(SiN)；
为形成顶层选择栅切线进行光刻；
为形成顶层选择栅切线进行刻蚀，以形成顶层选择栅切线沟槽；
采用原子层沉积工艺对顶层选择栅切线沟槽进行氧化物填充；
将原子层沉积工艺在衬底背面形成的氧化物材料去除；
沉积沟道刻蚀用硬掩模层；所述沉积沟道刻蚀用硬掩模层为，在原子层沉积的氧化物材料表面依次沉积氧化物层/氮化物层/氧化物层；
为形成沟道进行光刻；
为形成沟道进行刻蚀；所述为形成沟道进行刻蚀，采用等离子干法刻蚀(Plasma DryEtch)。
2.根据权利要求1所述的方法，其特征在于：
所述为形成顶层选择栅切线进行光刻为，首先在衬底堆叠结构的表面上形成顶层选择栅切线光刻层；然后在需要形成选择栅切线的位置实施光刻。
3.根据权利要求2所述的方法，其特征在于：
所述为形成顶层选择栅切线进行刻蚀为，采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线的沟槽，并去除所述顶层选择栅切线光刻层以露出衬底堆叠结构的表面。
4.根据权利要求1所述的方法，其特征在于：
所述为形成沟道进行光刻为，首先在硬掩模层的表面上形成沟道光刻层；然后在需要形成沟道的位置实施光刻。
5.根据权利要求4所述的方法，其特征在于：
所述为形成沟道进行刻蚀为，采用常规刻蚀工艺在前述光刻位置形成沟道，并去除所述沟道光刻层以露出衬底堆叠结构的表面。
6.根据权利要求1-5任一项所述的方法，其特征在于：
将原子层沉积工艺在衬底背面形成的氧化物材料去除，采用湿法清洗(Wet Clean)的工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711166878.2A CN107946311B (zh) | 2017-11-21 | 2017-11-21 | 控制3d nand闪存结构中沟道关键尺寸的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711166878.2A CN107946311B (zh) | 2017-11-21 | 2017-11-21 | 控制3d nand闪存结构中沟道关键尺寸的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946311A CN107946311A (zh) | 2018-04-20 |
| CN107946311B true CN107946311B (zh) | 2020-09-25 |
Family
ID=61930442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711166878.2A Active CN107946311B (zh) | 2017-11-21 | 2017-11-21 | 控制3d nand闪存结构中沟道关键尺寸的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946311B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180453B (zh) * | 2020-01-02 | 2022-10-28 | 长江存储科技有限责任公司 | 三维存储器、制备方法及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542923A (zh) * | 2003-04-28 | 2004-11-03 | 台湾积体电路制造股份有限公司 | 半导体结构的制造方法 |
| CN106935592A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand闪存的形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403257B (zh) * | 2010-09-14 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 改善超级结器件深沟槽刻蚀边界形貌的方法 |
| TWI670831B (zh) * | 2014-09-03 | 2019-09-01 | 美商應用材料股份有限公司 | 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜 |
| US10246772B2 (en) * | 2015-04-01 | 2019-04-02 | Applied Materials, Inc. | Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices |
| CN106941103A (zh) * | 2016-01-04 | 2017-07-11 | 中芯国际集成电路制造(北京)有限公司 | Nand存储器的形成方法 |
| US9991128B2 (en) * | 2016-02-05 | 2018-06-05 | Lam Research Corporation | Atomic layer etching in continuous plasma |
| CN106129010B (zh) * | 2016-09-07 | 2019-01-22 | 武汉新芯集成电路制造有限公司 | 一种形成3d nand闪存的方法 |
-
2017
- 2017-11-21 CN CN201711166878.2A patent/CN107946311B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542923A (zh) * | 2003-04-28 | 2004-11-03 | 台湾积体电路制造股份有限公司 | 半导体结构的制造方法 |
| CN106935592A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand闪存的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946311A (zh) | 2018-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048514B (zh) | 具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和***以及形成方法 | |
| US8815676B2 (en) | Three dimensional semiconductor memory device and method of fabricating the same | |
| US8735962B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI409854B (zh) | 在溝渠中包括水平第一閘極與垂直第二閘極之分離閘極儲存裝置 | |
| CN108511454B (zh) | 一种3d nand存储器及其制备方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| US20130313629A1 (en) | Three-dimensional semiconductor memory device and a method of fabricating the same | |
| CN107706191B (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN108428703A (zh) | 三维存储器及其制造方法 | |
| CN110211964A (zh) | 3d nand存储器及其形成方法 | |
| KR101604199B1 (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN113410251B (zh) | 三维存储器及其制备方法 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN107658222B (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN105826271B (zh) | 闪存的形成方法 | |
| CN107731824B (zh) | 一种3d nand闪存的制作方法 | |
| CN107731840B (zh) | 一种3d nand闪存结构的制备工艺 | |
| CN107946311B (zh) | 控制3d nand闪存结构中沟道关键尺寸的方法 | |
| CN109920794A (zh) | 一种三维铁电存储器及其制造方法 | |
| CN100477169C (zh) | 与非闪存装置的制造方法 | |
| CN104201176A (zh) | 3d nand闪存结构及其制作方法 | |
| US11469245B2 (en) | Memory device and method for forming the same | |
| CN111448659B (zh) | 存储器件及其形成方法 | |
| CN110808255B (zh) | 一种3d nand制作方法及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |