CN108428703A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN108428703A CN108428703A CN201810341662.3A CN201810341662A CN108428703A CN 108428703 A CN108428703 A CN 108428703A CN 201810341662 A CN201810341662 A CN 201810341662A CN 108428703 A CN108428703 A CN 108428703A
- Authority
- CN
- China
- Prior art keywords
- wordline
- substrate
- layer
- dimensional storage
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 146
- 239000000463 material Substances 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 32
- 230000015654 memory Effects 0.000 claims description 30
- 239000011800 void material Substances 0.000 claims description 6
- 239000012774 insulation material Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。所述三维存储器，包括：衬底；位于所述衬底上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。本发明在实现字线的端部与插塞连接的过程中，不会因为字线厚度过薄而造成字线的击穿，提高了三维存储器制造的成品率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器是目前较为前沿、且极具发展潜力的存储器技术。附图1A是现有技术中理想状态下的CTF型3D NAND存储器的部分结构示意图。如图1A所示，3D NAND存储器包括由字线(Word Line，WL)11与层间绝缘层12交替堆叠的堆叠层结构，台阶插塞(Contact)13在该堆叠层结构的台阶区域实现字线11与互连结构(未标识)的电连接，以进行相应程序的读写。
附图1B是现有技术中实际状态下的CTF 3D NAND存储器的部分结构示意图。在3DNAND存储器的实际制造过程中，为了实现与堆叠层结构中的所有字线11的良好电连接，所述存储器中的所述台阶插塞13应具有不同的深度。理想的连接方式如图1B中的A区域所示，即所述台阶插塞13与所述字线11具有合适的连接深度。然而，由于现有技术中字线11的厚度较薄，存在以下两个方面的问题：一方面是，刻蚀过浅可能会导致字线与插塞电接触不良；另一方面，在刻蚀过程中极易由于过刻蚀而造成某一层字线和/或与其相邻的层间绝缘层12的击穿，如图1B中的B区域所示，影响整个存储器的性能，严重时甚至导致存储器的报废。
因此，如何避免3D NAND存储器中的字线台阶区域在刻蚀形成插塞的过程中发生击穿现象，确保3D NAND存储器产品的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其制造方法，用以解决现有的三维存储器在字线台阶区域刻蚀形成插塞的过程中易发生字线击穿的问题，以确保三维存储器产品的性能。
为了解决上述问题，本发明提供了一种三维存储器，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。
优选的，所述字线还具有厚度均匀的字线本体部，所述增厚部位于所述字线本体之上；
所述增厚部的边缘沿水平方向突出于所述字线本体部的边缘。
优选的，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；
相邻的两个第奇数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于另一层所述字线的边缘，与所述第奇数层的所述字线连接的插塞沿第一方向排列。
优选的，相邻的两个第偶数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于所述另一层所述字线的边缘，与所述第偶数层的所述字线连接的插塞沿第二方向排列；
所述第一方向与所述第二方向呈设定角。
优选的，所述设定角为90度。
优选的，还包括：层间绝缘层，填充在相邻两层所述字线之间。
优选的，所述字线的材料包括钨。
优选的，所述三维存储器为3D NAND存储器。
为了解决上述问题，本发明还提供了一种三维存储器的制造方法，包括如下步骤：
提供一衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。
优选的，在所述衬底上形成堆叠结构的具体步骤包括：
形成堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层，所述堆叠层的端部形成有台阶结构，所述台阶结构包含若干层台阶；
去除位于所述台阶表面的所述层间绝缘层，暴露位于所述台阶的牺牲层；
沉积牺牲层材料于暴露的所述牺牲层表面，增加所述牺牲层在端部的厚度；
去除所述堆叠层中的牺牲层，形成空隙区域；
填充导电层于所述空隙区域，形成所述字线。
优选的，去除位于所述台阶表面的所述层间绝缘层之前还包括如下步骤：
去除所述牺牲层的端部，在相邻层间绝缘层之间形成一凹槽；
形成层间绝缘材料层，所述层间绝缘材料层至少填充在所述凹槽内。
优选的，沉积牺牲层材料于暴露的所述牺牲层表面的具体步骤包括：
沉积牺牲层材料于已暴露的牺牲层、层间绝缘层和层间绝缘材料层的所述台阶表面；
去除沉积于所述台阶的侧墙表面的牺牲层材料。
优选的，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；
相邻的两个第奇数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于另一层所述字线的边缘，与所述第奇数层的所述字线连接的插塞沿第一方向排列。
优选的，相邻的两个第偶数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于所述另一层所述字线的边缘，与所述第偶数层的所述字线连接的插塞沿第二方向排列；
所述第一方向与所述第二方向呈设定角。
优选的，所述设定角为90度。
优选的，所述三维存储器为3D NAND存储器。
本发明提供的三维存储器及其制造方法，通过在字线的端部设置沿自衬底指向堆叠结构的方向突出的增厚部，使得在实现所述字线的所述端部与插塞连接的过程中，不会因为字线厚度过薄而造成字线的击穿，提高了三维存储器制造的成品率，也确保了三维存储器产品的性能。
附图说明
附图1A是现有技术中理想状态下的CTF 3D NAND存储器的部分结构示意图；
附图1B是现有技术中实际状态下的CTF 3D NAND存储器的部分结构示意图；
附图2是本发明具体实施方式中三维存储器的部分结构示意图；
附图3是本发明具体实施方式中三维存储器的制造方法流程图；
附图4A-4G是本发明具体实施方式中三维存储器在不同制造阶段的截面图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其制造方法的具体实施方式做详细说明。
本具体实施方式提供了一种三维存储器，附图2是本发明具体实施方式中三维存储器的部分结构示意图。本具体实施方式中所述的三维存储器，优选为3D NAND存储器，更优选为CTF 3D NAND存储器。
如图2所示，本具体实施方式提供的三维存储器，包括：衬底20和位于所述衬底20上的堆叠结构。所述堆叠结构包括沿垂直于所述衬底20的方向依次排列的若干层字线21，所述字线21具有沿自所述衬底20指向堆叠结构的方向突出的增厚部212，所述增厚部212位于所述字线21的端部，所述字线21的所述端部与插塞23的一端连接，所述插塞23的另一端用于与互连结构连接。
所述三维存储器包括多个呈阵列排布的多个存储单元(图中未示出)，所述存储单元用于信息的存储。作为电压信号输入线的位线(Bit Line)将电压信号通过所述插塞23传输至相应的字线21，以控制与所述字线21电连接的存储单元是否选通。所述字线21的材料为导电材料，优选为钨。
在本具体实施方式中，通过在字线的端部设置增厚部，使得在对所述字线21进行刻蚀以实现其与所述插塞23电连接的过程中，一方面由于增厚部212的设置不会造成所述字线21的击穿，另一方面也简化了三维存储器制造工艺的难度、便于实现所述插塞23与所述字线21的良好电连接。
优选的，所述字线21还具有厚度均匀的字线本体部211，所述增厚部212位于所述字线本体部211之上；所述增厚部212的边缘沿水平方向突出于所述字线本体部211的边缘。具体来说，所述字线本体部211的厚度优选为15nm～35nm，所述字线本体部211与所述增厚部212的总厚度为20nm～60nm。
其中，所述字线本体部211与所述增厚部212的材料优选为相同材料，以简化所述三维存储器的制造工艺。通过将所述增厚部212的边缘沿水平方向突出于所述字线本体部211的边缘，增大了每一层字线21的整体长度，进而增大了所述字线21用于刻蚀的窗口范围，降低了对准难度，进一步提高了三维存储器的生产效率和成品率。
优选的，所述三维存储器还包括层间绝缘层22，填充在相邻两层所述字线21之间。即所述堆叠结构由所述字线21与层间绝缘层22沿垂直于所述衬底20的方向交替堆叠构成。所述堆叠结构的堆叠层数可以是32层、64层或者其他层数，本领域技术人员可以根据实际需要进行设定。一般来说，堆叠层数越多，所述三维存储器的集成度越高。
所述堆叠结构的端部形成有阶梯结构，所述阶梯结构包括若干层阶梯。在所述堆叠结构中，相邻的一层层绝缘层22与一层字线21组成一个绝缘/字线层对。所述阶梯结构包括沿垂直于所述衬底20的方向排列的若干层阶梯，每层阶梯具有一个绝缘/字线层对或多个绝缘/字线层对，且下层阶梯中的绝缘/字线层对沿水平方向突出于上层阶梯中的绝缘/字线层对。相邻阶梯之间通过由绝缘材料构成的侧墙24相互隔离。所述侧墙24还用于支撑所述增厚部212突出于所述字线本体部211的部分，同时实现相邻阶梯之间的电性绝缘。
为了实现各条字线与位线的连接，且避免相邻插塞之间的电信号干扰，优选的，所述堆叠结构中的所述字线21沿垂直于所述衬底20的方向依次排序；相邻的两个第奇数层所述字线21中，较靠近所述衬底20的所述字线21的边缘沿水平方向突出于另一层所述字线21的边缘，与所述第奇数层的所述字线21连接的插塞沿第一方向排列。
更优选的，相邻的两个第偶数层所述字线21中，较靠近所述衬底20的所述字线21的边缘沿水平方向突出于所述另一层所述字线21的边缘，与所述第偶数层的所述字线21连接的插塞沿第二方向排列；所述第一方向与所述第二方向呈设定角。为了最大程度的减少分别与相邻两层字线连接的插塞之间的相互干扰，优选的，所述设定角为90度。
具体来说，与每一所述第奇数层的所述字线连接的插塞均与所述衬底20垂直，与多个所述第奇数层的所述字线连接的多个插塞在与所述衬底20平行的平面内沿第一方向延伸；与每一所述第偶数层的所述字线连接的插塞也均与所述衬底20垂直，与多个所述第偶数层的所述字线连接的多个插塞在与所述衬底20平行的平面内沿第二方向延伸。所述第一方向与所述第二方向呈设定角，以避免对相邻层字线之间的信号干扰。
为了解决上述问题，本具体实施方式还提供了一种三维存储器的制造方法，附图3是本发明具体实施方式中三维存储器的制造方法流程图，附图4A-4G是本发明具体实施方式中三维存储器在不同制造阶段的截面图，本具体实施方式形成的三维存储器的结构参见图2。本具体实施方式所述的三维存储器优选为3D NAND存储器。如图3、4A-4G所示，本具体实施方式提供的三维存储器的制造方法，包括如下步骤：
步骤S31，提供一衬底20。所述衬底20可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本具体实施方式中，所述衬底20优选为硅衬底，用于支撑在其上的器件结构。
步骤S32，在所述衬底20上形成堆叠结构，所述堆叠结构包括沿垂直于所述衬底20的方向依次排列的若干层字线21，所述字线21具有沿自所述衬底20指向堆叠结构的方向突出的增厚部212，所述增厚部212位于所述字线21的端部，所述字线21的所述端部与插塞23的一端连接，所述插塞23的另一端用于与互连结构连接。
具体来说，在所述衬底20上形成堆叠结构的具体步骤包括：
如图4A所示，形成堆叠层，所述堆叠层包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层22与牺牲层41，所述堆叠层的端部形成有台阶结构，所述台阶结构包含若干层台阶。
在所述堆叠层中，相邻的一层层绝缘层22与一层牺牲层41组成绝缘/牺牲层对。所述台阶结构包括沿垂直于所述衬底20的方向堆叠的若干层台阶，每层台阶具有一个绝缘/牺牲层对或多个绝缘/牺牲层对，且下层台阶中的绝缘/牺牲层对沿水平方向突出于上层台阶中的绝缘/牺牲层对。所述层间绝缘层22的材料可以是但不限于氧化物，所述牺牲层41的材料可以是但不限于氮化物。
如图4D所示，去除位于所述台阶表面的所述层间绝缘层22，暴露位于所述台阶的牺牲层41。其中，去除位于所述台阶表面的所述层间绝缘层22的具体方法，可以是湿法刻蚀，也可以是干法刻蚀。
如图4F所示，沉积牺牲层材料于暴露的所述牺牲层41表面，增加所述牺牲层41在端部的厚度。其中，可以采用化学气相沉积、物理气相沉积或原子层沉积等方法沉积牺牲层材料于暴露的所述牺牲层41表面。
本步骤沉积的牺牲层材料用于形成后续的增厚部212，所以，沉积的牺牲层材料的具体厚度不宜过大，否则会造成所述字线的整体阻值的增大，影响电信号的传输；沉积的牺牲层材料的具体厚度也不宜过小，否则不能有效的防止所述字线的击穿。因此，优选的，沉积的牺牲层材料的厚度为5nm～25nm；沉积牺牲层材料之后，所述牺牲层41在端部的总厚度为20nm～60nm。
去除所述堆叠层中的牺牲层，形成空隙区域。
如图4G所示，填充导电层于所述空隙区域，形成所述字线21。其中，所述导电层的材料优选为钨。
为了不改变插塞的位置，能够继续使用现有的工艺窗口进行插塞沟道的刻蚀，优选的，去除位于所述台阶表面的所述层间绝缘层22之前还包括如下步骤：
a)如图4B所示，去除所述牺牲层41的端部，在相邻层间绝缘层22之间形成一凹槽43。所述凹槽43的长度L本领域技术人员可以根据实际需要进行设置，所述凹槽43的深度D优选为和与其对应的所述牺牲层41的厚度相等，以进一步提高所述三维存储器的电学性能。
b)如图4C所示，形成层间绝缘材料层，所述层间绝缘材料层至少填充在所述凹槽43内。即通过在所述凹槽43内沉积绝缘材料形成层间绝缘层。为了避免各层字线之间的信号干扰，优选的，所述层间绝缘材料层填充在所述凹槽43内以及所述台阶表面，形成侧墙24。
优选的，沉积牺牲层材料于暴露的所述牺牲层表面的具体步骤包括：
如图4E所示，沉积牺牲层材料于已暴露的牺牲层41、层间绝缘层22和层间绝缘材料层的所述台阶表面；
如图4F所示，去除沉积于所述台阶的侧墙24表面的牺牲层材料。具体来说，由于在沉积牺牲层材料于所述台阶表面时，所述牺牲层材料会覆盖所述侧墙24的水平面241和竖直面242。去除沉积于所述台阶的侧墙24表面的牺牲层材料主要是，去除沉积于所述台阶的侧墙24的竖直面242上的牺牲层材料，保留沉积于所述侧墙24的水平面241上的牺牲层材料，使得本步骤沉积的牺牲层材料的边缘沿水平方向突出于所述牺牲层41的边缘。
通过去除沉积于所述台阶的侧墙24表面的牺牲层材料，来隔断相邻台阶之间的牺牲层连接，避免后续形成的各层字线之间存在信号干扰。
优选的，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；
相邻的两个第奇数层所述字线21中，较靠近所述衬底20的所述字线21的边缘沿水平方向突出于另一层所述字线21的边缘，与所述第奇数层的所述字线21连接的插塞23沿第一方向排列。
更优选的，相邻的两个第偶数层所述字线21中，较靠近所述衬底20的所述字线21的边缘沿水平方向突出于所述另一层所述字线21的边缘，与所述第偶数层的所述字线21连接的插塞23沿第二方向排列；所述第一方向与所述第二方向呈设定角。优选的，所述设定角为90度。
具体来说，与每一所述第奇数层的所述字线连接的插塞均与所述衬底20垂直，与多个所述第奇数层的所述字线连接的多个插塞在与所述衬底20平行的平面内沿第一方向延伸；与每一所述第偶数层的所述字线连接的插塞也均与所述衬底20垂直，与多个所述第偶数层的所述字线连接的多个插塞在与所述衬底20平行的平面内沿第二方向延伸。所述第一方向与所述第二方向呈设定角，以避免对相邻层字线之间的信号干扰。
本具体实施方式提供的三维存储器及其制造方法，通过在字线的端部设置沿自衬底指向堆叠结构的方向突出的增厚部，使得在实现所述字线的所述端部与插塞连接的过程中，不会因为字线厚度过薄而造成字线的击穿，提高了三维存储器制造的成品率，也确保了三维存储器产品的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (16)
1.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。
2.如权利要求1所述的三维存储器，其特征在于，所述字线还具有厚度均匀的字线本体部，所述增厚部位于所述字线本体之上；
所述增厚部的边缘沿水平方向突出于所述字线本体部的边缘。
3.如权利要求1所述的三维存储器，其特征在于，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；
相邻的两个第奇数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于另一层所述字线的边缘，与所述第奇数层的所述字线连接的插塞沿第一方向排列。
4.如权利要求3所述的三维存储器，其特征在于，相邻的两个第偶数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于所述另一层所述字线的边缘，与所述第偶数层的所述字线连接的插塞沿第二方向排列；所述第一方向与所述第二方向呈设定角。
5.如权利要求4所述的三维存储器，其特征在于，所述设定角为90度。
6.如权利要求1至5任一项所述的三维存储器，其特征在于，还包括：层间绝缘层，填充在相邻两层所述字线之间。
7.如权利要求1至5任一项所述的三维存储器，其特征在于，所述字线的材料包括钨。
8.如权利要求1至5任一项所述的三维存储器，其特征在于，所述三维存储器为3D NAND存储器。
9.一种三维存储器的制造方法，其特征在于，包括如下步骤：
提供一衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层字线，所述字线具有沿自所述衬底指向堆叠结构的方向突出的增厚部，所述增厚部位于所述字线的端部，所述字线的所述端部与插塞的一端连接，所述插塞的另一端用于与互连结构连接。
10.如权利要求9所述的三维存储器的制造方法，其特征在于，在所述衬底上形成堆叠结构的具体步骤包括：
形成堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层，所述堆叠层的端部形成有台阶结构，所述台阶结构包含若干层台阶；
去除位于所述台阶表面的所述层间绝缘层，暴露位于所述台阶的牺牲层；
沉积牺牲层材料于暴露的所述牺牲层表面，增加所述牺牲层在端部的厚度；去除所述堆叠层中的牺牲层，形成空隙区域；
填充导电层于所述空隙区域，形成所述字线。
11.如权利要求10所述的三维存储器的制造方法，其特征在于，去除位于所述台阶表面的所述层间绝缘层之前还包括如下步骤：
去除所述牺牲层的端部，在相邻层间绝缘层之间形成一凹槽；
形成层间绝缘材料层，所述层间绝缘材料层至少填充在所述凹槽内。
12.如权利要求11所述的三维存储器的制造方法，其特征在于，沉积牺牲层材料于暴露的所述牺牲层表面的具体步骤包括：
沉积牺牲层材料于已暴露的牺牲层、层间绝缘层和层间绝缘材料层的所述台阶表面；
去除沉积于所述台阶的侧墙表面的牺牲层材料。
13.如权利要求12所述的三维存储器的制造方法，其特征在于，所述堆叠结构中的所述字线沿垂直于所述衬底的方向依次排序；
相邻的两个第奇数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于另一层所述字线的边缘，与所述第奇数层的所述字线连接的插塞沿第一方向排列。
14.如权利要求13所述的三维存储器的制造方法，其特征在于，相邻的两个第偶数层所述字线中，较靠近所述衬底的所述字线的边缘沿水平方向突出于所述另一层所述字线的边缘，与所述第偶数层的所述字线连接的插塞沿第二方向排列；
所述第一方向与所述第二方向呈设定角。
15.如权利要求14所述的三维存储器的制造方法，其特征在于，所述设定角为90度。
16.根据权利要求9-15中任一项所述的三维存储器的制造方法，其特征在于，所述三维存储器为3D NAND存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810341662.3A CN108428703A (zh) | 2018-04-17 | 2018-04-17 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810341662.3A CN108428703A (zh) | 2018-04-17 | 2018-04-17 | 三维存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108428703A true CN108428703A (zh) | 2018-08-21 |
Family
ID=63161308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810341662.3A Pending CN108428703A (zh) | 2018-04-17 | 2018-04-17 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428703A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166854A (zh) * | 2018-09-05 | 2019-01-08 | 长江存储科技有限责任公司 | 三维存储器 |
| CN110211967A (zh) * | 2019-04-19 | 2019-09-06 | 华中科技大学 | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 |
| CN111769115A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111819690A (zh) * | 2020-06-05 | 2020-10-23 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯结构及用于形成其的方法 |
| CN111952319A (zh) * | 2020-08-21 | 2020-11-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| WO2021016922A1 (zh) * | 2019-07-31 | 2021-02-04 | 中国科学院微电子研究所 | L形台阶状字线结构及其制作方法及三维存储器 |
| CN112585758A (zh) * | 2020-11-17 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
| TWI749434B (zh) * | 2019-11-05 | 2021-12-11 | 大陸商長江存儲科技有限責任公司 | 用於在三維記憶體裝置中形成階梯的方法和結構 |
| US11450604B2 (en) | 2020-06-05 | 2022-09-20 | Yangtze Memory Technologies Co., Ltd. | Staircase structure in three-dimensional memory device and method for forming the same |
| WO2023231076A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915398A (zh) * | 2013-01-07 | 2014-07-09 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN106206454A (zh) * | 2016-09-12 | 2016-12-07 | 武汉新芯集成电路制造有限公司 | 一种形成3d nand闪存的方法 |
| US20170005109A1 (en) * | 2014-04-16 | 2017-01-05 | SK Hynix Inc. | Semiconductor device having three-dimensional structure and method of manufacturing the same |
| CN107644876A (zh) * | 2017-08-28 | 2018-01-30 | 长江存储科技有限责任公司 | 台阶结构及其形成方法 |
| CN107731845A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种利用离子注入增大阶梯区域接触窗口的方法 |
| CN107742605A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 一种防止台阶接触孔刻蚀穿通的方法及结构 |
| CN107768377A (zh) * | 2016-08-16 | 2018-03-06 | 三星电子株式会社 | 半导体装置 |
-
2018
- 2018-04-17 CN CN201810341662.3A patent/CN108428703A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915398A (zh) * | 2013-01-07 | 2014-07-09 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| US20170005109A1 (en) * | 2014-04-16 | 2017-01-05 | SK Hynix Inc. | Semiconductor device having three-dimensional structure and method of manufacturing the same |
| CN107768377A (zh) * | 2016-08-16 | 2018-03-06 | 三星电子株式会社 | 半导体装置 |
| CN106206454A (zh) * | 2016-09-12 | 2016-12-07 | 武汉新芯集成电路制造有限公司 | 一种形成3d nand闪存的方法 |
| CN107644876A (zh) * | 2017-08-28 | 2018-01-30 | 长江存储科技有限责任公司 | 台阶结构及其形成方法 |
| CN107731845A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种利用离子注入增大阶梯区域接触窗口的方法 |
| CN107742605A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 一种防止台阶接触孔刻蚀穿通的方法及结构 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166854B (zh) * | 2018-09-05 | 2020-12-15 | 长江存储科技有限责任公司 | 三维存储器 |
| CN109166854A (zh) * | 2018-09-05 | 2019-01-08 | 长江存储科技有限责任公司 | 三维存储器 |
| CN110211967A (zh) * | 2019-04-19 | 2019-09-06 | 华中科技大学 | 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法 |
| WO2021016922A1 (zh) * | 2019-07-31 | 2021-02-04 | 中国科学院微电子研究所 | L形台阶状字线结构及其制作方法及三维存储器 |
| TWI749434B (zh) * | 2019-11-05 | 2021-12-11 | 大陸商長江存儲科技有限責任公司 | 用於在三維記憶體裝置中形成階梯的方法和結構 |
| JP2022535022A (ja) * | 2019-11-05 | 2022-08-04 | 長江存儲科技有限責任公司 | ３次元メモリデバイスにおいて階段を形成するための方法および構造 |
| US11950418B2 (en) | 2019-11-05 | 2024-04-02 | Yangtze Memory Technologies Co., Ltd. | Method and structure for forming stairs in three-dimensional memory devices |
| US11552097B2 (en) | 2019-11-05 | 2023-01-10 | Yangtze Memory Technologies Co., Ltd. | Method and structure for forming stairs in three-dimensional memory devices |
| US11233007B2 (en) | 2020-06-05 | 2022-01-25 | Yangtze Memory Technologies Co., Ltd. | Staircase structure in three-dimensional memory device and method for forming the same |
| CN111819690B (zh) * | 2020-06-05 | 2021-05-14 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯结构及用于形成其的方法 |
| US11450604B2 (en) | 2020-06-05 | 2022-09-20 | Yangtze Memory Technologies Co., Ltd. | Staircase structure in three-dimensional memory device and method for forming the same |
| US11699659B2 (en) | 2020-06-05 | 2023-07-11 | Yangtze Memory Technologies Co., Ltd. | Staircase structure in three-dimensional memory device and method for forming the same |
| CN111819690A (zh) * | 2020-06-05 | 2020-10-23 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯结构及用于形成其的方法 |
| US12002757B2 (en) | 2020-06-05 | 2024-06-04 | Yangtze Memory Technologies Co., Ltd. | Staircase structure in three-dimensional memory device and method for forming the same |
| CN111769115A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111769115B (zh) * | 2020-06-11 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111952319A (zh) * | 2020-08-21 | 2020-11-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN112585758A (zh) * | 2020-11-17 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
| CN112585758B (zh) * | 2020-11-17 | 2023-06-02 | 长江先进存储产业创新中心有限责任公司 | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 |
| WO2023231076A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108428703A (zh) | 三维存储器及其制造方法 | |
| US8748966B2 (en) | Three dimensional non-volatile memory device and method of manufacturing the same | |
| CN102683291B (zh) | 制造3d非易失性存储器件的方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| CN109686739A (zh) | 3d存储器件及其制造方法 | |
| CN108493192A (zh) | 三维存储器及其制造方法 | |
| TW201826504A (zh) | 半導體裝置 | |
| CN108336088A (zh) | 存储装置及其制造方法 | |
| CN109427803A (zh) | 三维半导体存储器件 | |
| CN110349966A (zh) | 3d存储器件的制造方法及3d存储器件 | |
| CN107293549B (zh) | 半导体结构及其制造方法 | |
| CN103426917A (zh) | 非易失性存储器件及其制造方法 | |
| CN109390348A (zh) | 3d存储器件及其制造方法 | |
| CN110364532A (zh) | 垂直通道存储器中的自对准二硅硅化物位线与源极线着陆垫 | |
| CN109712988A (zh) | 3d存储器件及其制造方法 | |
| CN110299366B (zh) | 三维存储器及其形成方法 | |
| CN109585454A (zh) | 3d存储器件及其制造方法 | |
| CN110277404A (zh) | 3d存储器件及其制造方法 | |
| CN109524416A (zh) | 制造存储器件的方法及存储器件 | |
| CN107482017A (zh) | 一种3d nand闪存沟道孔的制备工艺 | |
| CN109712983A (zh) | 3d存储器件及其制造方法 | |
| CN208298828U (zh) | 三维存储器 | |
| CN208208759U (zh) | 三维存储器 | |
| CN105870121B (zh) | 三维非易失性nor型闪存 | |
| CN108933145B (zh) | 三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180821 |