CN107852829A - 印刷电路板 - Google Patents
印刷电路板 Download PDFInfo
- Publication number
- CN107852829A CN107852829A CN201680040215.3A CN201680040215A CN107852829A CN 107852829 A CN107852829 A CN 107852829A CN 201680040215 A CN201680040215 A CN 201680040215A CN 107852829 A CN107852829 A CN 107852829A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- pcb
- circuit board
- bus plane
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0064—Earth or grounding circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明的目的是提供能够抑制来自电源布线的EMI放射的印刷电路板。为了实现该目的,本发明的印刷电路板包括:多个接地层,所述多个接地层被设置在印刷电路板中;电源层,该电源层被置于多个接地层之间;以及通孔,该通孔被设置为至少沿着印刷电路板的周边并且连接多个接地层,其中根据与要抑制的电磁波的最大频率相对应的波长来以一定地间隔设置通孔。此外,本发明的印刷电路板包括:电源层,该电源层被设置在印刷电路板中并且被置于电源层上方与下方的接地层之间;以及多个通孔,所述多个通孔连接电源层的上方和下方的接地层,其中多个通孔被设置在电源层处和电源层附近并且根据与要抑制的电磁波的最大频率相对应的波长而分隔开一定间隔。
Description
技术领域
本发明涉及一种抑制电磁干扰(EMI)的印刷电路板,尤其是涉及一种抑制由电源噪声所引起的EMI的印刷电路板。
背景技术
近年来,信息通信设备的容量越来越大导致信号速度或设备尺寸增大并且导致设备内部的电源噪声的频率较高或谐振模式的多用途,从而难以符合诸如信息技术设备的干扰自愿控制委员会(VCCI)这样的EMI规程。
如下所述,虽然已经提出了EMI减少技术,但是EMI放射尚未解决。
PTL 1(日本未审专利申请公开No.2013-254759)公开了如下技术,即沿着电路板的周边布置方形环状的GND布线并且该方形环状的GND布线通过多个GND通孔与板中的GND层连接(PTL 1中的段落[0014]至[0019]、图1等等)。虽然通过布置GND通孔来抑制EMI会有一些效果,但是因为由于形状为方形环状的GND布线而存在大间隙,电磁波从该间隙漏出。
另外,PTL 2(日本未审专利申请公开No.H10-270862)和PTL 3(日本未审专利申请公开No.2001-53449)公开了如下技术,即通过使大规模集成电路(LSI)的馈电布线具有电感器而增大了外部电源的阻抗,从而抑制了电源噪声传播到外部(PTL 2中的段落[0023]、[0025]、图2、3以及PTL 3中的段落[0036]至[0037]、图2、3)。然而,如同传输路径一样,电源噪声使电磁波通过电源与GND之间而传播到其周围,以致难以从根本上抑制EMI。
另外,PTL 4(日本未审专利申请公开No.H11-220263)描述了一种用于促进电磁波噪声减少的印刷布线板。印刷布线板1具有作为中间层的其上布线有信号图案2的信号层3以及其上布线有电源图案4的电源层5。信号层3和电源层5嵌入在绝缘材料6中。在印刷布线板1的一个表面(上表面)和相反表面(下表面)上分别设置了接地图案7和8。一个表面和相反表面的接地图案通过遍布印刷布线板1的通孔11连接(段落[0008]至[0011]、图1、图2)。此外,还描述了在信号层和电源层周围形成方形环状的接地图案以防止电磁噪声(段落[0020]至[0024]、图13、14)。
另外,PTL 5(日本未审专利申请公开No.2007-234500)描述了用于阻挡来自形成于柔性板之上的信号布线的电磁波的技术。在其上布置有多个高速传输路径(信号布线)的基座11的一个表面和相反表面这两者上形成接地图案,并且这两个接地图通过多个通孔1s连接(段落[0048]至[0053]、图1、3、5)。此外,PTL 5还描述了多个通孔1s之间的每个间隔等于或低于特定电磁波的半波长,从而阻挡了波长等于或大于特定电磁波的电磁波(段落[0063])。
[引文列表]
[专利文献]
[PTL 1]:日本未审专利申请公开No.2013-254759
[PTL 2]:日本未审专利申请公开No.H10-270862
[PTL 3]:日本未审专利申请公开No.2001-53449
[PTL 4]:日本未审专利申请公开No.11-220263
[PTL 5]:日本未审专利申请公开No.2007-234500
[PTL 6]:日本未审专利申请公开No.2000-216509
发明内容
[本发明要解决的技术问题]
PTL 4(日本未审专利申请公开No.H11-220263)的目的在于防止来自电源布线和信号布线的EMI。另外,PTL 5(日本未审专利申请公开No.2007-234500)的目的在于抑制来自信号布线的电磁波而不抑制来自电源布线的电磁波。
PTL 4和PTL 5这两者的目的均在于抑制来自信号布线的电磁波。然而,就发明人所知,电磁波在信号布线的横向方向(布线的宽度和厚度方向)上的流仅有一点点,因为在信号布线中的大部分能量传播发生在传输方向(在布线的纵向方向)上。电磁波被称为倏逝波,并且倏逝波的能量仅保持在小而窄的范围内。从这个问题来看,EMI主要是由电源布线造成的。
本发明的目的是解决上述问题并且提供一种能够抑制来自电源布线的EMI放射的印刷电路板。
[问题的解决方案]
本发明是一种印刷电路板,该印刷电路板包括:多个接地层,所述多个接地层被设置在印刷电路板中;电源层,该电源层被置于多个接地层之间;以及通孔,该通孔被至少沿着印刷电路板的周边设置并且连接多个接地层,其中以根据与要被抑制的电磁波的最大频率相对应的波长的间隔来设置所述通孔。
此外,本发明是一种印刷电路板,该印刷电路板包括:电源层,该电源层被设置在印刷电路板中并且被置于电源层上方与下方的接地层之间;以及多个通孔,所述多个通孔连接电源层的上方和下方的接地层,其中多个通孔被设置在电源层处和电源层附近并且以根据与要抑制的电磁波的最大频率相对应的波长的间隔被分隔开。
[本发明的有益效果]
根据本发明,可设置能够抑制来自电源布线的EMI放射的印刷电路板。
附图说明
图1是对本发明的第一示例性实施例的印刷电路板进行说明的平面图和横截面图;
图2是对从印刷电路板所产生的EMI放射的机制进行说明的示意性横截面图;
图3是对通过GND通孔来阻挡电磁波的机制进行说明的示意图;
图4是对第一示例性实施例中的电磁场分析的分析模型进行说明的示意图;
图5是对当未形成GND通孔时印刷电路板的内部和外部的电场强度的分析结果进行说明的示意图;
图6是对当在图5中没有形成GND通孔时位于板外的观察点处的探针所测量的频率与电场强度之间的关系进行分析的结果;
图7是对当沿着板的周边形成了仅单层(单行)的GND通孔时的印刷电路板的内部和外部的电场强度的分析结果进行说明的示意图;
图8是与图6相似的对图7的配置进行分析的示意图;
图9是对当在整个板中形成了GND通孔时的印刷电路板的内部和外部的电场强度的分析结果进行说明的示意图;
图10是与图6相似的对图9的配置进行分析的示意图;
图11是对当沿着板的周边径向地形成了双回路(双行)的GND通孔时的印刷电路板的内部和外部的电场强度的分析结果进行说明的示意图;
图12是对当沿着板的周边径向地形成了三回路(三行)的GND通孔时的印刷电路板的内部和外部的电场强度的分析结果进行说明的示意图;
图13是对当分别在图11、12中径向地形成了双回路和三回路的GND通孔时位于板外的观察点处的探针所测量的频率与电场强度之间的关系进行分析的结果;
图14是对本发明的第三示例性实施例进行说明的平面图和横截面图;和
图15是仅在某些部分中形成了本发明的第三示例性实施例的上GND层的平面图和横截面图。
具体实施方式
(第一示例性实施例)
将使用图1至图5对本发明的第一示例性实施例进行描述。
(配置的描述)
图1是对本发明的第一示例性实施例的印刷电路板1进行说明的平面图和横截面图。横截面图说明了沿着平面图中的点划线A-A'所截取的横截面。为了便于理解,横截面被呈现为不是通过沿着直线切割的而是通过沿着折线截取的以便通过包含电源层的位置。印刷电路板1是多层印刷电路板,在该多层印刷电路板中通过将绝缘层置于其之间而形成电源层5和信号布线6。
在至少部件表面的正下方(在图1中其上设置有LSI 2的一个表面侧)和焊料表面的正上方(与部件侧相对的相反表面侧)上形成了GND层41、42、43以作为形成于板的整个区域之中的接地(实心平面接地)。应当注意的是在图1中省略了对焊料的说明。在板的整个表面上,GND通孔3以间隔d被布置在栅格图案中(随后所述)并且连接至少两个GND层(GND层41、42)。在本示例性实施例中,GND通孔3通过贯穿GND层41、42、43而连接所有GND层41、42、43。电源布线51、52、53形成于印刷电路板1的同一层中并且被置于GND层41、42之间。在下文中,在一些情况下,还将电源布线51、52、53统称为电源层5。在实现诸如LSI2这样的部件的位置中,可以省略GND通孔3。存在GND通孔3贯穿电源层5的位置。在该贯穿位置中,在GND通孔3与电源层5之间存在间隙(间距),并且该间隙填充有绝缘材料。
(操作的描述)
将使用图2来描述从印刷电路板1所产生的EMI放射的机制。在本示例性实施例中所应用的板配置是被置于GND层4(对应于GND层41、42)之间的电源层5(对应于电源布线51、52、53)。通过集成电路(IC)的操作,电源电流被改变,并且电源层5与GND层3之间的电势随后改变,即电场改变,从而产生电磁波。这在图2中用噪声源90来说明。所产生的电磁波进一步通过电源层5与GND层4之间而传播到所有方向,就像传输路径一样。所传播的电磁波进一步传播通过例如GND层42与GND层43之间或者其它电源层与GND层之间(甚至在不存在电源层5的范围内)或者电源层与电源层之间,就像传输路径一样,直到板的边缘。从板的边缘传播到板外的电磁波是EMI放射。
图3说明了通过GND通孔3来阻挡电磁波的机制。理想地,GND通孔3具有零阻抗并且不允许除了其波节位于GND通孔3处的电磁波之外的电磁波通过。实际上,因为GND通孔3不具有零阻抗,因此行进的电磁波在衰减的同时行进。这在图3中被示为噪声行波。因此,具有比栅格间隔d短的波长λ1的电磁波可传播(传输)越过由多个GND通孔3所形成的栅格。然而,具有比栅格间隔d长的波长λ2的下述电磁波无法传播越过栅格并被反射,所述电磁波表现为如同进入到金属板之中(阻抗为零)。
通过利用这种特性,通过使用比要作为EMI被抑制的频率的波长足够窄的栅格间隔来布置多个GND通孔3可抑制电磁波,其中假定该间隔比波长的四分之一(从波节到波腹)更窄。将作为EMI被抑制的频率的上限设定为fmax,将印刷电路板的相对介电常数设定为εr,并且将光速设定为C0,从而能够导出以下条件:
d≤λ/4=C0/(4·fmax·√εr)(数学公式1)
如图3所说明,波长大于λ/2的电磁波无法通过GND通孔3的栅格。如果GND通孔3是理想导体,则其每个间隔可以被定义为λ/2。然而,如果间隔被定义为λ/2,则电磁波可通过GND通孔3的栅格,因为实际通孔不是理想导体。因此,已经通过将栅格间隔设定为λ/4来定义数学公式1。采用印刷电路板的相对介电常数为4并且要抑制的最大频率fmax为1GHz,得到:
d≤3×108/(4×1×109×√4)=37.5mm
为了验证这些效果,制作了像图4的用于电磁场分析的分析模型,并且通过电磁场分析来验证该效果。分析模型如下:在印刷电路板1中形成两个GND层4,并且将电源层5置于两个GND层4之间;在该模型中,通过置于GND层4与电源层5之间的噪声源90来施加噪声,并且此后对通过施加噪声的电磁波的电场强度进行分析。
分析结果如在图5至图10中所说明的。情况如下:在图5和图6中,在印刷电路板中没有布置GND通孔;在图7和图8中,仅沿着印刷电路板的周边布置有GND通孔;在图9和图10中,在整个印刷电路板中布置有GND通孔。在图5、7或9中,在印刷电路板1的中心部分处的黑色最小方形是电源层5。虽然实际电源层(电源布线)具有细长形状,但是为了简化分析,该分析是在此电源层是正方形的假设下做出的。此外,图5、7或9的右上侧的标度从零指向负数值。当数值指向负数时,电场强度较低;当数值接近零时,电场强度较高。其单位是dB·V/m,并且使用“max dB·V/m”为单位来表示图中的标度,因为在图中绘制了注入能量被假定为最大值(0dB或1)的相对值。
图5是当未形成通孔时印刷电路板的内部和外部的电场强度的分析结果。图5说明了由于来自电源布线的电场泄漏到板外而产生EMI放射这样的状态。
图6是与印刷电路板不具有图5的通孔有关的对位于板外的观察点(图中符号×)处的探针所测量的频率与电场强度之间的关系进行说明的视图。横轴示出了频率(GHz)并且纵轴示出了用dB表示的电场强度(dB·V/m)。参考图6,一旦频率等于或超过1GHz,电场强度可达-40dB·V/m之上的零dB·V/m。
图7是当沿着印刷电路板的周边形成了仅单层(单行)的GND通孔时印刷电路板1的内部和外部的电场强度的分析结果。虽然与图5相比图7进一步改进,但是它说明了在板1的外部仍产生EMI放射这样的状态。
图8是与图6相类似的对图7的配置进行分析的结果并且说明了下述状态,其中虽然进一步改进了,但是电场强度仍然较高,从而在板外产生EMI放射。
图9是当在整个板中形成了通孔时印刷电路板1的内部和外部的电场强度的分析结果。图9说明了下述状态,即没有EMI放射到板1的外部,并且还在板1的内部,电磁波停留在电源层5的周围。
图10是与图6相似的对图9的配置进行分析的结果并且说明了在整个测量频率范围内电场强度低于-80dB·V/m,从而得到显著改善。
(效果的描述)
通过在整个板表面中的栅格图案中设置GND通孔可抑制电源噪声传播到印刷电路板的周围,从而能够抑制EMI放射。
应当注意的是在图1中,所有三条电源布线51、52、53均位于同一层上。然而,一些电源布线可以位于板上的另一层上或者所有电源层可以位于不同的层上,只要每个电力布线被置于每个电力布线上方和下方的并且通过GND通孔3连接的GND层之间。例如,当电源布线51不位于GND层41与42之间而是位于图1中的GND层42与43之间时,GND层42、43以及使其之间连接的GND通孔抑制了电磁波从电源布线51放射到外部。此外,当电源布线53不位于GND层41与42之间而是位于GND层41与其上设置有LSI的一个表面之间时,在GND层41与这一个表面之间设置新的GND层。
另外,如上所述,通过采用印刷电路板的相对介电常数为4并且要抑制的最大频率fmax为1GHz来计算上述(数学公式1),栅格间隔d等于或低于37.5mm。然而,PTL 4(日本未审专利申请公开No.11-220263)描述了当电磁波噪声为1GHz时通孔之间的间隔为20mm的正方形(第[0011]段)。PTL 4中的栅格间隔(必需如20mm这样相对较窄)与本示例性实施例中的栅格间隔(可以是如37.5mm这样相对较宽的栅格间隔)之间存在差异。认为这种差异是由PTL 4中的目的所引起的,以防止来自电源布线和信号布线这两者的EMI,而本示例性实施例的目的在于防止来自电源布线的EMI。
(第二示例性实施例)
在图7中所分析的条件下,虽然仅沿着板的周边布置了单回路的GND通孔3,但是在板1的外部产生了EMI放射。通过不是在整个板表面上布置GND通孔3而是在板上径向地布置成双回路、三回路、或其更多回路来提供用于防止电磁波行进的效果。
图11和图12分别是当布置了GND通孔的双回路以及布置了其三回路时印刷电路板1的内部和外部的电场强度的分析结果。在图11和12这两者中,没有观察到EMI放射到板外。图13是与图11、12有关的由位于板外的观察点处的探针所测量的频率与电场强度之间的关系进行分析的结果。为了比较,图13还附加地说明了当没有布置GND通孔(图5、6)以及仅布置其单回路(图7、8)时的结果。
还在PTL 4(日本未审专利申请公开No.11-220263)中,虽然在信号层和电源层的周围形成有方形环状的接地图案,但是仅在印刷布线板的周边形成单层接地图案,以至于不足以抑制EMI放射到板外。因为通孔不是理想导体并且具有一定程度的阻抗,如在(数学公式1)中所描述的。通过将通孔的行数增大到双回路、三回路等等充分地限制了电磁波。
(第三示例性实施例)
图14是对本发明的第三示例性实施例进行说明的平面图以及沿着其B-B'所截取的横截面图。在B-B'横截面图中,IC被省略。在第一和第二示例性实施例中,抑制了电源噪声传播到印刷电路板的外部。在本示例性实施例中,抑制了电源噪声传播到板中的电源层的周围。
在本示例性实施例中,电源层(即IC 54的馈电布线)位于比IC 21更下的层中,并且沿着平面图的垂直方向而穿过印刷电路板1。GND层401和GND层402分别形成于IC 54的馈电布线的上方和下方,并且仅将GND通孔3设置在作为电源噪声的源的IC 54的馈电布线的周围。在图14中,存在贯穿IC 54的馈电布线并且形成于IC 54的馈电布线的每一侧之上的GND通孔3。像第一示例性实施例一样,在贯穿IC 54的馈电布线的GND通孔3中,在贯穿位置处在GND通孔3与电源层5之间存在间隙(间距),并且该间隙填充有绝缘材料。应当注意的是在IC 21的上方和下方未形成有GND通孔3。在图14中,说明了包含IC 21的横截面,因此未说明贯穿IC 54的馈电布线的GND通孔。
此外,虽然分别在IC 54的馈电布线的左侧和右侧中形成了三行和四行的GND通孔3(在IC 21的左侧和右侧,其每侧上三行),出于与上述当布置在板的周边时类似的原因,可以在IC 54的馈电布线的每一侧布置至少两行GND通孔。
在本示例性实施例中,不需要为了抑制EMI而沿着印刷电路板1的周边或在整个印刷电路板1中形成GND通孔。因此,可以以更高密度布置其它部件和布线,并且还存在很大的设计自由度。
此外在图14中,GND层401、402这两者都是平面接地。然而,可以仅在与电源层相重叠的范围内以及在电源层的两侧都形成GND通孔3的范围内形成两个GND层中的任一个。图15是其平面图以及沿着平面图中的C-C'所截取的横截面图。在C-C'横截面的视图中,省略IC 21。仅在平面图中与IC 54的馈电布线相重叠的范围内以及在形成有GND通孔3的范围内形成电源层的上GND层404。
此外,在印刷电路板中通常形成多个电源层。当在多个电源层当中存在抑制了EMI放射的多个电源层时,还对每个电源层形成了GND层404。
应当注意的是在图14中,位于顶层的GND层403不用于将电源层置于GND层之间并且主要用于控制信号布线61的阻抗。如果在与信号层相同的层中存在电源层,则GND层403提供了抑制EMI的功能。
(第四示例性实施例)
在上述第三示例性实施例中,在电源层的上方、下方、以及周围形成GND层和GND通孔。第三示例性实施例可以与下述结构相组合,所述结构用于通过沿着在第二示例性实施例中所描述的印刷电路板的周边径向地形成在一些回路中的GND通孔来抑制EMI。通过这样的组合,可抑制EMI放射到板内的电源层的周围。此外,即使当具有比期望强度更高强度的EMI放射被放射到电源层的外部时,也可抑制EMI放射到印刷电路板的外部。
(第五示例性实施例)
在上述第一至第四示例性实施例中,尽管GND通孔被布置成与印刷电路板或电源层的周边平行,但是GND通孔可以被布置成之字形,即被布置成与板的周边交错。在这样的布置中,通孔之间的间隔可变窄。因此,形成有通孔的范围的区域可更小。
[工业适用性]
本发明可用于电子电路设计和信息通信设备的制造等等。
通过示例性示例的方式利用上述示例性实施例已对本发明进行了说明。然而,本发明不局限于上述示例性实施例。也就是说,在本发明的范围之内,本领域技术人员可以理解的各个方面适用于本发明。
本申请要求于2015年7月8日提交的日本专利申请No.2015-137091的优先权,其全部公开被并入本文。
[参考标记列表]
1 印刷电路板
2 LSI
3 GND通孔
41、42、43、401、402、403、404 GND层
5 电源层
51、52、53 电源布线
6 信号布线
21 IC
Claims (9)
1.一种印刷电路板,包括:
多个接地层,所述多个接地层被设置在印刷电路板中;
电源层,所述电源层被置于所述多个接地层之间;以及
通孔,所述通孔被沿着至少所述印刷电路板的周边设置,并且连接所述多个接地层,
其中,以根据波长的间隔来设置所述通孔,所述波长与要被抑制的电磁波的最大频率相对应。
2.一种印刷电路板,包括:
电源层,所述电源层被设置在印刷电路板中,并且被置于所述电源层上方与下方的接地层之间;以及
多个通孔,所述多个通孔连接所述电源层上方和下方的所述接地层,
其中,所述多个通孔被设置在所述电源层处和所述电源层附近,并且以根据波长的间隔被分隔开,所述波长与要被抑制的电磁波的最大频率相对应。
3.根据权利要求2所述的印刷电路板,包括:
通孔,所述通孔被沿着所述印刷电路板的周边设置,并且连接多个接地层,
其中,以根据波长的间隔来设置所述通孔,所述波长与要被抑制的电磁波的最大频率相对应。
4.根据权利要求1至3中的任一项所述的印刷电路板,
其中,所述间隔的每一个等于或小于与要被抑制的电磁波的最大频率相对应的所述波长的四分之一。
5.根据权利要求1至4中的任一项所述的印刷电路板,
其中,所述通孔被设置成至少双行。
6.根据权利要求1至5中的任一项所述的印刷电路板,
其中,所述多个接地层是平面接地的层。
7.根据权利要求2或3所述的印刷电路板,
其中,所述电源层上方和下方的所述接地层中的一个接地层形成于与所述电源层相重叠的范围内以及在所述电源层的两侧形成有所述通孔的范围内。
8.根据权利要求1至7中的任一项所述的印刷电路板,包括:
多个电源层,
其中,当所述多个电源层中的至少一个电源层形成于与所述多个电源层中的其它电源层不同的层上时,所述多个电源层中的形成于所述不同的层上的所述一个电源层也被置于所述多个电源层中的所述一个电源层上方和下方的所述接地层之间。
9.根据权利要求1至8中的任一项所述的印刷电路板,
其中,所述通孔被布置成与所述印刷电路板或所述电源层的周边相平行或者相对于所述印刷电路板或所述电源层的周边倾斜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-137091 | 2015-07-08 | ||
JP2015137091 | 2015-07-08 | ||
PCT/JP2016/003168 WO2017006552A1 (ja) | 2015-07-08 | 2016-07-04 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107852829A true CN107852829A (zh) | 2018-03-27 |
Family
ID=57684965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680040215.3A Pending CN107852829A (zh) | 2015-07-08 | 2016-07-04 | 印刷电路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10375818B2 (zh) |
JP (1) | JPWO2017006552A1 (zh) |
CN (1) | CN107852829A (zh) |
WO (1) | WO2017006552A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020164494A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 一种抗干扰电路板及终端 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6950747B2 (ja) * | 2017-11-16 | 2021-10-13 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
WO2019098011A1 (ja) * | 2017-11-16 | 2019-05-23 | 株式会社村田製作所 | 樹脂多層基板、電子部品およびその実装構造 |
JP6584569B1 (ja) * | 2018-04-06 | 2019-10-02 | 三菱電機株式会社 | プリント基板 |
JP2020202255A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社デンソー | 電子装置 |
GB2618320A (en) * | 2022-04-28 | 2023-11-08 | Energy Res Lab Ltd | Electronic device with an embedded HFAC power distribution bus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068801A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | プリント配線板 |
US20030077924A1 (en) * | 2001-10-24 | 2003-04-24 | Kyocera Corporation | High-frequency wiring board |
US20120325537A1 (en) * | 2010-03-08 | 2012-12-27 | Nec Corporation | Circuit board, electronic apparatus, and noise blocking method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988421B2 (ja) | 1997-03-24 | 1999-12-13 | 日本電気株式会社 | Emi抑制多層プリント基板 |
JPH11220263A (ja) | 1998-01-29 | 1999-08-10 | Oki Electric Ind Co Ltd | プリント配線板 |
JP3784188B2 (ja) | 1999-01-21 | 2006-06-07 | 京セラ株式会社 | 電子部品搭載用配線基板 |
JP3267274B2 (ja) | 1999-08-13 | 2002-03-18 | 日本電気株式会社 | 多層プリント基板 |
JP2007088102A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Xerox Co Ltd | プリント基板 |
JP2007234500A (ja) | 2006-03-03 | 2007-09-13 | Jst Mfg Co Ltd | 高速伝送用fpc及びこのfpcに接続されるプリント基板 |
JP2009224566A (ja) * | 2008-03-17 | 2009-10-01 | Nec Corp | 回路、半導体回路 |
JP2013254759A (ja) | 2012-06-05 | 2013-12-19 | Hitachi Ltd | 回路基板及び電子機器 |
-
2016
- 2016-07-04 CN CN201680040215.3A patent/CN107852829A/zh active Pending
- 2016-07-04 JP JP2017527078A patent/JPWO2017006552A1/ja active Pending
- 2016-07-04 WO PCT/JP2016/003168 patent/WO2017006552A1/ja active Application Filing
- 2016-07-04 US US15/737,876 patent/US10375818B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068801A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | プリント配線板 |
US20030077924A1 (en) * | 2001-10-24 | 2003-04-24 | Kyocera Corporation | High-frequency wiring board |
US20120325537A1 (en) * | 2010-03-08 | 2012-12-27 | Nec Corporation | Circuit board, electronic apparatus, and noise blocking method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020164494A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 一种抗干扰电路板及终端 |
US11903122B2 (en) | 2019-02-15 | 2024-02-13 | Huawei Technologies Co., Ltd. | Anti-interference circuit board and terminal |
Also Published As
Publication number | Publication date |
---|---|
WO2017006552A1 (ja) | 2017-01-12 |
JPWO2017006552A1 (ja) | 2018-04-05 |
US10375818B2 (en) | 2019-08-06 |
US20180235076A1 (en) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107852829A (zh) | 印刷电路板 | |
US7253788B2 (en) | Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation | |
US8952265B2 (en) | Electromagnetic interference noise reduction package board | |
KR101072591B1 (ko) | Emi 노이즈 저감 인쇄회로기판 | |
US8907748B2 (en) | Common-mode suppression filter for microstrip 10-Gb/s differential lines | |
KR100294957B1 (ko) | 프린트배선판 | |
JP2794136B2 (ja) | 多層プリント回路基板 | |
Ye et al. | EMI mitigation with multilayer power-bus stacks and via stitching of reference planes | |
US7839654B2 (en) | Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS) | |
JP4736988B2 (ja) | 多層プリント基板 | |
US20120325537A1 (en) | Circuit board, electronic apparatus, and noise blocking method | |
CN203951671U (zh) | 一种具有良好电磁兼容性能的pcb结构 | |
JP5863801B2 (ja) | 高周波に使用するための多平面印刷配線板 | |
JP2013539218A5 (zh) | ||
Wu et al. | Modeling and optimal design of shorting vias to suppress radiated emission in high-speed alternating PCB planes | |
WO2017006553A1 (ja) | プリント配線基板 | |
KR20110032601A (ko) | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 | |
Tseng et al. | Analytical solutions for the radiated emission of parallel microstrip traces | |
JPH11220263A (ja) | プリント配線板 | |
CN103081576A (zh) | 配线基板和电子设备 | |
JPH09205290A (ja) | 低emi構造を有する回路基板 | |
KR101021552B1 (ko) | Emi 노이즈 저감 인쇄회로기판 | |
JP2003218541A (ja) | Emi低減構造基板 | |
Lindseth | Effectiveness of PCB perimeter Via fencing: Radially propagating EMC emissions reduction technique | |
JP3610114B2 (ja) | プリント配線板および設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180327 |
|
WD01 | Invention patent application deemed withdrawn after publication |