JP3610114B2 - プリント配線板および設計方法 - Google Patents
プリント配線板および設計方法 Download PDFInfo
- Publication number
- JP3610114B2 JP3610114B2 JP06262995A JP6262995A JP3610114B2 JP 3610114 B2 JP3610114 B2 JP 3610114B2 JP 06262995 A JP06262995 A JP 06262995A JP 6262995 A JP6262995 A JP 6262995A JP 3610114 B2 JP3610114 B2 JP 3610114B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- power supply
- wiring board
- printed wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、プリント配線板で発生する可能性の有る放射ノイズを効率良く抑えるプリント配線板の設計方法およびそのような放射ノイズの発生することの少ないプリント配線板に関する。
【０００２】
【従来の技術】
プリント配線板に電源パターンやグランドパターンを形成する場合には多層構造とすることがおおい。多層構造のプリント配線板では、内層側に電源パターンやグランドパターンを形成する一方、搭載部品等が装着される表層側に信号パターンを形成する。一方、両面プリント配線板や片面プリント配線板では信号パターンのない空きスペースを電源パターンやグランドパターンとして形成することが一般的である。
【０００３】
従来、プリント配線板に形成される電源パターンやグランドパターンは、放射ノイズ源として問題となる信号周波数との関連性について特に考慮していない。このため、電源パターンが形成された層や、グランドパターンが形成された層のインダクタンスが非常にばら付いており、ある部分のインダクタンスが他の部分に対して著しく高くなっているため、ここに直流電流が流れると電位変動が起こって高レベルの放射ノイズを発生する原因となる。特に、プリント配線板上のＩＣや発振器等の能動素子等の間で信号のやり取りが行なわれると、配線パターンに電流が流れこの電流の周りに磁界が発生する。また、電流が流れる導体がインピーダンスをもっていれば導体の位置の違いによる電位差が生じ電界が発生する。これら発生した磁界や電界は遠方へと拡散放射していく過程で平面波となる。この放射ノイズが他の信号に影響を与え、その他の信号において、反射ノイズ、クロストーク、あるいは遅延と行った問題として現出する。
【０００４】
従来、放射ノイズによる悪影響を防止するために、パターン上に抵抗を入れたり、高周波成分をカットするために周波数特性をもったインダクタやキャパシタを入れたりしていた。しかしながら、このような部品の後付による防止対策は設計変更やコストアップを招く。例えば、特公平１−４７０３２号では、図１に示すように、プリント基板の裏面において平行な複数のグランドライン１２１，１２１と同じく平行な複数の電源（例えばＶＣＣ）ライン１２２，１２２…を設け、表面に裏面のグランドライン１２１，１２１…と電源ライン１２２，１２２…に直交させて平行な複数のグランドライン１３１，１３１…と同じく平行な複数の電源ライン１３２，１３２…を設けている。図２に示すように、裏面の各々のグランドライン１２１は表面のグランドライン１３１と交叉点においてスルーホール１３６によって導通する。同じく、裏面の各々の電源ライン１２２は表面のグランドライン１３２と交叉点においてスルーホール１３４によって導通する。また、電源ラインとグランドラインとは所定の複数の位置においてノイズ防止用のキャパシタを介して互いに接続されている。この配線基板は、図１から明らかなように、ＩＣ素子を基板上に配置する目的のために、ＩＣのリードピンを挿入するための複数のスルーホール１５０，１５０，…が設けられている。ＩＣが挿入されるときは、そのＩＣが１４ピンを有するＤＩＰ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）タイプの場合には、電源ピン（１４番のピンは）は、図２に示すように、スルーホール１１０に挿入される。隣のＩＣのグランドピン（７番ピン）はスルーホール１１１に挿入される。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明の発明者達がこの従来技術のプリント基板をテストしてみたところ、折角ノイズ防止用のキャパシタをこの基板に設けたにも拘わらず、前述の放射ノイズのレベルが減少していないことが判明した。これは、ノイズ防止用のキャパシタが同じＩＣの電源ピンとグランドピンとを結ぶのではなく、異なるＩＣの電源ピンとグランドピンを結んでいるからである。このためにノイズの抑制効果が低いのである。
【０００６】
この原因を調査した結果次のような結論に到達した。即ち、この従来技術では、図１のようにグランドラインと電源ラインとを互いに直交させて格子状に配置させるのは、格子間隔をＩＣのパッケージの長さに対応させるためであり、このような対応関係により、ＩＣの電源ピンとグランドピン（これらのピンはＤＩＰタイプのＩＣでは、長手方向の両端にある）とが夫々、スルーホール１１０とスルーホール１１１に挿入されることを狙っているからである。ところが近年のＩＣは動作周波数が高く、ＩＣの長手方向の長さ程度の間隔で電源ラインとグランドラインとを配置した場合には、信号ラインあるいは電源ラインから放射される放射電磁波のレベルがかなり大きいのである。発明者達は、この高レベルの電磁波の存在が自回路あるいは別の回路に影響を与え誤動作を引き起こすことを見いだした。
【０００７】
【課題を解決するための手段】
本発明の目的は、放射ノイズを効率良く抑制し得るプリント配線板の設計方法を提供することにある。上記課題を達成するための本発明の設計方法は、
互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、該互いに平行して延設された複数の第１の電源ラインの間、及び該互いに平行して延設された複数の第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板を設計する方法であって、
ａ：放射電磁波として問題となる周波数を決定し、
ｂ：該周波数に基づいて、互いに隣り合う前記スルーホールの間隔を決定することを特徴とする。
【０００８】
また、上記設計方法は、前記問題となる周波数を、前記プリント配線板を構成する材料の誘電率によって補正することを特徴とする。また、上記設計方法は、前記問題となる周波数を、前記プリント配線板を流れる信号に含まれる５０次以下の高次高調波の周波数とすることを特徴とする。また、上記設計方法は、前記問題となる周波数を、前記プリント配線板に実装されるＩＣ素子立ち上がり特性ｔ r 若しくは立ち下がり特性ｔ ｆ に基づいて決定することを特徴とする。
【０００９】
また、上記設計方法は、前記スルーホールの間隔を、前記問題となる周波数に対応する波長の略２０分の１以下の長さにすることを特徴とする。また、上記設計方法は、前記スルーホールの間隔は、前記問題となる周波数により導かれる間隔以下の離間距離を有する前記電源ラインの間隔であることを特徴とする。
【００１０】
また、上記設計方法は、前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホール同士もしくは、第２のスルーホール同士の間隔であることを特徴とする。
【００１１】
また、上記設計方法は、前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホールと第２のスルーホールの間隔であることを特徴とする。
【００１２】
また、上記設計方法は、前記第１の電源ラインと前記第１のグランドラインは、互いが交互に平行して繰り返して配置されて、前記第２の電源ラインと前記第２のグランドラインは、互いが交互に平行して繰り返して配置されていることを特徴とする。
【００１３】
本発明の他の目的は、放射ノイズを効率良く抑制するために、電源ラインとグランドラインとの間に巧みにスルーホールを設けるというプリント配線板を提供することにある。この目的を達成するための本発明のプリント配線板は、互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、同一配線層における該第１電源ラインの間、及び該第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板において、互いに隣り合う該スルーホールの間隔は、放射電磁波として問題となる周波数に基づいて決定されていることを特徴とする。
【００１４】
本発明の他の目的は、太い電源ラインと細い電源ラインとを組み合わせることにより、電流容量の確保と最適インダクタンスを両立させたプリント配線板を提供することにある。この目的を達成するための本発明のプリント配線板は、複数の第１の電源ラインと複数の第１のグランドラインが互いに平行して延設される第１の導電層と、複数の第２の電源ラインと複数の第２のグランドラインが互いに平行して延設される第２の導電層とを有し、該第１の電源ラインと該第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールが形成され、該第１のグランドラインと該第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールが形成され、同一配線層における該第１の電源ライン、及び該第２の電源ラインの間を走る信号ラインが混在する少なくとも２層からなるプリント配線板において、互いに隣り合う該スルーホールの間隔は、１ｍｍ以上でかつ５ｍｍ以下の長さであることを特徴とする。
【００１５】
【実施例】
以下、添付図面を参照しながら本発明に係るプリント配線板の設計方法の実施例について説明し、次に、その設計方法で設計された基板の構造について説明する。
〈設計の原理〉
後述するように、実施例の設計方法によって設計された基板は、その基板の１つの面に着目すれば１方向に複数の平行ラインが展設され、他の面においても、１方向に複数の平行ラインが展設されている。この結果、両面に展設されたラインは全体的には、格子構造、あるいは立体的には井桁構造を有することとなる。そこで、この格子あるいは井桁の間隔が重要である。以下に説明する設計方法は、２つの異なる観点から、格子あるいは井桁の間隔を決定する原理を説明する。どちらの設計原理を選ぶかは対象となる基板に実現される「回路の性質」による。本明細書において、「回路の性質」とは、
１：ＩＣの出力特性（ｔｒ，ｔｆ）、
２：基板で使用される信号中の最も高い周波数、
を言うものとする。従って、この２つの「回路の性質」に従って設計原理を順に説明する。
【００１６】
ｔ ｒ ，ｔ ｆ に基づく設計
デジタル回路において、その性能に大きな影響を与えるものに、システムの動作周波数とそのシステムに流れる信号の許容される立ち上がり時間／立ち下がり時間特性（以下、簡単にｔｒおよびｔｆと呼ぶ）とがある。
図３，図４は、夫々、７４ＡＣ２４０，７４ＨＣ２４０というＩＣデバイスが動作したときの放射ノイズレベルの強度を示す。７４ＡＣ２４０のｔｒ，ｔｆは１．４であり、７４ＨＣ２４０のそれらは２．０である。これらの図から明らかなように、ｔｒ，ｔｆが小さいほど放射電磁波の強度はより高い周波数帯域にまで高いレベルのまま維持されている。即ち、ｔｒ，ｔｆが小さいほど（信号中の高周波成分が高いほど）、広い周波数帯域に亘って高レベルの電磁波が放射される。
【００１７】
電磁波には進行波と定在波とがあるが、発明者達は、放射ノイズとして最も大きな影響を与えるものは後者の定在波であることに着目した。定在波においては、周波数（ｆ）と波長（λ）の間にｆ＝Ｃ／λ（Ｃは光速）の関係が有る。定在波は、その波長（λ）あるいは１／２λに等しい長さの回路パターンのラインから多く発生する。即ち、このような長さの回路パターンが、波長λの定在波を放射するアンテナに適合してしまうのである。反対に、回路パターンの長さが１／２０λ以下であれば、そのパターン上の電位差も、振幅の１／２よりも小さくなることを実験的に見いだした。即ち、放射電磁波の影響による電位差が振幅の１／２以下であれば誤動作しないような回路システムにおいては、その回路のラインの長さを１／２０λ以下に抑えればよいのである。図５に、周波数ｆの定在波の波長λと、パターンの長さとの関係を示す。
【００１８】
どの程度の周波数の定在波が実際の回路システムで問題になるかは、その回路システムにおける実際の回路システムで使われるデバイスのｔｒ，ｔｆｎによる。近年のＩＣのｔｒ，ｔｆは約１ｎｓ以下である。図３，図４に示すように、ノイズレベルの低減程度が２０ｄＢ／ｏｃｔから４０ｄＢ／ｏｃｔに変化する変異点の周波数を、ノイズが問題となる周波数ｆＴと考えるべきである。この周波数ｆＴは、
ｆＴ＝１／（πｔｒ） …（１）
で与えられる。一方、通常、ＩＣからの信号には、この周波数ｆＴの２倍から３倍程度高い周波数成分を含む。従って、この実施例では、ノイズを引き起こす問題とすべき周波数ｆＴを、信号中に最大３倍程度の周波数成分が含まれるとの前提の下に、
ｆＴ＝３／（πｔｒ） … （２）
と定義する。従って、近年多用されるｔｒ，ｔｆが約１ｎｓ以下のＩＣについては、問題の周波数は、
ｆ Ｔ＝３／（π×１×１０−９）≒１（ＧＨｚ） … （３）
となる。プリント基板の誘電率εｒは、その基板が２層であれば３．０、２層以上の多層であれば４．８であるので、この誘電性の基板による波長短縮効果を考慮すると、３式で与えられた１ＧＨｚの信号の波長λは約１５０ｍｍ程度となる。前述したように、パターンのライン長を、そのラインが放射する電磁波の波長λの１／２０以下に設定すればその電磁波の強度は急減するので、ｔｒ，ｔｆが約１ｎｓ以下のＩＣを用いる回路システムでは、その基板上でパターンのライン長を７．５ｍｍ（＝１５０ｍｍ／２０）以下に抑えればよいことが分かる。即ち、回路基板の短縮率をαとすると、その回路基板上の信号線の長さｌを、
ｌ≦α・（Ｃ／ｆＴ）・（１／２０） … （４）
以下に抑えればよい。４式に２式を代入して、
ｌ≦α・｛（π・Ｃ・ｔｒ（ｆ））／（３・２０）｝
が得られる。もっとも、必要以上に信号線の長さを短くすることは却ってコスト増になる場合があるので、その回路基板上の大部分の回路パターンラインの長さを４式で与えられる長さに程度に抑えればよいのである。
【００１９】
回路基板の設計においてはＩＣデバイスのパッケージの配置が優先するので、信号ラインの長さを制御することは困難な場合が多い。そこで、本実施例では、電源ライン及びグランドライン間の距離を一定範囲内に制御し、電源ライン間、あるいはグランドライン間、あるいは電源ラインとグランドラインの間に信号線を這わせることにより信号線の長さを制御する。更に、基板の表面に電源ラインパターンとグランドラインパターンを展設し、さらに同基板の裏面にも電源ラインパターンとグランドラインパターンとを展設し、表面に展設された電源ラインパターンとグランドラインパターンが、裏面に展設された電源ラインパターンとグランドラインパターンに対して直交するように配置する。そのうえで、表面の電源ラインと裏面の電源ラインとの交叉点においてスルーホールを介して両者を導通させ、表面のグランドラインと裏面のグランドラインとの交叉点においてスルーホールを介して両者を導通させることにより、信号ラインと電源／グランドパターン間の距離を実質的に制御することとする。このような電源ラインとグランドラインの配線の例を図９，図１０に示す。
【００２０】
図６，図７は、実施例の設計方法において、具体的に信号線の長さを制御することの意義を説明する。図６は、基板の表面（または裏面）に展設されたループ形状の信号線に電流ｉが流れる様子を説明する。同じく、図７は、基板の表面と裏面とに展設された２本の信号線がスルーホールによって接続されてループを形成し、そのループを電流ｉが流れる様子を示す。両図において、ループの断面積をＳとすれば、このループを流れる電流ｉによって生成される磁束Φは、
Φ＝ｋ・ｉ・Ｓ （ｋは定数）
である。このループによって発生する放射電磁波は磁束Φの大きさに支配されるから、磁束Φを小さくすることによって電磁波の強度を小さくすることができる。従来では、前述したように、磁束Φを小さくするために電流値ｉを小さくすることを基板設計に際して念頭にいれていたが、本実施例は面積Ｓを小さくすることを検討する。即ち、実施例に係る設計方法は、表面上または裏面上の電源ラインと表面上または裏面上のグランドラインとの間隔、あるいは電源ライン同士の間隔、あるいはグランドライン同士の間隔を前述の４式に従って定義された距離とする。
【００２１】
図８は、基板上に展設された電源ラインＶＣＣ２とグランドラインＧＮＤ１との間に実装されたＩＣ１とＩＣ２との間を結ぶ信号線２００を示す。電流は、電源ラインＶＣＣ２から両ＩＣに流れ、さらにグランドラインＧＮＤ１に流れ込む。一部の電流は信号線２００を介して流れるであろう。電源ラインＶＣＣ２の近傍にさらに電源ラインＶＣＣ１が展設されていたとする。通常、電源ラインはインピーダンスが低いので電源ラインＶＣＣ２と電源ラインＶＣＣ１の間には電位差はないと考えられるが、高密度の回路基板ではインピーダンスを有する。グランドラインＧＮＤ１とグランドラインＧＮＤ２の間にも電位差は発生している。従って、電流は一部電源ラインＶＣＣ１から一部グランドラインＧＮＤ２へと流れる。ＩＣにとっては、電源ラインＶＣＣ１もグランドラインＧＮＤ２も電源ラインＶＣＣ２とグランドラインＧＮＤ１に対して夫々遠方にあるものとして存在するから、電源ラインＶＣＣ１から流れ込む電流やグランドラインＧＮＤ２へと流れ込む電流が多いということは、図６，図７に関連して説明した電流ループの断面積を大きくすることを意味する。
【００２２】
そこで、電源ラインＶＣＣ１と電源ラインＶＣＣ２との間をスルーホール２０１で接続して、ＩＣ１の近傍で電源ラインＶＣＣ１と電源ラインＶＣＣ２を等電位に近付ける。同じく、グランドラインＧＮＤ１とグランドラインＧＮＤ２の間にスルーホール２０２を設けてＩＣ２の近傍でグランドラインＧＮＤ１とグランドラインＧＮＤ２を等電位に近付けるのである。このようにすると、ＩＣ１，ＩＣ２さらには信号線２００に流れる電流のほとんどは電源ラインＶＣＣ２から供給されグランドラインＧＮＤ１に還流する。即ち、信号線２００に最も近い電源線及びグランド線を電流が流れるようになる。さらに、表面と裏面に狭いピッチの井桁状の配線を行なうことにより、前述のＶＣＣラインやＧＮＤラインをスルーホールによって接続することによる効果と相俟って、結合が強化されて、高周波電流がＩＣ及び信号線に集中するようになる。こうすることにより、信号電流のループの断面積を小さくすることができ、その結果、放射電磁波の強度を弱めることができる。
【００２３】
即ち、信号線の近傍に電源ラインあるいはグランドラインを配線するようにすると、その信号ラインと電源ラインあるいはグランドラインとの間の相互インダクタンスがより大きくなり、インピーダンスを低める効果がある。これは、信号ラインとグランドラインのように互いに逆向きの電流が流れる場合、システム全体の実効インダクタンスが低下するという効果があるからである。なお、インダクタンスＬ，キャパシタンスＣ，インピーダンスＺ０の関係は、
Ｚ０＝｛（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ）｝１／２
である。但し、Ｒ：抵抗、Ｇ：コンダクタンスである。
【００２４】
回路基板が多層板であれば、内層にベタのグランドパターンを作れば理想的には、
パターンの長さ×層間の厚み
がループの面積となる。しかしながら、パターンがベタの場合には、このベタパターン内の任意のルートをリターン電流が流れるから好ましくない。従って、上述のように、スルーホールによって表面と裏面ラインとを接続する、即ち、表面ラインと裏面ラインとを井桁構造とするという手法を採用する。
【００２５】
以上は主に磁界に原因するノイズの除去について、断面積Ｓを小さくするために電源ライン（あるいはグランドライン）間の距離を短くすることについて述べたが、次に、信号ラインの位置の違いによる電位差が原因で発生する電界を抑制する方法を説明する。
電位の変動（電圧）は、電流の変化量とその電流の流れるラインのインダクタンスによって決まる。即ち、電位変動Ｖは、
Ｖ＝Ｌ・（ｄｉ／ｄｔ）
である。このインダクタンスＬを小さくできれば、位置の異なる信号線間において発生する電位変動Ｖは小さくなり、結果的にノイズを生む電界が抑制できる。図９，図１０の井桁構造の基板においては、後述するように、グランドライン及び電源ラインのインピーダンスを下げられているので、電位変動は低く抑えられ発生する電界を低く抑えることができる。
【００２６】
即ち、この実施例の設計方法は、電流ループの断面積の縮小とインダクタンスの低減による電位差の縮小によって放射ノイズを抑制するものである。
信号中の最高周波数に基づく設計
通常、クロック信号のような高速の繰り返し信号は、周波数が高くなるほど、信号のｔr，ｔfの早さも早いものが要求され、使用に耐ええるような矩形波を得るためには、通常、元の周波数の５０次程度までの高調波含むことが必要である。従って、井桁若しくは格子の間隔は、回路中の最も高い繰り返し信号の周波数の５０倍の周波数に基づいて設計しなければならない。即ち、回路の動作クロック若しくはその回路中の最も高い周波数の信号が３０ＭＨｚならば、その５０次高調波は1.5 ＧＨｚで、波長はプリント基板上での波長短縮を考えると１００mm程度の長さとなる。従って、１００mm程度の波長を有する放射電磁波を発生させないためには、第１の設計方法と同じように、信号線の長さあるいは格子間隔を、その波長の１／２０以下（即ち、この例では５mm以下）に抑えることが必要となる。
【００２７】
〈設計回路基板の例〉
以上が本発明の設計方法の具体的な設計手法を説明した。以下にこの設計手法によって具体的に設計された回路基板の例を図９，図１０にしたがって説明する。
図９は、上記設計手法によって設計された回路基板１１の表面の斜視図を、図１０はその表面を拡大した図を示す。図９，図１０において、参照番号において、“ａ”を付せられたものは表面側のものを、“ｂ”を付せられたものは裏面側のものを示すとする。
【００２８】
図９において、太い線１２ａはグランド線を、太い線１４ａは電源線を、また、細い線１３ａはグランド線を、細い線１５ａは電源線を示す。即ち、図９において、矩形の両面プリント配線板１１の表面Ａには、その幅方向の一端側から、３ｍｍ程度の間隔で複数本のグランドライン１３ａの夫々が、配線板１１の長手方向（図１０中、上下方向）に延びており、この複数本のグランドライン１３ａが相互に平行に並んだ状態で形成されている。これらのグランドライン１３ａは線幅が１ｍｍ未満、好ましくは０．３ｍｍ程度でよい。２本の細いグランドライン１３ａの間に一本の電源ライン１５ａが前記方向に延設されている。即ち、細いグランドライン１３ａと細い電源ライン１５ａとが交互に現われるように基板１１上に延設されている。
【００２９】
３本のグランド線１２ａと３本の電源線１５ａを一本の太いグランド線１２ａと一本の太い電源ライン１４ａが挟むように、グランド線１２ａと電源ライン１４ａが基板１１上に配設されている。基板１１上には、図９に示すように、２本の太い電源線１４ａと２本の太いグランド線１２ａが延設されている。即ち、太い電源ライン１４ａと太いグランドラインは互いに交互に現われるように基板１１上に配設されている。太い電源ライン（あるいはグランドライン）は線幅が１ｍｍ以上、好ましくは２ｍｍ程度でよい。
【００３０】
同様に、この両面プリント配線板１１の表面Ａには、線方向他端側（図１０中、左端側）から３ｍｍ程度の間隔で複数本の電源ライン１４ａ，１５ａがこれらグランドライン１２ａ，１３ａと平行に並んだ状態で形成されている。これらは、線幅が１ｍｍ以上、本実施例では２ｍｍ程度の太い電源ライン１４ａと、線幅が１ｍｍ未満、本実施例では０．３ｍｍ程度の細い電源ライン１５ａとで構成され、隣接する２本の太い電源ライン１４ａの間に複数本（図示例では６本）の細い電源ライン１５ａが並び、全体としてグランドライン１２ａ，１３ａと電源ライン１４ａ，１５ａとが１．５ｍｍ程度の間隔で交互に配列した状態となっている。従って、図１１に示すように、グランドライン（１２ａあるいは１３ａ）の中心と電源ライン（１４ａあるいは１５ａ）中心の間隔は約１．５ｍｍとなる。
【００３１】
また、この両面プリント配線板１１の裏面Ｂにも、複数の太いグランドライン１２ｂと複数の細いグランド１３ｂと、複数の太い電源ライン１４ｂと複数の細い電源ライン１５ｂとが互いに平行になるように延設されている。これらのラインは、表面Ａ上のラインと直交するように裏面Ｂ上に延設されている点を除けば、裏面Ｂ上の配列パターンはＡと同じである。図１２にこの裏面の配列パターンを示す。
【００３２】
表面Ａ上の電源ライン（太いラインと細いラインを問わず）と裏面Ｂ上の電源ライン（太いラインと細いラインを問わず）とはそれらの交差点上においてスルーホールによって接続され、表面Ａ上のグランドライン（太いラインと細いラインを問わず）と裏面Ｂ上のグランドライン（太いラインと細いラインを問わず）とはそれらの交差点上においてスルーホールによって接続されている。図１０はこれらラインのスルーホールによる接続状態を示す。図１０において、小さな丸と大きな丸はスルーホールを示す。小さな丸は、同じ電位の、細いラインと、細いライン若しくは太いラインとを接続するためのスルーホールを示し、大きな丸は、同じ電位の、太いラインと太いラインとを接続するためのスルーホールを示す。図１０において、図示の便宜上、実線は表面側のラインを、破線は裏面側のラインを示す。また、実線のハッチング線が引かれた部分は表面側の太い電源あるいはグランドラインを、破線のハッチング線が引かれた部分は裏面側の太い電源あるいはグランドラインを示す。
【００３３】
図１３は、スルーホールによる接続を立体的に示す。
図１１から明らかなように、実施例の配線方法によれば、全てのグランドライン（あるいは全ての電源ライン）において、長手方向において隣接する２つのスルーホールによって区画されたラインの長手方向の長さは３ｍｍとなる。また、図１２から明らかなように、全てのグランドライン（あるいは全ての電源ライン）において、横方向において隣接する２つのスルーホールによって区画されたラインの横方向の長さも３ｍｍとなる。
【００３４】
図９，図１０において、２０ａは表面Ａ上に配設された信号線を、２０ｂは裏面に配設された信号線を示し、これら２つの信号線はスルーホール２１によって電気的に接続されている。前述したように、基板１１の表面Ａにおいても裏面Ｂにおいても、隣接する電源線とグランド線との間隔は１．５ｍｍである。信号ラインの線幅を例えば０．１５ｍｍ程度とすれば、最大４〜５本程度の信号線を形成しえる。従って、表面も裏面上のいかなる信号線に対しても、１．５ｍｍ以下の距離にあるような一組の電源ラインとグランドラインが存在する。また、もし、図１４に示すようなＩＣ１６０が基板１１上に設けられているとすると、このＩＣ１６０からの２本の信号線１６１，１６２上のいかなる折れ線部分にも、１．５ｍｍ以下の距離にあるような一組の電源ラインとグランドラインが存在する。
【００３５】
従って、図１０〜図１４のように構成された基板１１において、信号線とグランドラインあるいは電源ラインとの間で形成するループの面積が少なくなるので、そのループを通る磁束が減少して放射電磁波の強度が弱められる。さらに、ラインによって形成されるインピーダンスも減少するので基板上で発生する電界強度も弱くなる。
【００３６】
図１５，図１６，図１７，図１８は夫々、電源ライン同士あるいはグランドライン同士を接続する隣接する２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、その基板における電源ラインとグランドラインの井桁の概略的な外観を示す。
テスト結果
図１９は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、配線板１１のグランドラインのインダクタンスの変化を示す。また、図２０は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、グランドラインと電源ライン間のキャパシタンスとの関係を示す。また、図２１は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、グランドラインに信号を流した場合に発生する放射ノイズの変化を示す。
【００３７】
図１９〜図２１から明らかなように、スルーホールの間隔をある程度、つまり３ｍｍ程度まで狭くする方が、めっきスルーホール１６，１７の間隔を０にした、いわゆるベタのグランドパターンと同等な特性を得られることが理解できよう。図９に示した例では、グランドライン１２ａ，１２ｂや電源ライン１４ａ，１４ｂの線幅を２ｍｍ程度に設定したが、１ｍｍ以上あれば、これらの電流容量を確保する上で有効であり、低い周波数でのインダクタンスを低くすることができる。逆に、グランドライン１３ａ，１３ｂや電源ライン１５ａ，１５ｂの間隔を５ｍｍ以下、特に３ｍｍ程度に設定することにより、高い周波数でのインダクタンスを下げることができる。また、上記例ではグランドライン１３ａ，１３ｂや電源ライン１５ａ，１５ｂの線幅を０．３ｍｍ程度に設定したが、１ｍｍ未満であれば後述する信号ラインのレイアウトを損なう可能性が少なくなる。
【００３８】
太いラインと細いラインの重複利用
図９の設計例では、グランドラインと電源ラインの双方において、太い線幅のラインと細い線幅のラインとが適用されている。これは以下の理由による。太い線幅ラインはＤＣ的な電流容量を確保すると共に、低い周波数でのインダクタンスを低くする効果がある。一方、細いラインは、高い周波数でのインダクタンスを下げ、さらに、細いがゆえに、信号線の合間を縫って小さいサイズの井桁格子を組むことを可能にするために、放射ノイズの抑制面において効果がある。
【００３９】
このように、図９の例では、２つのことなる太さのラインを合わせて使用することにより、互いに補い合う効果を同時に得ることができる。
〈実施例の他の効果〉
▲１▼：従来の通常の多層基板ではグランド層は１層である。電流が高周波になるに従い、表皮効果により、グランド層の表面にしか電流が流れないため、その１層のグランド面の銅箔をいくら厚くしても、高周波インピーダンスは下がらない。ところが上記例の基板では、多層からなる基板において、複数の層において、面状あるいは格子状のグランドパターンを形成している。このために、信号電流に対してグランドリターン電流の多くの並列経路を作る構造になるため、基板全体におけるグランドの高周波インピーダンスは下がることになる。
▲２▼：通常基板上のグランドは理想的なグランドではないために、必ずグランドにインダクタンスが存在する。従って実際の基板上で、ＩＣ間を流れる信号電流に対してグランドを流れるリターン電流が、このインダクタンスが存在することにより、電圧スパイクを誘起し、その結果、グランドバンスを発生させる。しかしながら、上記例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、グランドのインダクタンスが小さくなり電圧スパイクも当然小さくなる。その結果グランドバンスが低減される。
▲３▼：デジタル信号の電圧波形は通常パルス状の台形波である。出力ＩＣの出力インピーダンスが信号線の特性インピーダンスより低い場合には、台形波の平坦部に凸凹状の振幅が発生し、これは通常リンギングとよばれている。このリンギングを小さくするには、信号線の特性インピーダンスを小さくすればよい。しかしながら、上記例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、信号線とグランドとの容量結合が大きくなり、信号線の特性インピーダンスが下がる。その結果、伝送波に発生するリンギングが小さくなる。
▲４▼：何本かの隣り合った信号線が近接して基板上に存在するとき、その信号線間の容量結合や誘導結合によりクロストークが発生する。この信号線間の容量結合を弱くするには、信号線とグランドの距離をできる限り短くすることが必要である。上記例の基板では、従来の多層板に比べて、当然表層や内層にある信号線とグランドとの距離は短くなり、信号線間の容量結合が弱くなりクロストークが低減される。
【００４０】
また誘導結合は、信号線とリターングランドで形成される電流ループに比例する。すなわち電流ループが大きければ大きいほど誘導結合は強くなる。当然この電流ループを小さくするには、信号線とグランドの距離を短くする必要がある。先に述べた容量結合の場合と同様、上記例の基板では、従来の多層板に比べ信号線とグランドの距離は短くなり、誘導結合も弱くなりクロストークが低減される。
▲５▼：基板から発生する電磁波放射ノイズの強度は、信号線とグランドのリターン電流で形成される電流のループ面積の大きさに比例する。したがって、多層板のように、グランド層が存在する構成の基板では、信号線の直下にグランド層が存在するので上述の電流ループが小さくなる。しかしながら、通常の多層基板では、内部層の一面にグランド層を持っていても、それは理想グランドではないので、必ずインダクタンスが存在することになる。このインダクタンスが存在することにより、グランドのリターン電流は信号線の直下だけでなく、基板全体を拡がりながら流れる。このリターン電流の拡がりを小さくすることが、即ち電磁波の放射ノイズを低減することになる。
【００４１】
しかしながら、上記例の基板では、グランド層以外にもグランドラインが存在し、信号線とグランドとの距離が短くなると同時に、インダクタンスも小さくなり、電磁波の放射ノイズが低減される。
▲６▼：通常、静電気テストとして、外部からプリント基板に（例えば、Ｉ／Ｏコネクタに）静電気放電として高電圧パルスを印加して、部品が実装された基板が誤動作するかしないかを試験している。
【００４２】
上記実施例の様な基板構造をとると、グランド層以外にもグランドパターンが形成されるので、信号線とグランドとの結合容量が大きくなる。従って、
Ｖ＝Ｑ／Ｃ
の式で、基板のＣ（容量）が大きくなれば、外部からの高電圧パルスがＱが一定ならば当然誘起される電圧（Ｖ）も小さくなり、基板内での電圧変動が低減され基板の誤動作が少なくなる。
▲７▼：また上記実施例の基板では、電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。
【００４３】
特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の総数を減らすために電源／グランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、上記実施例の基板の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしまえた。
【００４４】
なお、本実施例ではプリント配線板として両面プリント配線板１１を採用したが、多層プリント配線板にも本発明を応用できることは言うまでもない。
【００４５】
【発明の効果】
以上説明したように、本発明のプリント配線板の設計方法及びこの設計方法によって設計されたプリント配線板によれば、放射ノイズを効率良く抑制することができる。
具体的には、本発明のプリント配線板によると、電源ラインあるいはグランドラインを複数の導体層にてそれぞれ異なる方向に所定間隔で形成し、これらの交差部分をめっきスルーホールを介してそれぞれ接続したので、電源パターンが形成された導電層や、グランドパターンが形成された導電層のインダクタンスが均一化され、電源パターンとグランドパターンとの間のキャパシタタンスが上昇する結果、これらからの放射ノイズを抑制することができる。
【００４６】
また、具体的には、これら電源ラインあるいはグランドラインを、細い線幅のものと複数本のこれら細い線幅の電源ラインあるいはグランドラインを介して並ぶ太い線幅のものとで構成したので、電流容量が不足するような不具合は発生せず、低い周波数のインダクタンスと高い周波数のインダクタンスとをそれぞれ効率良く抑制することができ、放射ノイズ特性に優れたプリント配線を得ることができる。
【００４７】
さらに、具体的には、上述した電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。
【００４８】
さらに具体的には、特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の層数を減らすために電源／グランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、本発明の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしめた。
【図面の簡単な説明】
【図１】従来例の係るプリント板の構成を示す図。
【図２】従来例の係るプリント板の構成を示す図。
【図３】本発明の実施例の設計方法において、立ち上がり，立ち下がり時間が問題になることを説明する図。
【図４】本発明の実施例の設計方法において、立ち上がり，立ち下がり時間が問題になることを説明する図。
【図５】本発明の実施例の設計方法の原理を説明する図。
【図６】本発明の実施例の設計方法の原理を説明する図。
【図７】本発明の実施例の設計方法の原理を説明する図。
【図８】本発明の実施例の設計方法の原理を説明する図。
【図９】本発明によるプリント配線板を両面プリント配線板に応用した一実施例の外観を模式的に表す斜視図である。
【図１０】図９に示した実施例における両面プリント配線板の拡大平面破断図である。
【図１１】図８実施例に係る配線板の表面の形状を示す図である。
【図１２】図８実施例に係る配線板の裏面の形状を示す図である。
【図１３】実施例の配線板におけるスルーホールの接続の様子を示す図である。
【図１４】実施例の配線板における電源ラインと信号ラインの夫々のスルーホールによる接続の様子を示す図である。
【図１５】電源ラインのパターンの一例を示す図である。
【図１６】電源ラインのパターンの一例を示す図である。
【図１７】電源ラインのパターンの一例を示す図である。
【図１８】電源ラインのパターンの一例を示す図である。
【図１９】めっきスルーホールの間隔とグランドパターンのインダクタンスとの関係を表すフラグである。
【図２０】めっきスルーホールの間隔と電源パターンおよびグランドパターン間のキャパシタンスとの関係を表すグラフである。
【図２１】めっきスルーホールの間隔と放射ノイズとの関係を表すグラフである。
【産業上の利用分野】
本発明は、プリント配線板で発生する可能性の有る放射ノイズを効率良く抑えるプリント配線板の設計方法およびそのような放射ノイズの発生することの少ないプリント配線板に関する。
【０００２】
【従来の技術】
プリント配線板に電源パターンやグランドパターンを形成する場合には多層構造とすることがおおい。多層構造のプリント配線板では、内層側に電源パターンやグランドパターンを形成する一方、搭載部品等が装着される表層側に信号パターンを形成する。一方、両面プリント配線板や片面プリント配線板では信号パターンのない空きスペースを電源パターンやグランドパターンとして形成することが一般的である。
【０００３】
従来、プリント配線板に形成される電源パターンやグランドパターンは、放射ノイズ源として問題となる信号周波数との関連性について特に考慮していない。このため、電源パターンが形成された層や、グランドパターンが形成された層のインダクタンスが非常にばら付いており、ある部分のインダクタンスが他の部分に対して著しく高くなっているため、ここに直流電流が流れると電位変動が起こって高レベルの放射ノイズを発生する原因となる。特に、プリント配線板上のＩＣや発振器等の能動素子等の間で信号のやり取りが行なわれると、配線パターンに電流が流れこの電流の周りに磁界が発生する。また、電流が流れる導体がインピーダンスをもっていれば導体の位置の違いによる電位差が生じ電界が発生する。これら発生した磁界や電界は遠方へと拡散放射していく過程で平面波となる。この放射ノイズが他の信号に影響を与え、その他の信号において、反射ノイズ、クロストーク、あるいは遅延と行った問題として現出する。
【０００４】
従来、放射ノイズによる悪影響を防止するために、パターン上に抵抗を入れたり、高周波成分をカットするために周波数特性をもったインダクタやキャパシタを入れたりしていた。しかしながら、このような部品の後付による防止対策は設計変更やコストアップを招く。例えば、特公平１−４７０３２号では、図１に示すように、プリント基板の裏面において平行な複数のグランドライン１２１，１２１と同じく平行な複数の電源（例えばＶＣＣ）ライン１２２，１２２…を設け、表面に裏面のグランドライン１２１，１２１…と電源ライン１２２，１２２…に直交させて平行な複数のグランドライン１３１，１３１…と同じく平行な複数の電源ライン１３２，１３２…を設けている。図２に示すように、裏面の各々のグランドライン１２１は表面のグランドライン１３１と交叉点においてスルーホール１３６によって導通する。同じく、裏面の各々の電源ライン１２２は表面のグランドライン１３２と交叉点においてスルーホール１３４によって導通する。また、電源ラインとグランドラインとは所定の複数の位置においてノイズ防止用のキャパシタを介して互いに接続されている。この配線基板は、図１から明らかなように、ＩＣ素子を基板上に配置する目的のために、ＩＣのリードピンを挿入するための複数のスルーホール１５０，１５０，…が設けられている。ＩＣが挿入されるときは、そのＩＣが１４ピンを有するＤＩＰ（ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）タイプの場合には、電源ピン（１４番のピンは）は、図２に示すように、スルーホール１１０に挿入される。隣のＩＣのグランドピン（７番ピン）はスルーホール１１１に挿入される。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明の発明者達がこの従来技術のプリント基板をテストしてみたところ、折角ノイズ防止用のキャパシタをこの基板に設けたにも拘わらず、前述の放射ノイズのレベルが減少していないことが判明した。これは、ノイズ防止用のキャパシタが同じＩＣの電源ピンとグランドピンとを結ぶのではなく、異なるＩＣの電源ピンとグランドピンを結んでいるからである。このためにノイズの抑制効果が低いのである。
【０００６】
この原因を調査した結果次のような結論に到達した。即ち、この従来技術では、図１のようにグランドラインと電源ラインとを互いに直交させて格子状に配置させるのは、格子間隔をＩＣのパッケージの長さに対応させるためであり、このような対応関係により、ＩＣの電源ピンとグランドピン（これらのピンはＤＩＰタイプのＩＣでは、長手方向の両端にある）とが夫々、スルーホール１１０とスルーホール１１１に挿入されることを狙っているからである。ところが近年のＩＣは動作周波数が高く、ＩＣの長手方向の長さ程度の間隔で電源ラインとグランドラインとを配置した場合には、信号ラインあるいは電源ラインから放射される放射電磁波のレベルがかなり大きいのである。発明者達は、この高レベルの電磁波の存在が自回路あるいは別の回路に影響を与え誤動作を引き起こすことを見いだした。
【０００７】
【課題を解決するための手段】
本発明の目的は、放射ノイズを効率良く抑制し得るプリント配線板の設計方法を提供することにある。上記課題を達成するための本発明の設計方法は、
互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、該互いに平行して延設された複数の第１の電源ラインの間、及び該互いに平行して延設された複数の第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板を設計する方法であって、
ａ：放射電磁波として問題となる周波数を決定し、
ｂ：該周波数に基づいて、互いに隣り合う前記スルーホールの間隔を決定することを特徴とする。
【０００８】
また、上記設計方法は、前記問題となる周波数を、前記プリント配線板を構成する材料の誘電率によって補正することを特徴とする。また、上記設計方法は、前記問題となる周波数を、前記プリント配線板を流れる信号に含まれる５０次以下の高次高調波の周波数とすることを特徴とする。また、上記設計方法は、前記問題となる周波数を、前記プリント配線板に実装されるＩＣ素子立ち上がり特性ｔ r 若しくは立ち下がり特性ｔ ｆ に基づいて決定することを特徴とする。
【０００９】
また、上記設計方法は、前記スルーホールの間隔を、前記問題となる周波数に対応する波長の略２０分の１以下の長さにすることを特徴とする。また、上記設計方法は、前記スルーホールの間隔は、前記問題となる周波数により導かれる間隔以下の離間距離を有する前記電源ラインの間隔であることを特徴とする。
【００１０】
また、上記設計方法は、前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホール同士もしくは、第２のスルーホール同士の間隔であることを特徴とする。
【００１１】
また、上記設計方法は、前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホールと第２のスルーホールの間隔であることを特徴とする。
【００１２】
また、上記設計方法は、前記第１の電源ラインと前記第１のグランドラインは、互いが交互に平行して繰り返して配置されて、前記第２の電源ラインと前記第２のグランドラインは、互いが交互に平行して繰り返して配置されていることを特徴とする。
【００１３】
本発明の他の目的は、放射ノイズを効率良く抑制するために、電源ラインとグランドラインとの間に巧みにスルーホールを設けるというプリント配線板を提供することにある。この目的を達成するための本発明のプリント配線板は、互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、同一配線層における該第１電源ラインの間、及び該第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板において、互いに隣り合う該スルーホールの間隔は、放射電磁波として問題となる周波数に基づいて決定されていることを特徴とする。
【００１４】
本発明の他の目的は、太い電源ラインと細い電源ラインとを組み合わせることにより、電流容量の確保と最適インダクタンスを両立させたプリント配線板を提供することにある。この目的を達成するための本発明のプリント配線板は、複数の第１の電源ラインと複数の第１のグランドラインが互いに平行して延設される第１の導電層と、複数の第２の電源ラインと複数の第２のグランドラインが互いに平行して延設される第２の導電層とを有し、該第１の電源ラインと該第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールが形成され、該第１のグランドラインと該第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールが形成され、同一配線層における該第１の電源ライン、及び該第２の電源ラインの間を走る信号ラインが混在する少なくとも２層からなるプリント配線板において、互いに隣り合う該スルーホールの間隔は、１ｍｍ以上でかつ５ｍｍ以下の長さであることを特徴とする。
【００１５】
【実施例】
以下、添付図面を参照しながら本発明に係るプリント配線板の設計方法の実施例について説明し、次に、その設計方法で設計された基板の構造について説明する。
〈設計の原理〉
後述するように、実施例の設計方法によって設計された基板は、その基板の１つの面に着目すれば１方向に複数の平行ラインが展設され、他の面においても、１方向に複数の平行ラインが展設されている。この結果、両面に展設されたラインは全体的には、格子構造、あるいは立体的には井桁構造を有することとなる。そこで、この格子あるいは井桁の間隔が重要である。以下に説明する設計方法は、２つの異なる観点から、格子あるいは井桁の間隔を決定する原理を説明する。どちらの設計原理を選ぶかは対象となる基板に実現される「回路の性質」による。本明細書において、「回路の性質」とは、
１：ＩＣの出力特性（ｔｒ，ｔｆ）、
２：基板で使用される信号中の最も高い周波数、
を言うものとする。従って、この２つの「回路の性質」に従って設計原理を順に説明する。
【００１６】
ｔ ｒ ，ｔ ｆ に基づく設計
デジタル回路において、その性能に大きな影響を与えるものに、システムの動作周波数とそのシステムに流れる信号の許容される立ち上がり時間／立ち下がり時間特性（以下、簡単にｔｒおよびｔｆと呼ぶ）とがある。
図３，図４は、夫々、７４ＡＣ２４０，７４ＨＣ２４０というＩＣデバイスが動作したときの放射ノイズレベルの強度を示す。７４ＡＣ２４０のｔｒ，ｔｆは１．４であり、７４ＨＣ２４０のそれらは２．０である。これらの図から明らかなように、ｔｒ，ｔｆが小さいほど放射電磁波の強度はより高い周波数帯域にまで高いレベルのまま維持されている。即ち、ｔｒ，ｔｆが小さいほど（信号中の高周波成分が高いほど）、広い周波数帯域に亘って高レベルの電磁波が放射される。
【００１７】
電磁波には進行波と定在波とがあるが、発明者達は、放射ノイズとして最も大きな影響を与えるものは後者の定在波であることに着目した。定在波においては、周波数（ｆ）と波長（λ）の間にｆ＝Ｃ／λ（Ｃは光速）の関係が有る。定在波は、その波長（λ）あるいは１／２λに等しい長さの回路パターンのラインから多く発生する。即ち、このような長さの回路パターンが、波長λの定在波を放射するアンテナに適合してしまうのである。反対に、回路パターンの長さが１／２０λ以下であれば、そのパターン上の電位差も、振幅の１／２よりも小さくなることを実験的に見いだした。即ち、放射電磁波の影響による電位差が振幅の１／２以下であれば誤動作しないような回路システムにおいては、その回路のラインの長さを１／２０λ以下に抑えればよいのである。図５に、周波数ｆの定在波の波長λと、パターンの長さとの関係を示す。
【００１８】
どの程度の周波数の定在波が実際の回路システムで問題になるかは、その回路システムにおける実際の回路システムで使われるデバイスのｔｒ，ｔｆｎによる。近年のＩＣのｔｒ，ｔｆは約１ｎｓ以下である。図３，図４に示すように、ノイズレベルの低減程度が２０ｄＢ／ｏｃｔから４０ｄＢ／ｏｃｔに変化する変異点の周波数を、ノイズが問題となる周波数ｆＴと考えるべきである。この周波数ｆＴは、
ｆＴ＝１／（πｔｒ） …（１）
で与えられる。一方、通常、ＩＣからの信号には、この周波数ｆＴの２倍から３倍程度高い周波数成分を含む。従って、この実施例では、ノイズを引き起こす問題とすべき周波数ｆＴを、信号中に最大３倍程度の周波数成分が含まれるとの前提の下に、
ｆＴ＝３／（πｔｒ） … （２）
と定義する。従って、近年多用されるｔｒ，ｔｆが約１ｎｓ以下のＩＣについては、問題の周波数は、
ｆ Ｔ＝３／（π×１×１０−９）≒１（ＧＨｚ） … （３）
となる。プリント基板の誘電率εｒは、その基板が２層であれば３．０、２層以上の多層であれば４．８であるので、この誘電性の基板による波長短縮効果を考慮すると、３式で与えられた１ＧＨｚの信号の波長λは約１５０ｍｍ程度となる。前述したように、パターンのライン長を、そのラインが放射する電磁波の波長λの１／２０以下に設定すればその電磁波の強度は急減するので、ｔｒ，ｔｆが約１ｎｓ以下のＩＣを用いる回路システムでは、その基板上でパターンのライン長を７．５ｍｍ（＝１５０ｍｍ／２０）以下に抑えればよいことが分かる。即ち、回路基板の短縮率をαとすると、その回路基板上の信号線の長さｌを、
ｌ≦α・（Ｃ／ｆＴ）・（１／２０） … （４）
以下に抑えればよい。４式に２式を代入して、
ｌ≦α・｛（π・Ｃ・ｔｒ（ｆ））／（３・２０）｝
が得られる。もっとも、必要以上に信号線の長さを短くすることは却ってコスト増になる場合があるので、その回路基板上の大部分の回路パターンラインの長さを４式で与えられる長さに程度に抑えればよいのである。
【００１９】
回路基板の設計においてはＩＣデバイスのパッケージの配置が優先するので、信号ラインの長さを制御することは困難な場合が多い。そこで、本実施例では、電源ライン及びグランドライン間の距離を一定範囲内に制御し、電源ライン間、あるいはグランドライン間、あるいは電源ラインとグランドラインの間に信号線を這わせることにより信号線の長さを制御する。更に、基板の表面に電源ラインパターンとグランドラインパターンを展設し、さらに同基板の裏面にも電源ラインパターンとグランドラインパターンとを展設し、表面に展設された電源ラインパターンとグランドラインパターンが、裏面に展設された電源ラインパターンとグランドラインパターンに対して直交するように配置する。そのうえで、表面の電源ラインと裏面の電源ラインとの交叉点においてスルーホールを介して両者を導通させ、表面のグランドラインと裏面のグランドラインとの交叉点においてスルーホールを介して両者を導通させることにより、信号ラインと電源／グランドパターン間の距離を実質的に制御することとする。このような電源ラインとグランドラインの配線の例を図９，図１０に示す。
【００２０】
図６，図７は、実施例の設計方法において、具体的に信号線の長さを制御することの意義を説明する。図６は、基板の表面（または裏面）に展設されたループ形状の信号線に電流ｉが流れる様子を説明する。同じく、図７は、基板の表面と裏面とに展設された２本の信号線がスルーホールによって接続されてループを形成し、そのループを電流ｉが流れる様子を示す。両図において、ループの断面積をＳとすれば、このループを流れる電流ｉによって生成される磁束Φは、
Φ＝ｋ・ｉ・Ｓ （ｋは定数）
である。このループによって発生する放射電磁波は磁束Φの大きさに支配されるから、磁束Φを小さくすることによって電磁波の強度を小さくすることができる。従来では、前述したように、磁束Φを小さくするために電流値ｉを小さくすることを基板設計に際して念頭にいれていたが、本実施例は面積Ｓを小さくすることを検討する。即ち、実施例に係る設計方法は、表面上または裏面上の電源ラインと表面上または裏面上のグランドラインとの間隔、あるいは電源ライン同士の間隔、あるいはグランドライン同士の間隔を前述の４式に従って定義された距離とする。
【００２１】
図８は、基板上に展設された電源ラインＶＣＣ２とグランドラインＧＮＤ１との間に実装されたＩＣ１とＩＣ２との間を結ぶ信号線２００を示す。電流は、電源ラインＶＣＣ２から両ＩＣに流れ、さらにグランドラインＧＮＤ１に流れ込む。一部の電流は信号線２００を介して流れるであろう。電源ラインＶＣＣ２の近傍にさらに電源ラインＶＣＣ１が展設されていたとする。通常、電源ラインはインピーダンスが低いので電源ラインＶＣＣ２と電源ラインＶＣＣ１の間には電位差はないと考えられるが、高密度の回路基板ではインピーダンスを有する。グランドラインＧＮＤ１とグランドラインＧＮＤ２の間にも電位差は発生している。従って、電流は一部電源ラインＶＣＣ１から一部グランドラインＧＮＤ２へと流れる。ＩＣにとっては、電源ラインＶＣＣ１もグランドラインＧＮＤ２も電源ラインＶＣＣ２とグランドラインＧＮＤ１に対して夫々遠方にあるものとして存在するから、電源ラインＶＣＣ１から流れ込む電流やグランドラインＧＮＤ２へと流れ込む電流が多いということは、図６，図７に関連して説明した電流ループの断面積を大きくすることを意味する。
【００２２】
そこで、電源ラインＶＣＣ１と電源ラインＶＣＣ２との間をスルーホール２０１で接続して、ＩＣ１の近傍で電源ラインＶＣＣ１と電源ラインＶＣＣ２を等電位に近付ける。同じく、グランドラインＧＮＤ１とグランドラインＧＮＤ２の間にスルーホール２０２を設けてＩＣ２の近傍でグランドラインＧＮＤ１とグランドラインＧＮＤ２を等電位に近付けるのである。このようにすると、ＩＣ１，ＩＣ２さらには信号線２００に流れる電流のほとんどは電源ラインＶＣＣ２から供給されグランドラインＧＮＤ１に還流する。即ち、信号線２００に最も近い電源線及びグランド線を電流が流れるようになる。さらに、表面と裏面に狭いピッチの井桁状の配線を行なうことにより、前述のＶＣＣラインやＧＮＤラインをスルーホールによって接続することによる効果と相俟って、結合が強化されて、高周波電流がＩＣ及び信号線に集中するようになる。こうすることにより、信号電流のループの断面積を小さくすることができ、その結果、放射電磁波の強度を弱めることができる。
【００２３】
即ち、信号線の近傍に電源ラインあるいはグランドラインを配線するようにすると、その信号ラインと電源ラインあるいはグランドラインとの間の相互インダクタンスがより大きくなり、インピーダンスを低める効果がある。これは、信号ラインとグランドラインのように互いに逆向きの電流が流れる場合、システム全体の実効インダクタンスが低下するという効果があるからである。なお、インダクタンスＬ，キャパシタンスＣ，インピーダンスＺ０の関係は、
Ｚ０＝｛（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ）｝１／２
である。但し、Ｒ：抵抗、Ｇ：コンダクタンスである。
【００２４】
回路基板が多層板であれば、内層にベタのグランドパターンを作れば理想的には、
パターンの長さ×層間の厚み
がループの面積となる。しかしながら、パターンがベタの場合には、このベタパターン内の任意のルートをリターン電流が流れるから好ましくない。従って、上述のように、スルーホールによって表面と裏面ラインとを接続する、即ち、表面ラインと裏面ラインとを井桁構造とするという手法を採用する。
【００２５】
以上は主に磁界に原因するノイズの除去について、断面積Ｓを小さくするために電源ライン（あるいはグランドライン）間の距離を短くすることについて述べたが、次に、信号ラインの位置の違いによる電位差が原因で発生する電界を抑制する方法を説明する。
電位の変動（電圧）は、電流の変化量とその電流の流れるラインのインダクタンスによって決まる。即ち、電位変動Ｖは、
Ｖ＝Ｌ・（ｄｉ／ｄｔ）
である。このインダクタンスＬを小さくできれば、位置の異なる信号線間において発生する電位変動Ｖは小さくなり、結果的にノイズを生む電界が抑制できる。図９，図１０の井桁構造の基板においては、後述するように、グランドライン及び電源ラインのインピーダンスを下げられているので、電位変動は低く抑えられ発生する電界を低く抑えることができる。
【００２６】
即ち、この実施例の設計方法は、電流ループの断面積の縮小とインダクタンスの低減による電位差の縮小によって放射ノイズを抑制するものである。
信号中の最高周波数に基づく設計
通常、クロック信号のような高速の繰り返し信号は、周波数が高くなるほど、信号のｔr，ｔfの早さも早いものが要求され、使用に耐ええるような矩形波を得るためには、通常、元の周波数の５０次程度までの高調波含むことが必要である。従って、井桁若しくは格子の間隔は、回路中の最も高い繰り返し信号の周波数の５０倍の周波数に基づいて設計しなければならない。即ち、回路の動作クロック若しくはその回路中の最も高い周波数の信号が３０ＭＨｚならば、その５０次高調波は1.5 ＧＨｚで、波長はプリント基板上での波長短縮を考えると１００mm程度の長さとなる。従って、１００mm程度の波長を有する放射電磁波を発生させないためには、第１の設計方法と同じように、信号線の長さあるいは格子間隔を、その波長の１／２０以下（即ち、この例では５mm以下）に抑えることが必要となる。
【００２７】
〈設計回路基板の例〉
以上が本発明の設計方法の具体的な設計手法を説明した。以下にこの設計手法によって具体的に設計された回路基板の例を図９，図１０にしたがって説明する。
図９は、上記設計手法によって設計された回路基板１１の表面の斜視図を、図１０はその表面を拡大した図を示す。図９，図１０において、参照番号において、“ａ”を付せられたものは表面側のものを、“ｂ”を付せられたものは裏面側のものを示すとする。
【００２８】
図９において、太い線１２ａはグランド線を、太い線１４ａは電源線を、また、細い線１３ａはグランド線を、細い線１５ａは電源線を示す。即ち、図９において、矩形の両面プリント配線板１１の表面Ａには、その幅方向の一端側から、３ｍｍ程度の間隔で複数本のグランドライン１３ａの夫々が、配線板１１の長手方向（図１０中、上下方向）に延びており、この複数本のグランドライン１３ａが相互に平行に並んだ状態で形成されている。これらのグランドライン１３ａは線幅が１ｍｍ未満、好ましくは０．３ｍｍ程度でよい。２本の細いグランドライン１３ａの間に一本の電源ライン１５ａが前記方向に延設されている。即ち、細いグランドライン１３ａと細い電源ライン１５ａとが交互に現われるように基板１１上に延設されている。
【００２９】
３本のグランド線１２ａと３本の電源線１５ａを一本の太いグランド線１２ａと一本の太い電源ライン１４ａが挟むように、グランド線１２ａと電源ライン１４ａが基板１１上に配設されている。基板１１上には、図９に示すように、２本の太い電源線１４ａと２本の太いグランド線１２ａが延設されている。即ち、太い電源ライン１４ａと太いグランドラインは互いに交互に現われるように基板１１上に配設されている。太い電源ライン（あるいはグランドライン）は線幅が１ｍｍ以上、好ましくは２ｍｍ程度でよい。
【００３０】
同様に、この両面プリント配線板１１の表面Ａには、線方向他端側（図１０中、左端側）から３ｍｍ程度の間隔で複数本の電源ライン１４ａ，１５ａがこれらグランドライン１２ａ，１３ａと平行に並んだ状態で形成されている。これらは、線幅が１ｍｍ以上、本実施例では２ｍｍ程度の太い電源ライン１４ａと、線幅が１ｍｍ未満、本実施例では０．３ｍｍ程度の細い電源ライン１５ａとで構成され、隣接する２本の太い電源ライン１４ａの間に複数本（図示例では６本）の細い電源ライン１５ａが並び、全体としてグランドライン１２ａ，１３ａと電源ライン１４ａ，１５ａとが１．５ｍｍ程度の間隔で交互に配列した状態となっている。従って、図１１に示すように、グランドライン（１２ａあるいは１３ａ）の中心と電源ライン（１４ａあるいは１５ａ）中心の間隔は約１．５ｍｍとなる。
【００３１】
また、この両面プリント配線板１１の裏面Ｂにも、複数の太いグランドライン１２ｂと複数の細いグランド１３ｂと、複数の太い電源ライン１４ｂと複数の細い電源ライン１５ｂとが互いに平行になるように延設されている。これらのラインは、表面Ａ上のラインと直交するように裏面Ｂ上に延設されている点を除けば、裏面Ｂ上の配列パターンはＡと同じである。図１２にこの裏面の配列パターンを示す。
【００３２】
表面Ａ上の電源ライン（太いラインと細いラインを問わず）と裏面Ｂ上の電源ライン（太いラインと細いラインを問わず）とはそれらの交差点上においてスルーホールによって接続され、表面Ａ上のグランドライン（太いラインと細いラインを問わず）と裏面Ｂ上のグランドライン（太いラインと細いラインを問わず）とはそれらの交差点上においてスルーホールによって接続されている。図１０はこれらラインのスルーホールによる接続状態を示す。図１０において、小さな丸と大きな丸はスルーホールを示す。小さな丸は、同じ電位の、細いラインと、細いライン若しくは太いラインとを接続するためのスルーホールを示し、大きな丸は、同じ電位の、太いラインと太いラインとを接続するためのスルーホールを示す。図１０において、図示の便宜上、実線は表面側のラインを、破線は裏面側のラインを示す。また、実線のハッチング線が引かれた部分は表面側の太い電源あるいはグランドラインを、破線のハッチング線が引かれた部分は裏面側の太い電源あるいはグランドラインを示す。
【００３３】
図１３は、スルーホールによる接続を立体的に示す。
図１１から明らかなように、実施例の配線方法によれば、全てのグランドライン（あるいは全ての電源ライン）において、長手方向において隣接する２つのスルーホールによって区画されたラインの長手方向の長さは３ｍｍとなる。また、図１２から明らかなように、全てのグランドライン（あるいは全ての電源ライン）において、横方向において隣接する２つのスルーホールによって区画されたラインの横方向の長さも３ｍｍとなる。
【００３４】
図９，図１０において、２０ａは表面Ａ上に配設された信号線を、２０ｂは裏面に配設された信号線を示し、これら２つの信号線はスルーホール２１によって電気的に接続されている。前述したように、基板１１の表面Ａにおいても裏面Ｂにおいても、隣接する電源線とグランド線との間隔は１．５ｍｍである。信号ラインの線幅を例えば０．１５ｍｍ程度とすれば、最大４〜５本程度の信号線を形成しえる。従って、表面も裏面上のいかなる信号線に対しても、１．５ｍｍ以下の距離にあるような一組の電源ラインとグランドラインが存在する。また、もし、図１４に示すようなＩＣ１６０が基板１１上に設けられているとすると、このＩＣ１６０からの２本の信号線１６１，１６２上のいかなる折れ線部分にも、１．５ｍｍ以下の距離にあるような一組の電源ラインとグランドラインが存在する。
【００３５】
従って、図１０〜図１４のように構成された基板１１において、信号線とグランドラインあるいは電源ラインとの間で形成するループの面積が少なくなるので、そのループを通る磁束が減少して放射電磁波の強度が弱められる。さらに、ラインによって形成されるインピーダンスも減少するので基板上で発生する電界強度も弱くなる。
【００３６】
図１５，図１６，図１７，図１８は夫々、電源ライン同士あるいはグランドライン同士を接続する隣接する２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、その基板における電源ラインとグランドラインの井桁の概略的な外観を示す。
テスト結果
図１９は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、配線板１１のグランドラインのインダクタンスの変化を示す。また、図２０は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、グランドラインと電源ライン間のキャパシタンスとの関係を示す。また、図２１は、上記２つのスルーホールの間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍと変えた時の、グランドラインに信号を流した場合に発生する放射ノイズの変化を示す。
【００３７】
図１９〜図２１から明らかなように、スルーホールの間隔をある程度、つまり３ｍｍ程度まで狭くする方が、めっきスルーホール１６，１７の間隔を０にした、いわゆるベタのグランドパターンと同等な特性を得られることが理解できよう。図９に示した例では、グランドライン１２ａ，１２ｂや電源ライン１４ａ，１４ｂの線幅を２ｍｍ程度に設定したが、１ｍｍ以上あれば、これらの電流容量を確保する上で有効であり、低い周波数でのインダクタンスを低くすることができる。逆に、グランドライン１３ａ，１３ｂや電源ライン１５ａ，１５ｂの間隔を５ｍｍ以下、特に３ｍｍ程度に設定することにより、高い周波数でのインダクタンスを下げることができる。また、上記例ではグランドライン１３ａ，１３ｂや電源ライン１５ａ，１５ｂの線幅を０．３ｍｍ程度に設定したが、１ｍｍ未満であれば後述する信号ラインのレイアウトを損なう可能性が少なくなる。
【００３８】
太いラインと細いラインの重複利用
図９の設計例では、グランドラインと電源ラインの双方において、太い線幅のラインと細い線幅のラインとが適用されている。これは以下の理由による。太い線幅ラインはＤＣ的な電流容量を確保すると共に、低い周波数でのインダクタンスを低くする効果がある。一方、細いラインは、高い周波数でのインダクタンスを下げ、さらに、細いがゆえに、信号線の合間を縫って小さいサイズの井桁格子を組むことを可能にするために、放射ノイズの抑制面において効果がある。
【００３９】
このように、図９の例では、２つのことなる太さのラインを合わせて使用することにより、互いに補い合う効果を同時に得ることができる。
〈実施例の他の効果〉
▲１▼：従来の通常の多層基板ではグランド層は１層である。電流が高周波になるに従い、表皮効果により、グランド層の表面にしか電流が流れないため、その１層のグランド面の銅箔をいくら厚くしても、高周波インピーダンスは下がらない。ところが上記例の基板では、多層からなる基板において、複数の層において、面状あるいは格子状のグランドパターンを形成している。このために、信号電流に対してグランドリターン電流の多くの並列経路を作る構造になるため、基板全体におけるグランドの高周波インピーダンスは下がることになる。
▲２▼：通常基板上のグランドは理想的なグランドではないために、必ずグランドにインダクタンスが存在する。従って実際の基板上で、ＩＣ間を流れる信号電流に対してグランドを流れるリターン電流が、このインダクタンスが存在することにより、電圧スパイクを誘起し、その結果、グランドバンスを発生させる。しかしながら、上記例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、グランドのインダクタンスが小さくなり電圧スパイクも当然小さくなる。その結果グランドバンスが低減される。
▲３▼：デジタル信号の電圧波形は通常パルス状の台形波である。出力ＩＣの出力インピーダンスが信号線の特性インピーダンスより低い場合には、台形波の平坦部に凸凹状の振幅が発生し、これは通常リンギングとよばれている。このリンギングを小さくするには、信号線の特性インピーダンスを小さくすればよい。しかしながら、上記例の基板では、グランド層以外の部分に面状あるいは格子状のグランドパターンを形成することにより、信号線とグランドとの容量結合が大きくなり、信号線の特性インピーダンスが下がる。その結果、伝送波に発生するリンギングが小さくなる。
▲４▼：何本かの隣り合った信号線が近接して基板上に存在するとき、その信号線間の容量結合や誘導結合によりクロストークが発生する。この信号線間の容量結合を弱くするには、信号線とグランドの距離をできる限り短くすることが必要である。上記例の基板では、従来の多層板に比べて、当然表層や内層にある信号線とグランドとの距離は短くなり、信号線間の容量結合が弱くなりクロストークが低減される。
【００４０】
また誘導結合は、信号線とリターングランドで形成される電流ループに比例する。すなわち電流ループが大きければ大きいほど誘導結合は強くなる。当然この電流ループを小さくするには、信号線とグランドの距離を短くする必要がある。先に述べた容量結合の場合と同様、上記例の基板では、従来の多層板に比べ信号線とグランドの距離は短くなり、誘導結合も弱くなりクロストークが低減される。
▲５▼：基板から発生する電磁波放射ノイズの強度は、信号線とグランドのリターン電流で形成される電流のループ面積の大きさに比例する。したがって、多層板のように、グランド層が存在する構成の基板では、信号線の直下にグランド層が存在するので上述の電流ループが小さくなる。しかしながら、通常の多層基板では、内部層の一面にグランド層を持っていても、それは理想グランドではないので、必ずインダクタンスが存在することになる。このインダクタンスが存在することにより、グランドのリターン電流は信号線の直下だけでなく、基板全体を拡がりながら流れる。このリターン電流の拡がりを小さくすることが、即ち電磁波の放射ノイズを低減することになる。
【００４１】
しかしながら、上記例の基板では、グランド層以外にもグランドラインが存在し、信号線とグランドとの距離が短くなると同時に、インダクタンスも小さくなり、電磁波の放射ノイズが低減される。
▲６▼：通常、静電気テストとして、外部からプリント基板に（例えば、Ｉ／Ｏコネクタに）静電気放電として高電圧パルスを印加して、部品が実装された基板が誤動作するかしないかを試験している。
【００４２】
上記実施例の様な基板構造をとると、グランド層以外にもグランドパターンが形成されるので、信号線とグランドとの結合容量が大きくなる。従って、
Ｖ＝Ｑ／Ｃ
の式で、基板のＣ（容量）が大きくなれば、外部からの高電圧パルスがＱが一定ならば当然誘起される電圧（Ｖ）も小さくなり、基板内での電圧変動が低減され基板の誤動作が少なくなる。
▲７▼：また上記実施例の基板では、電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。
【００４３】
特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の総数を減らすために電源／グランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、上記実施例の基板の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしまえた。
【００４４】
なお、本実施例ではプリント配線板として両面プリント配線板１１を採用したが、多層プリント配線板にも本発明を応用できることは言うまでもない。
【００４５】
【発明の効果】
以上説明したように、本発明のプリント配線板の設計方法及びこの設計方法によって設計されたプリント配線板によれば、放射ノイズを効率良く抑制することができる。
具体的には、本発明のプリント配線板によると、電源ラインあるいはグランドラインを複数の導体層にてそれぞれ異なる方向に所定間隔で形成し、これらの交差部分をめっきスルーホールを介してそれぞれ接続したので、電源パターンが形成された導電層や、グランドパターンが形成された導電層のインダクタンスが均一化され、電源パターンとグランドパターンとの間のキャパシタタンスが上昇する結果、これらからの放射ノイズを抑制することができる。
【００４６】
また、具体的には、これら電源ラインあるいはグランドラインを、細い線幅のものと複数本のこれら細い線幅の電源ラインあるいはグランドラインを介して並ぶ太い線幅のものとで構成したので、電流容量が不足するような不具合は発生せず、低い周波数のインダクタンスと高い周波数のインダクタンスとをそれぞれ効率良く抑制することができ、放射ノイズ特性に優れたプリント配線を得ることができる。
【００４７】
さらに、具体的には、上述した電源パターンやグランドパターンを崩すことなく、これらの間に信号パターンを形成することにより、電源インダクタンス分布やグランドインダクタンス分布の低い安定したプリント配線板を得ることができ、放射ノイズ対策や回路の誤動作解析に費やされる時間やコストを大幅に削減できる。
【００４８】
さらに具体的には、特に限られた空間に高密度に部品を実装するような場合には、ノイズを抑制するための部品を余分に実装するスペースが無い。また、携帯型コンピュータでは基板の層数を減らすために電源／グランドパターンのための面積を確保できないという問題がある。また、複写機では、装置内の複数の基板がケーブルで接続されていて、そのケーブルがアンテナになり易い等の、その製品特有の条件があるが、本発明の高密度実装では放射ノイズを低減することにより高密度実装を可能にならしめた。
【図面の簡単な説明】
【図１】従来例の係るプリント板の構成を示す図。
【図２】従来例の係るプリント板の構成を示す図。
【図３】本発明の実施例の設計方法において、立ち上がり，立ち下がり時間が問題になることを説明する図。
【図４】本発明の実施例の設計方法において、立ち上がり，立ち下がり時間が問題になることを説明する図。
【図５】本発明の実施例の設計方法の原理を説明する図。
【図６】本発明の実施例の設計方法の原理を説明する図。
【図７】本発明の実施例の設計方法の原理を説明する図。
【図８】本発明の実施例の設計方法の原理を説明する図。
【図９】本発明によるプリント配線板を両面プリント配線板に応用した一実施例の外観を模式的に表す斜視図である。
【図１０】図９に示した実施例における両面プリント配線板の拡大平面破断図である。
【図１１】図８実施例に係る配線板の表面の形状を示す図である。
【図１２】図８実施例に係る配線板の裏面の形状を示す図である。
【図１３】実施例の配線板におけるスルーホールの接続の様子を示す図である。
【図１４】実施例の配線板における電源ラインと信号ラインの夫々のスルーホールによる接続の様子を示す図である。
【図１５】電源ラインのパターンの一例を示す図である。
【図１６】電源ラインのパターンの一例を示す図である。
【図１７】電源ラインのパターンの一例を示す図である。
【図１８】電源ラインのパターンの一例を示す図である。
【図１９】めっきスルーホールの間隔とグランドパターンのインダクタンスとの関係を表すフラグである。
【図２０】めっきスルーホールの間隔と電源パターンおよびグランドパターン間のキャパシタンスとの関係を表すグラフである。
【図２１】めっきスルーホールの間隔と放射ノイズとの関係を表すグラフである。
Claims (21)
- 互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、該互いに平行して延設された複数の第１の電源ラインの間、及び該互いに平行して延設された複数の第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板を設計する方法であって、
ａ：放射電磁波として問題となる周波数を決定し、
ｂ：該周波数に基づいて、互いに隣り合う前記スルーホールの間隔を決定することを特徴とするプリント配線板の設計方法。 - 前記問題となる周波数を、前記プリント配線板を構成する材料の誘電率によって補正することを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記問題となる周波数を、前記プリント配線板を流れる信号に含まれる５０次以下の高次高調波の周波数とすることを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記問題となる周波数を、前記プリント配線板に実装されるＩＣ素子立ち上がり特性ｔr若しくは立ち下がり特性ｔfに基づいて決定することを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記スルーホールの間隔を、前記問題となる周波数に対応する波長の略２０分の１以下の長さにすることを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記スルーホールの間隔は、前記問題となる周波数により導かれる間隔以下の離間距離を有する前記電源ラインの間隔であることを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホール同士もしくは、第２のスルーホール同士の間隔であることを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記第１の電源ラインに平行な第１のグランドラインと、前記第２の電源ラインに平行な第２のグランドラインとが配され、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールを形成し、前記第１のグランドラインと前記第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールを形成し、前記スルーホールの間隔は、互いに隣り合う第１のスルーホールと第２のスルーホールの間隔であることを特徴とする請求項１に記載のプリント配線板の設計方法。
- 前記第１の電源ラインと前記第１のグランドラインは、互いが交互に平行して繰り返して配置されて、前記第２の電源ラインと前記第２のグランドラインは、互いが交互に平行して繰り返して配置されていることを特徴とする請求項７又は８に記載のプリント配線板の設計方法。
- 互いに平行して複数の第１の電源ラインが延設された第１の導電層と、該第１の導電層から所定距離だけ離間され、互いに平行して複数の第２の電源ラインが延設された第２の導電層と、前記第１の電源ラインと前記第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数のスルーホールとを有し、同一配線層における該第１電源ラインの間、及び該第２の電源ラインの間にそれぞれ信号ラインが形成されている少なくとも２層からなるプリント配線板において、
互いに隣り合う該スルーホールの間隔は、放射電磁波として問題となる周波数に基づいて決定されていることを特徴とするプリント配線板。 - 前記問題となる周波数は、前記プリント配線板を構成する材料の誘電率によって補正されていることを特徴とする請求項１０に記載のプリント配線板。
- 前記問題となる周波数は、前記プリント配線板を流れる信号に含まれる５０次以下の高次高調波の周波数であることを特徴とする請求項１０に記載のプリント配線板。
- 前記問題となる周波数は、前記プリント配線板に実装されるＩＣ素子立ち上がり特性ｔr若しくは立ち下がり特性ｔfに基づいていることを特徴とする請求項１０に記載のプリント配線板。
- 前記スルーホールの間隔は、前記問題となる周波数に対応する波長の略２０分の１以下の長さであることを特徴とする請求項１０に記載のプリント配線板。
- 複数の第１の電源ラインと複数の第１のグランドラインが互いに平行して延設される第１の導電層と、複数の第２の電源ラインと複数の第２のグランドラインが互いに平行して延設される第２の導電層とを有し、該第１の電源ラインと該第２の電源ラインとが立体的に交差する位置において、交差する２つの電源ラインを電気的に接続する複数の第１のスルーホールが形成され、該第１のグランドラインと該第２のグランドラインとが立体的に交差する位置において、交差する２つのグランドラインを電気的に接続する複数の第２のスルーホールが形成され、同一導電層における該第１の電源ライン、及び該第２の電源ラインの間にそれぞれ信号ラインが混在する少なくとも２層からなるプリント配線板において、互いに隣り合う該スルーホールの間隔は、１ｍｍ以上でかつ５ｍｍ以下の長さであることを特徴とするプリント配線板。
- 前記第１の電源ラインと前記第１のグランドラインは、互いが交互に平行して繰り返して配置され、前記第２の電源ラインと前記第２のグランドラインは、互いが交互に平行して繰り返して配置されていることを特徴とする請求項１５に記載のプリント配線板。
- 前記互いに隣り合うスルーホールは、第１のスルーホールと第２のスルーホールであることを特徴とする請求項１５に記載のプリント配線板。
- 前記互いに隣り合うスルーホールは、第１のスルーホール同士、もしくは第２のスルーホール同士であることを特徴とする請求項１５に記載のプリント配線板。
- 前記プリント配線板の波長短縮率をα、信号の立ち上がりまたは立ち下がり時間特性ｔ、光速をＣとすると、互いに隣り合う前記電源ラインと前記グランドラインとの間隔は、α・（π×Ｃ×ｔ）／（３×２０）以下であることを特徴とする請求項１５に記載のプリント配線板。
- 前記第１の電源ラインは、ｎ（≧２）本の並んだ細いライン毎に１本の太いラインとからなるパターンを有し、前記第１のグランドラインは、ｍ（≧２）本の並んだ細いライン毎に１本の太いラインとからなるパターンを有していることを特徴とする請求項１５に記載のプリント配線板。
- 前記太いラインは１ｍｍ以上の線幅を有し、前記細いラインは１ｍｍ未満の線幅を有することを特徴とする請求項２０に記載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06262995A JP3610114B2 (ja) | 1994-03-31 | 1995-03-22 | プリント配線板および設計方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-63930 | 1994-03-31 | ||
| JP6393094 | 1994-03-31 | ||
| JP06262995A JP3610114B2 (ja) | 1994-03-31 | 1995-03-22 | プリント配線板および設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321429A JPH07321429A (ja) | 1995-12-08 |
| JP3610114B2 true JP3610114B2 (ja) | 2005-01-12 |
Family
ID=26403677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06262995A Expired - Fee Related JP3610114B2 (ja) | 1994-03-31 | 1995-03-22 | プリント配線板および設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610114B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3745276B2 (ja) | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | 多層プリント配線板 |
| CN102714288B (zh) | 2010-11-30 | 2016-01-13 | 松下知识产权经营株式会社 | 电池模块 |
| JP6584569B1 (ja) * | 2018-04-06 | 2019-10-02 | 三菱電機株式会社 | プリント基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724102B2 (ja) * | 1993-12-28 | 1998-03-09 | ケル株式会社 | ２層構造フレキシブルプリント基板 |
| JPH07273413A (ja) * | 1994-03-30 | 1995-10-20 | Canon Inc | プリント配線板 |
| JPH0897566A (ja) * | 1994-09-26 | 1996-04-12 | Canon Inc | プリント基板 |
-
1995
- 1995-03-22 JP JP06262995A patent/JP3610114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321429A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294957B1 (ko) | 프린트배선판 | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
| US6365828B1 (en) | Electromagnetic interference suppressing device and circuit | |
| EP0873046B1 (en) | Printed wiring board device | |
| JP2794136B2 (ja) | 多層プリント回路基板 | |
| KR100301363B1 (ko) | 차폐그리드를포함한회로기판장치와그구성방법 | |
| US6753481B2 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
| US6150895A (en) | Circuit board voltage plane impedance matching | |
| JP3255151B2 (ja) | 多層プリント回路基板 | |
| US5912597A (en) | Printed circuit board | |
| US20080283285A1 (en) | Circuit Arrangement | |
| US6215076B1 (en) | Printed circuit board with noise suppression | |
| CN107852829A (zh) | 印刷电路板 | |
| JPWO2004068922A1 (ja) | 多層プリント基板、電子機器、および実装方法 | |
| US20040201971A1 (en) | Printed circuit board having outer power planes | |
| JP2001127387A (ja) | プリント配線基板 | |
| JP2988421B2 (ja) | Ｅｍｉ抑制多層プリント基板 | |
| JP3610114B2 (ja) | プリント配線板および設計方法 | |
| JPH09266370A (ja) | 片面プリント配線板および該片面プリント配線板の設計方法 | |
| JP2735060B2 (ja) | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 | |
| JPH11220263A (ja) | プリント配線板 | |
| JPH09205290A (ja) | 低ｅｍｉ構造を有する回路基板 | |
| JP2002016368A (ja) | 多層配線基板 | |
| JP3513326B2 (ja) | プリント配線板の設計方法及びプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |