CN107835015B - 一种低参考杂散快速锁定i型锁相环 - Google Patents

一种低参考杂散快速锁定i型锁相环 Download PDF

Info

Publication number
CN107835015B
CN107835015B CN201711126346.6A CN201711126346A CN107835015B CN 107835015 B CN107835015 B CN 107835015B CN 201711126346 A CN201711126346 A CN 201711126346A CN 107835015 B CN107835015 B CN 107835015B
Authority
CN
China
Prior art keywords
phase
switch
output
locking
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711126346.6A
Other languages
English (en)
Other versions
CN107835015A (zh
Inventor
席娜
林福江
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201711126346.6A priority Critical patent/CN107835015B/zh
Publication of CN107835015A publication Critical patent/CN107835015A/zh
Application granted granted Critical
Publication of CN107835015B publication Critical patent/CN107835015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低参考杂散快速锁定I型锁相环，包括：带饱和区鉴频鉴相器、锁定检测器、采样保持电路、压控振荡器电路、分频器电路、环路滤波器和控制开关。本发明通过增加采样保持电路使I型锁相环电路极大程度的降低了输出信号参考杂散，使得无线通信收发机***的相邻信道的干扰极大减弱；同时通过采用带饱和区鉴相器和锁定检测电路，提高了锁相环电路锁定速度，使I型锁相环环路整体性能得到提升。

Description

一种低参考杂散快速锁定I型锁相环
技术领域
本发明涉及射频集成电路技术领域，尤其涉及一种低参考杂散快速锁定I型锁相环。
背景技术
在许多应用中，例如无线通信***中的调制/解调、高速模数转换器ADC的采样过程等，都需要一个参考杂散低信号作为本振信号。调制/解调过程中的本振信号的参考杂散较大时，会在相邻信道产生串扰，降低通信***信噪比；高速模数转换器ADC的采样时钟信号的参考杂散会转换为确定性抖动，同样降低信噪比，随着电路和通信质量提高，低参考杂散信号产生源的需求日益明显。
另外，锁相环电路是产生本振信号产生的常用电路，目前针对电荷泵型锁相环的研究日益成熟，但是在电荷泵型锁相环的设计中存在带宽、环路稳定性、相位噪声、参考杂散与面积间的折中考虑，设计多项性能指标均优异的电荷泵型锁相环较难；此外，随着工艺尺寸和电源电压降低，高匹配性电荷泵的设计难度日益凸显。鉴于以上原因，I型锁相环电路具有的以下优势使I型锁相环的应用范围逐渐增加：1)无电荷泵电路，降低设计难度。2)I型锁相环电路仅要求在低通滤波器中贡献一个极点，环路稳定性更容易满足。3)低通滤波器中无源器件占用面积小，节省版图资源。但I型锁相环电路中鉴相器的输出波形必须存在固定相位差来为VCO提供直流偏置，同时使得VCO的调谐电压上有周期性纹波，此纹波会恶化输出参考杂散；另外，由于I型锁相环中基本鉴相器(PD)鉴相范围窄，环路锁定过程中若VCO相位与参考信号相位差超出鉴相范围，锁定时间会增加，使频率切换性能差。
传统的I型锁相环电路结构如图1所示，包括：鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)、分频器(Divider)。传统I型锁相环电路参考杂散的主要来源是PD输出的周期性方波，该方波会经过环路滤波器转换成压控振荡器控制电压的纹波，且此纹波周期与输入参考信号周期相同。现假设纹波Vripple近似为余弦波：
Vripple(t)＝Vmcos nωreft (1)
式(1)中，n＝1，2，3….。Vm为纹波幅度，ωref为参考信号角频率。则压控振荡器的输出为：
Vout(t)＝V0cos(ω0t+Kvco∫Vc(t)dt) (2)
式(2)展开得实际锁相环的输出电压为：
Figure BDA0001468425730000021
式(3)中，n＝1，2，3。V0为振荡器振荡信号幅度，ωref为参考信号角频率，ω0为振荡信号角频率，Vm为纹波幅度，KVCO为振荡器增益系数。由式(3)可知，参考杂散的幅值随着压控振荡器上纹波幅值的增大而增大。
此外，基本I型锁相环中鉴相器为异或门，其鉴相范围是[-π/2,π/2]，如图2(a)所示。电路简易，但当振荡器的初始振荡频率与输入参考信号频率相差较大时，其输出值仍不能快速调节VCO振荡频率，导致发生“锁定滑坡”效应，延长环路锁定时间。
发明内容
本发明的目的是提供一种低参考杂散快速锁定的I型锁相环电路，可以降低参考杂散，加快环路锁定过程。
本发明的目的是通过以下技术方案实现的：
一种低参考杂散快速锁定I型锁相环，包括：带饱和区鉴频鉴相器、锁定检测器、采样保持电路、压控振荡器电路、分频器电路、环路滤波器和控制开关，控制开关包括开关S1和开关S2，其连接关系如下：
依次连接的带饱和区鉴频鉴相器、环路滤波器、开关S1和压控振荡器电路，所述分频器电路的输入端与压控振荡器电路输出相连，所述分频器电路的输出端与带饱和区鉴频鉴相器一输入端口和锁定检测器一输入端口相连，所述带饱和区鉴频鉴相器另一输入端口与锁定检测器另一输入端口端口相连，所述锁定检测器输出端与开关S1控制端相连，以控制开关S1开关状态，所述采样保持电路的与环路滤波器与开关S1的连接点相连，所述采样保持电路输出端口与开关S2的控制信号相连，以控制开关S2的开关状态，所述开关S1与开关S2的输出端均接与压控振荡器电路电压控制端相连。
由上述本发明提供的技术方案可以看出，通过在环路中引入采样保持电路，降低了传统I型锁相环电路中鉴相器输出具有静态相位误差的波形引起的参考杂散，使得无线通信收发机***的相邻信道的干扰极大减弱，环路输出信号参考杂散性能得到大程度的优化；此外，通过采用增加锁定检测器电路和带饱和区鉴相器，加快环路锁定速度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的I型锁相环基本结构示意图；
图2为本发明背景技术提供的鉴相器鉴相特性；
图3为本发明实施例提供的一种低杂散快速锁定的I型锁相环电路结构示意图；
图4为本发明实施例提供的带饱和区鉴频鉴相器结构示意图；
图5为本发明实施例提供的锁定检测器结构示意图；
图6为本发明实施例提供的S/H晶体管级电路结构示意图；
图7为本发明实施例提供的LF与S/H连接关系示意图及各节点电压示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
图3为本发明实施例提供的一种低参考杂散快速锁定的I型锁相环电路，如图3所示，其主要包括：带饱和区鉴相器(Phase Detector with saturation)、环路滤波器(LoopFilter)、压控振荡器(Voltage-Controlled Oscillator)、分频器(Frequency Divider)、采样保持电路(Sampling-Hold)、锁定检测器(Locked Detector)和开关S1和开关S2。其连接关系为：依次连接的带饱和区鉴相器(SPD)、环路滤波器(LF)、开关S1和压控振荡器(VCO)，所述分频器(Divider)输入端与VCO输出相连，所述Divider输出端与SPD一端口以及锁定检测器(LD)一端口相连，所述SPD另一端口与LD另一端口相连，所述LD输出端与开关S1控制端相连，以控制开关S1开关状态，所述采样保持电路(S/H)的与LF与S1的连接点相连，所述S/H的输出端与开关S2的控制信号相连，以控制开关S2的开关状态，所述开关S1与S2的输出端均接与VCO电压控制端相连。
如图4所示，为带饱和区鉴相器电路。所述鉴相器电路包括4个触发器和6个与门。此电路功能在于比较参考信号与分频器输出信号之间的相位差，所述带饱和区鉴相器电路的特点在于相位差处于鉴相范围内时，鉴相器输出为脉宽等于相位差宽度的脉冲；相位误差超出鉴相范围时，鉴相器输出为电源电压或地，以加快环路锁定速度。
所述环路滤波器采用二阶无源滤波器，用于稳定环路。
所述开关S1与S2均采用MOS管开关，用于降低参考杂散和加快环路稳定速度。
如图5所示，为所述锁定检测器电路。所述锁定检测电路包括位计数器使能模块、锁定检测计数器使能模块和锁定检测计数器模块。其中计数器使能模块由2个D触发器和1个异或门组成，2个D触发器2个输入端均分别连接参考信号和Divider输出端。2个D触发器的输出端分别与连接异或门2个输入端连接，异或门输出端作为计数器使能模块的输出端。其中锁定检测计数器使能模块由2个N位计数器、1个与门和1个比较电路。2个N位计数器分别标号1和2，N位计数器1和2的时钟端分别连接Divider输出端和参考信号，N位计数器1使能端与与门输出端连接，与门的2个输入端分别连接至N位计数器使能模块输出端和N位计数器2进位输出端，N位计数器2的使能端与N位计数器使能模块输出端连接，比较器2个输入端分别与2个N位计数器的输出端连接，比较器输出端作为锁定检测计数器使能模块输出端并与锁定检测计数器使能端连接。锁定检测计数器时钟端连接至参考信号，其输出端作为环路锁定信号输出端。
如图6所示，为所述采样保持电路图。所述采样保持电路包括：用作开关的MOS管和用于电荷保持的电容C1。MOS管为NMOS类型，其源极连接LF输出端，其漏极连接C1正极，其栅极连接LD输出端；C1负极连接至地GND。
所述I型锁相环环路工作启动初期(未进入锁定状态)，SPD比较参考信号与Divider的输出信号之间的相位差，其输出通过LF后直接通过导通状态的开关S1为VCO提供控制电压以调节VCO的振荡频率；当所述的I型锁相环环路进入锁定状态时，LD输出信号使开关S2处于导通状态，开关S1处于截止状态，LF输出信号通过S/H电路后为VCO提供控制电压以调节VCO的振荡频率，如图7所示为所述S/H电路对LF输出电压纹波的抑制情况，由于S/H电路极大地降低了LF输出电压上的纹波，大程度改善了环路输出信号的参考杂散性能。
从本发明上述提供的技术方案可以看出，降低了传统I型锁相环电路中鉴相器输出具有静态相位误差的波形引起的参考杂散，使得无线通信收发机***的相邻信道的干扰极大减弱，同时采用了锁定检测器电路和采样保持电路(S/H)，参考杂散有了极大程度的减少；此外通过采用带饱和鉴相器，增加了锁定速度，使得锁相环电路整体性能得到全面的提升。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (1)

1.一种低参考杂散快速锁定I型锁相环，其特征在于，包括：带饱和区鉴频鉴相器SPD、锁定检测器LD、采样保持电路S/H、压控振荡器电路VCO、分频器电路FD、环路滤波器LF和控制开关，控制开关包括开关S1和开关S2，其连接关系如下：
依次连接的带饱和区鉴频鉴相器SPD、环路滤波器LF、开关S1和压控振荡器电路VCO，所述分频器电路FD的输入端与压控振荡器电路VCO输出相连，所述分频器电路FD的输出端与带饱和区鉴频鉴相器SPD一输入端口和锁定检测器LD一输入端口相连，所述带饱和区鉴频鉴相器SPD另一输入端口与锁定检测器LD另一输入端口相连，所述锁定检测器LD输出端与开关S1控制端相连，以控制开关S1开关状态，所述采样保持电路S/H的输入端口与环路滤波器LF的输出端口相连，采样保持电路的输出端口与开关S1的一连接点相连，所述采样保持电路S/H的输出端口与开关S2的一连接点相连，所述锁定检测器LD输出端与开关S2控制端相连，以控制开关S2的开关状态，所述开关S1与开关S2的另一连接点均接与压控振荡器电路VCO控制端相连；
带饱和区鉴频鉴相器包括4个触发器和6个与门，带饱和区鉴频鉴相器功能在于比较参考信号与分频器电路输出信号之间的相位差，所述带饱和区鉴频鉴相器的相位差处于鉴相范围内时，鉴相器输出为脉宽等于相位差宽度的脉冲；相位误差超出鉴相范围时，鉴相器输出为电源电压或地；
所述环路滤波器采用二阶无源滤波器；
所述开关S1与S2均采用MOS管开关；
所述锁定检测器包括N位计数器使能模块、锁定检测计数器使能模块和锁定检测计数器模块，其中N位计数器使能模块由2个D触发器和1个异或门组成，2个D触发器的2个输入端均分别连接参考信号和Divider输出端，2个D触发器的输出端分别与连接异或门2个输入端连接，异或门输出端作为N位计数器使能模块的输出端，其中锁定检测计数器使能模块由2个N位计数器、1个与门和1个比较电路组成，2个N位计数器分别标号1和2，N位计数器1和2的时钟端分别连接分频器电路输出端和参考信号，N位计数器1的使能端与与门输出端连接，与门的2个输入端分别连接至N位计数器使能模块输出端和N位计数器的2进位输出端，N位计数器2的使能端与N位计数器使能模块输出端连接，比较器2个输入端分别与2个N位计数器的输出端连接，比较器输出端作为锁定检测计数器使能模块输出端并与锁定检测计数器模块使能端连接，锁定检测计数器模块时钟端连接至参考信号，其输出端作为环路锁定信号输出端；
所述采样保持电路包括：用作开关的两个MOS管和用于电荷保持的电容C1，MOS管为NMOS类型，下部的MOS管的源极连接C1正极，其漏极连接环路滤波器LF输出端，其栅极连接时钟CLK；C1负极连接至地GND；
I型锁相环环路工作启动初期，未进入锁定状态，带饱和区鉴频鉴相器SPD比较参考信号与分频器电路的输出信号之间的相位差，其输出通过环路滤波器LF后直接通过导通状态的开关S1为压控振荡器电路VCO提供控制电压以调节压控振荡器电路VCO的振荡频率；当所述的I型锁相环环路进入锁定状态时，锁定检测器LD输出信号使开关S2处于导通状态，开关S1处于截止状态，环路滤波器LF输出信号通过采样保持电路S/H后为压控振荡器电路VCO提供控制电压以调节压控振荡器电路VCO的振荡频率。
CN201711126346.6A 2017-11-15 2017-11-15 一种低参考杂散快速锁定i型锁相环 Active CN107835015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711126346.6A CN107835015B (zh) 2017-11-15 2017-11-15 一种低参考杂散快速锁定i型锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711126346.6A CN107835015B (zh) 2017-11-15 2017-11-15 一种低参考杂散快速锁定i型锁相环

Publications (2)

Publication Number Publication Date
CN107835015A CN107835015A (zh) 2018-03-23
CN107835015B true CN107835015B (zh) 2020-06-26

Family

ID=61655462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711126346.6A Active CN107835015B (zh) 2017-11-15 2017-11-15 一种低参考杂散快速锁定i型锁相环

Country Status (1)

Country Link
CN (1) CN107835015B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055001B (zh) * 2021-04-21 2023-10-20 福州大学 一种锁相环电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308865A (zh) * 2013-04-29 2016-02-03 美高森美半导体无限责任公司 具有精确的相位和频率斜率限制器的锁相环

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6234545B2 (ja) * 2014-03-13 2017-11-22 三菱電機株式会社 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308865A (zh) * 2013-04-29 2016-02-03 美高森美半导体无限责任公司 具有精确的相位和频率斜率限制器的锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A high-performance, yet simple to design, digital-friendly type-I PLL;Ahmad Sharkia等;《2015 IEEE Custom Integrated Circuits Conference (CICC)》;20150930;第1-4页 *
一种低参考杂散高PSNR的I型锁相环;席娜;《微电子学》;20171031;全文 *

Also Published As

Publication number Publication date
CN107835015A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US9705511B2 (en) Ultra low phase noise frequency synthesizer
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US8228126B2 (en) Multi-band burst-mode clock and data recovery circuit
CN106603070B (zh) 低杂散快速锁定的锁相环电路
CN106911330A (zh) 一种占空比稳定电路
US7782104B2 (en) Delay element array for time-to-digital converters
CN103516357B (zh) 轨到轨输入电压范围的电压控制振荡器
CN107835015B (zh) 一种低参考杂散快速锁定i型锁相环
US9076366B2 (en) Clock recovery system
CN109428593B (zh) 重新对准回路的电路、锁相回路、重新对准强度调整方法
TWI434168B (zh) 時脈資料回復電路
CN111147071B (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
Anand et al. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range
US8248123B2 (en) Loop filter
US8456205B2 (en) Phase-frequency comparator and serial transmission device
CN108521278B (zh) 一种基于时间电压转换器的锁相环锁定检测电路
CN113055001B (zh) 一种锁相环电路
CN107659307B (zh) 一种用于频率综合器的电流源交替互换的电荷泵电路
CN107911112A (zh) 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路
CN108599759B (zh) 基于内嵌时钟位的时钟cdr电路及控制装置
EP3487073A1 (en) Variable delay circuit, pll frequency synthesizer, and electronic device
US20060050821A1 (en) Clock and data recovery circuit
TWI630799B (zh) Phase detector and clock and data recovery device
CN105429632A (zh) 小型集成化的微波本振信号发生器
Sanchez-Azqueta et al. A phase detection scheme for clock and data recovery applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.443 Huangshan Road, Shushan District, Hefei City, Anhui Province 230022

Patentee after: University of Science and Technology of China

Address before: 230026 Jinzhai Road, Baohe District, Hefei, Anhui Province, No. 96

Patentee before: University of Science and Technology of China