TWI434168B - 時脈資料回復電路 - Google Patents

Description

時脈資料回復電路

本發明是有關於一種寬頻時脈資料回復電路，且特別是有關於一種可進行雙方向頻率追隨的時脈資料回復電路。

近幾年來，隨著科技的進步，有線通訊的頻寬日益增加，而在光通訊以及訊號傳輸規格日益增加的情況下，如何把各傳輸頻率規格整合進單一晶片以節省成本及增加單一晶片的使用性已成為一個很重要的課題。

在習知通訊系統之中，傳送端根據其時脈以產生資料訊號，並透過頻道(channel)將資料訊號傳送至接收端。而接收端為了正確地辨別資料訊號之邏輯位準，接收端必須根據與傳送端之時脈相互同步之時脈，來讀取資料訊號。因此，接收端必須利用時脈資料回復電路(Clock and Data Recovery，CDR)來回復傳送端之時脈。

在習知寬頻時脈資料回復電路中，大部分的時脈資料回復電路僅具有單方向的頻率追隨功能，亦即僅能偵測到壓控振盪器所輸出的振盪頻率低於資料訊號的頻率的情形。因此，每次操作時脈資料回復電路時，都必須先將壓控振盪器所輸出的振盪頻率重置至最低的頻率，以確保壓控振盪器所輸出的振盪頻率低於資料訊號的頻率。如此不但會增加時脈資料回復電路鎖定頻率的時間，更會提高時脈資料回復電路的功率消耗。

少部分的習知時脈資料回復電路雖可進行雙方向的頻率追隨，可偵測到壓控振盪器所輸出的振盪頻率高於或低於資料訊號頻率的情形，但仍無法在高速運作，且輸入的資料訊號會受到序列模式的限制。

本發明提供一種時脈資料回復電路，可在高傳輸速率下提供雙方向的頻率追隨，且輸入的資料訊號不受到序列模式的限制。

本發明提出一種時脈資料回復電路，包括一第一電荷幫浦、一第二電荷幫浦、一壓控振盪器、一除頻器、一迴路濾波器、一相位偵測器以及一頻率偵測器。其中第一電荷幫浦輸出一頻率控制電壓，並依據一上拉控制訊號與一下拉控制訊號對頻率控制電壓進行充放電。第二電荷幫浦依據一控制信號輸出一輸出電壓。迴路濾波器過濾輸出電壓的雜訊以輸出一相位控制電壓。壓控振盪器依據頻率控制電壓與相位控制電壓產生振盪訊號。除頻器依據振盪訊號輸出一第一時脈訊號，並對振盪訊號進行除頻以產生一第一除頻訊號與一第二除頻訊號。相位偵測器比較輸入資料與第一時脈訊號的相位，並據以產生上述控制訊號。另外，頻率偵測器則比較輸入資料的頻率及第一時脈訊號的頻率，並據以輸出第一電荷幫浦的上拉控制訊號與下拉控制訊號，其中當第一時脈訊號的頻率高於輸入資料的頻率時，頻率偵測器每隔一預設週期致能下拉頻率控制訊號，其中預設週期與預設時間依據第一除頻訊號與第二除頻訊號所決定，且第一除頻訊號之頻率小於第二除頻訊號之頻率，當第一時脈訊號的頻率低於輸入資料的頻率時，頻率偵測器致能上拉控制訊號。

在本發明之一實施例中，上述之控制訊號包括一第二上拉控制訊號與一第二下拉控制訊號。

在本發明之一實施例中，上述之頻率偵測器更接收一重置訊號，當輸入資料改變時，頻率偵測器被重置訊號所重置。

在本發明之一實施例中，上述之頻率偵測器包括一波形產生器以及一頻率偵測單元。其中波形產生器接收第一除頻訊號與第二除頻訊號，並據以輸出下拉控制訊號，每隔一預設週期致能下拉控制訊號。頻率偵測單元則偵測輸入資料的頻率以及第一時脈訊號的頻率，並據以輸出上拉控制訊號、開啟或關閉波形產生器，其中當第一時脈訊號的頻率高於該輸入資料的頻率時，頻率偵測單元開啟波形產生器，而當第一時脈訊號的頻率低於輸入資料的頻率時，頻率偵測單元關閉波形產生器。

在本發明之一實施例中，上述之頻率偵測單元包括一雙緣觸發正反器、一第一正緣觸發正反器以及一延遲單元。其中雙緣觸發正反器之資料輸入端與時脈輸入端分別接收輸入資料與第一時脈訊號，以於其輸出端輸出上拉控制訊號。第一正緣觸發正反器之資料輸出端耦接第一電荷幫浦，第一正緣觸發正反器的資料輸入端耦接雙緣觸發正反器的資料輸出端。另外，延遲單元之輸入端接收輸入資料，延遲單元的輸出端則耦接第一正緣觸發正反器的時脈輸入端，延遲單元依據雙緣觸發正反器傳輸資料所延遲的時間將輸入資料延遲一段時間後於其輸出端輸出輸入資料。

在本發明之一實施例中，上述之波形產生器包括一第二正緣觸發正反器、一第三正緣觸發正反器、一多工器以及一互斥或閘。其中第二正緣觸發正反器之資料輸入端與時脈輸入端分別耦接操作電壓與第一正緣觸發正反器的資料輸出端，以於第二正緣觸發正反器的輸出端輸出一選擇訊號。第三正緣觸發正反器之時脈輸入端接收第二除頻訊號。多工器之第一輸入端接收第一除頻訊號，多工器之第二輸入端耦接至接地，多工器之選擇端則耦接第二正緣觸發正反器的輸出端，多工器之輸出端耦接第三正緣觸發正反器的資料輸入端，多工器依據選擇訊號將多工器的輸出端連接至第一輸入端或第二輸入端。另外，互斥或閘之兩輸入端分別耦接至多工器的輸出端與第三正緣觸發正反器的資料輸出端，互斥或閘的輸出端則耦接至第一電荷幫浦。

在本發明之一實施例中，上述之波形產生器更包括一開關單元，其耦接於第二正緣觸發正反器的資料輸出端與接地之間，受控於重置訊號而將第二正緣觸發正反器的輸出端耦接至接地。

在本發明之一實施例中，上述之壓控振盪器包括一第一偏壓電壓產生器、一第二偏壓電壓產生器以及一環形振盪器。其中第一偏壓電壓產生器依據頻率控制電壓產生一第一偏壓與一第二偏壓。第二偏壓電壓產生器依據相位控制電壓產生一第三偏壓與一第四偏壓。環形振盪器依據第一偏壓、第二偏壓、第三偏壓以及第四偏壓產生振盪訊號。

在本發明之一實施例中，上述之第一偏壓電壓產生器包括一第一P型電晶體、一第二P型電晶體、一第一至第三N型電晶體、一第一電流源以及一第一電阻。其中第一P型電晶體之閘極耦接頻率控制電壓。第二P型電晶體之源極耦接第一P型電晶體的源極。第一N型電晶體之閘極耦接頻率控制電壓，第一N型電晶體之汲極耦接至第二P型電晶體之閘極，第一N型電晶體之源極耦接至接地。第二N型電晶體之汲極與源極分別耦接第一P型電晶體的汲極與接地，第二N型電晶體的閘極耦接第二N型電晶體的汲極，其中第二N型電晶體的閘極做為第一偏壓電壓產生器的一輸出端，用以輸出第一偏壓。第三N型電晶體之汲極與源極分別耦接第二P型電晶體的汲極與接地，第三N型電晶體的閘極耦接第三N型電晶體的汲極，其中第三N型電晶體的閘極做為第一偏壓電壓產生器的另一輸出端，用以輸出第二偏壓。第一電流源耦接於第一P型電晶體的源極與一操作電壓之間。第一電阻耦接於操作電壓與第一N型電晶體的汲極之間。

在本發明之一實施例中，上述之第二偏壓電壓產生器包括一第三P型電晶體、一第四P型電晶體、一第四至第六N型電晶體、一第二電流源以及第二電阻。其中第三P型電晶體之閘極耦接相位控制電壓。第四P型電晶體之源極耦接第三P型電晶體的源極。第四N型電晶體之閘極耦接相位控制電壓，第四N型電晶體之汲極耦接至第四P型電晶體之閘極，第四N型電晶體之源極耦接至一接地。第五N型電晶體之汲極與源極分別耦接第三P型電晶體的汲極與接地，第五N型電晶體的閘極耦接第五N型電晶體的汲極，其中第五N型電晶體的閘極做為第二偏壓電壓產生器的一輸出端，用以輸出第三偏壓。第六N型電晶體之汲極與源極分別耦接第四P型電晶體的汲極與接地，第六N型電晶體的閘極耦接第六N型電晶體的汲極，其中第六N型電晶體的閘極做為第二偏壓電壓產生器的另一輸出端，用以輸出第四偏壓。第二電流源耦接於第三P型電晶體的源極與操作電壓之間。第二電阻耦接於操作電壓與第四N型電晶體的汲極之間。

在本發明之一實施例中，上述之環形振盪器包括M個延遲單元，各延遲單元具有一差動輸入端與一差動輸出端，第i個延遲單元的差動輸出端耦接至第i+1個延遲單元的差動輸入端，且第M個延遲單元的差動輸出端反相耦接至第1個延遲單元的差動輸入端，各延遲單元分別依據第一偏壓至第四偏壓於其差動輸出端輸出振盪訊號，其中i為正整數，M為大於1的正整數。

在本發明之一實施例中，上述之各延遲單元包括一第七至第十六N型電晶體、一第三至第六電阻、一第三電流源、一第一回授電阻以及一第二回授電阻。其中第七N型電晶體之閘極耦接延遲單元之差動輸入端的第一端。第八N型電晶體之閘極耦接延遲單元之差動輸入端的第二端，第八N型電晶體的源極耦接第七N型電晶體的源極。第九N型電晶體之閘極耦接第七N型電晶體的汲極。第十N型電晶體之閘極耦接第八N型電晶體的汲極，第十N型電晶體的源極耦接第九N型電晶體的源極。第十一N型電晶體之閘極耦接延遲單元之差動輸入端的第一端，第十一N型電晶體的汲極耦接至第九N型電晶體的汲極。第十二N型電晶體之閘極耦接延遲單元之差動輸入端的第二端，第十二N型電晶體的汲極耦接至第十N型電晶體的汲極。第十三N型電晶體之汲極與源極分別耦接第九N型電晶體的源極與接地，第十三N型電晶體的閘極耦接第四偏壓。第十四N型電晶體之汲極與源極分別耦接第十N型電晶體的源極與接地，第十四N型電晶體的閘極耦接第二偏壓。第十五N型電晶體之汲極與源極分別耦接第十一N型電晶體的源極與接地，第十五N型電晶體的閘極耦接第三偏壓。第十六N型電晶體之汲極與源極分別耦接第十二N型電晶體的源極與接地，第十六N型電晶體的閘極耦接第一偏壓。第三電阻耦接於第七N型電晶體的汲極與操作電壓之間。第四電阻耦接於第八N型電晶體的汲極與操作電壓之間。第五電阻耦接於第九N型電晶體的汲極與操作電壓之間。第六電阻耦接於第十N型電晶體的汲極與操作電壓之間。第三電流源耦接於第七N型電晶體的源極與接地之間‧第一回授電阻耦接於第八N型電晶體的汲極與第九N型電晶體的汲極之間。第二回授電阻耦接於第七N型電晶體的汲極與第十N型電晶體的汲極之間。

在本發明之一實施例中，上述之除頻器更依據振盪訊號輸出一第二時脈訊號，其中第一時脈訊號與第二時脈訊號之相位相差90度。

基於上述，本發明利用可在高傳輸速率下運作、可進行雙方向頻率追隨，且不受到輸入資料的序列模式限制的頻率偵測器配合使用可增大壓控振盪器的頻率振盪範圍的壓控振盪器，使時脈資料回復電路具有大頻率振盪範圍以及進行雙方向頻率追隨的特性，且其不受到輸入資料序列模式的限制。

另外，透過於延遲單元中配置兩個回授電阻，以增大壓控振盪器的頻率振盪範圍，使時脈資料回復電路具有大頻率振盪範圍且可進行雙方向頻率追隨的特性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示為本發明一實施例之時脈資料回復電路的示意圖。請參照圖1，時脈資料回復電路100包括相位偵測器(Phase Detector，PD)102、電荷幫浦(charge pump)104、電荷幫浦106、迴路濾波器(loop filter)108、壓控振盪器(Voltage Controlled Oscillator，VCO)110、除頻器(frequency divider)112、頻率偵測器(Frequency Detector，FD)114以及一電容C1。

其中，電容C1耦接於電荷幫浦104與壓控振盪器110的共同接點與接地GND之間。相位偵測器102比較輸入資料Din訊號的相位與除頻器112所輸出的時脈訊號CKI及CKQ的相位，並藉以產生控制訊號CS給電荷幫浦106，其中時脈訊號CKI及CKQ的相位相差90度，而控制訊號CS包括一上拉控制訊號與一下拉控制訊號。電荷幫浦106根據控制信號CS對迴路濾波器108進行充放電的動作。迴路濾波器108用以產生電荷幫浦106之輸出電壓Vcp，並據以輸出相位控制電壓VCON2。迴路濾波器108可由電阻與電容所組成，例如在本實施例中迴路濾波器108為串接於電荷幫浦106輸出端與接地GND間的電阻Rf與電容Cf所構成，然實際應用上不以此為限。

壓控振盪器110依據頻率控制電壓VCON1及相位控制電壓VCON2產生一振盪訊號VCO1。除頻器112依據壓控振盪器110所輸出的振盪訊號VCO1輸出時脈訊號CKI及CKQ，並將振盪訊號VCO1除頻後輸出一除頻訊號VCO1/16以及一除頻訊號VCO1/64至頻率偵測器114做為放電控制訊號。其中頻率鎖定迴路的放電速率由除頻器112之除數設計而定，例如在本實施例中設定除頻訊號VCO1/16的頻率為振盪訊號VCO1頻率的16分之一，而除頻訊號VCO1/64為振盪訊號VCO1頻率的64分之一，然不以此為限。

另外，頻率偵測器114則用以比較輸入資料Din的頻率及時脈訊號CKI的頻率，並據以致能其所輸出的上拉控制訊號UP或下拉控制訊號DOWN，以對電荷幫浦104所輸出的頻率控制電壓VCON1進行充放電，進而提高或降低壓控振盪器110所輸出的振盪訊號VCO1頻率，使時脈訊號CKI及CKQ的頻率提高或降低。

其中當頻率偵測器114未偵測到時脈訊號CKI的頻率低於輸入資料Din的頻率時，頻率偵測器114每隔一預設週期將下拉控制訊號DOWN致能一預設期間，以對電荷幫浦104所輸出的頻率控制電壓VCON1進行放電，降低壓控振盪器110所輸出之振盪訊號VCO1的頻率，進而降低時脈訊號CKI的頻率。舉例來說，可設定頻率偵測器114在偵測到時脈訊號CKI的頻率高於輸入資料Din的頻率時，每隔32個振盪訊號VCO1的時脈週期TVCO1將下拉控制訊號DOWN致能16個振盪訊號VCO1的時脈週期TVCO1，以對頻率控制電壓VCON1進行放電，降低振盪訊號VCO1的頻率。

而當頻率偵測器114偵測到時脈訊號CKI的頻率低於輸入資料Din的頻率時，則禁能下拉控制訊號DOWN並致能上拉控制訊號UP以對電荷幫浦104所輸出的頻率控制電壓VCON1進行充電，提高壓控振盪器110所輸出之振盪訊號VCO1的頻率，使時脈訊號CKI可對輸入資料Din進行頻率追隨，進而完成頻率鎖定的動作。

另外，頻率偵測器114更接收一重置訊號RS1，當輸入資料Din改變時，重置訊號RS1將被致能而重置頻率偵測器114，使頻率偵測器114可對具有不同頻率的輸入資料Din重新進行頻率追隨的動作。

如此藉由頻率偵測器114比較輸入資料Din及時脈訊號CKI的頻率，並據以致能上拉控制訊號UP或下拉控制訊號DOWN，即可使時脈資料回復電路100具有雙方向頻率追隨的功能，且不受輸入資料Din的序列模式的限制。

進一步來說，上述之頻率偵測器114的實施方式可如圖2所示。圖2繪示為本發明一實施例之頻率偵測器的示意圖。請參照圖2，頻率偵測器200包括一頻率偵測單元202以及一波形產生器204，其中頻率偵測單元202用以偵測輸入資料Din的頻率與時脈訊號CKI的頻率，並據以輸出上拉控制訊號UP至電荷幫浦104以及開啟或關閉波形產生器204，其中當時脈訊號CKI的頻率高於輸入資料Din的頻率，波形產生器204為開啟的狀態，而當時脈訊號CKI的頻率低於輸入資料Din的頻率時，波形產生器204為關閉的狀態。另外波形產生器204則用以輸出下拉控制訊號DOWN。

當頻率偵測單元202偵測到時脈訊號CKI的頻率高於輸入資料Din的頻率時，波形產生器204為開啟的狀態，並每隔32個振盪訊號VCO1的時脈週期TVCO1將下拉控制訊號DOWN致能16個振盪訊號VCO1的時脈週期TVCO1，以對電荷幫浦104所輸出的頻率控制電壓VCON1進行放電，進而降低時脈訊號CKI的頻率。而當頻率偵測單元202偵測到時脈訊號CKI的頻率低於輸入資料Din的頻率時，波形產生器204為關閉的狀態，此時頻率偵測單元202便致能上拉控制訊號UP以對電荷幫浦104所輸出的頻率控制電壓VCON1進行充電，進而提高時脈訊號CKI的頻率，對輸入資料Din進行頻率追隨，並將時脈訊號CKI的頻率鎖定至與輸入資料Din的頻率同步的狀態。

詳細來說，在本實施例中，頻率偵測單元202包括雙緣觸發正反器DETFF、正緣觸發正反器DFF1以及延遲單元Td。其中雙緣觸發正反器DETFF的資料輸入端D與時脈輸入端分別接收輸入資料Din與時脈訊號CKI，雙緣觸發正反器DETFF的資料輸出端Q耦接正緣觸發正反器DFF1的資料輸入端D。正緣觸發正反器DFF1的資料輸出端Q與時脈輸入端則分別耦接電荷幫浦104與延遲單元Td的輸出端，而延遲單元Td的輸入端則接收輸入資料Din。

另外，波形產生器204則包括正緣觸發正反器DFF2、DFF3、開關單元SW1、多工器MUX以及互斥或閘XOR1。其中正緣觸發正反器DFF2的資料輸入端D與時脈輸入端分別耦接操作電壓VDD與正緣觸發正反器DFF1的資料輸出端Q，正緣觸發正反器DFF2的資料輸出端Q則耦接多工器MUX的選擇端S。開關單元SW1耦接於正緣觸發正反器DFF2的資料輸出端Q與接地GND之間，其導通狀態受控於重置訊號RS1。多工器MUX的輸入端IN0接收除頻器112除頻振盪訊號VCO1後所輸出的除頻訊號VCO1/64，而多工器MUX的輸入端IN1則耦接至接地GND，另外多工器MUX的輸出端則耦接至正緣觸發正反器DFF3的資料輸入端D。正緣觸發正反器DFF3的時脈輸入端接收除頻器112除頻振盪訊號VCO1後所輸出的除頻訊號VCO1/16，正緣觸發正反器DFF3的資料輸出端Q則耦接互斥或閘XOR1的一輸入端，互斥或閘XOR1的另一輸入端耦接正緣觸發正反器DFF3的資料輸入端D，而互斥或閘XOR1的輸出端則耦接電荷幫浦104。

圖3A~圖3D繪示為圖2實施例之電路操作的波形示意圖，以下將配合圖2與圖3A~圖3D說明圖2實施例之頻率偵測器200的電路操作情形。首先，如圖3A所示，正緣觸發正反器DFF3的資料輸入端D接收除頻訊號VCO1/64並依據除頻訊號VCO1/16取樣除頻訊號VCO1/64。只要控制訊號S1為低電壓位準，經由除頻器112除頻後所輸出的除頻訊號VCO1/64經由MUX送至DFF3的輸入端，VCO1/64的正緣觸發時間點將略晚於除頻訊號VCO1/16的正緣觸發時間點，因此正緣觸發正反器DFF3的資料輸出端Q所輸出的取樣訊號B的正緣觸發時間點亦晚於除頻訊號VCO1/64的正緣觸發時間點。互斥或閘XOR1將其兩輸入端的除頻訊號VCO1/64與取樣訊號B進行互斥或運算後，於其輸出端輸出下拉控制訊號DOWN。下拉控制訊號DOWN每隔32個振盪訊號VCO1的時脈週期TVCO1被致能16個振盪訊號VCO1的時脈週期TVCO1的時間，如此便可每隔32個振盪訊號VCO1的時脈週期TVCO1對電荷幫浦104所輸出的頻率控制電壓VCON1進行一次放電，將振盪訊號VCO1的頻率降低一次，進而降低時脈訊號CKI的頻率，直到時脈訊號CKI的頻率低於輸入資料Din的頻率。

當時脈訊號CKI的頻率高於輸入資料Din的頻率時，如圖3B所示，輸入資料Din依照時脈訊號CKI的頻率被取樣而於雙緣觸發正反器DETFF的資料輸出端Q輸出取樣後的輸出資料Q1。輸出資料Q1接著被送至正緣觸發正反器DFF1的資料輸入端D，並依據正緣觸發正反器DFF1的時脈輸入端的延遲訊號Din’再次被取樣。其中延遲訊號Din’為延遲單元Td將輸入資料Din延遲一段時間後於其輸出端所輸出的輸入資料Din，而被延遲單元Td所延遲的時間可依據輸入資料Din經由雙緣觸發正反器DETFF傳輸時所延遲的時間而決定。

依據延遲訊號Din’取樣輸出資料Q1時，可設計延遲訊號Din’的正緣觸發時間點略早於輸出資料Q1的正緣觸發時間點，進而使正緣觸發正反器DFF1的資料輸出端Q所輸出的上拉控制訊號UP保持在低電壓準位的狀態。而低電壓準位的上拉控制訊號UP同時亦使正緣觸發正反器DFF2的資料輸出端Q輸出一低電壓準位的選擇訊號S1，進而使多工器MUX根據選擇訊號S1於其輸出端輸出輸入端IN0的除頻訊號VCO1/64。

另外，當隨著時脈訊號CKI的頻率慢慢降低時，時脈訊號CKI的脈衝寬度也越來越大，當時脈訊號CKI的頻率低於輸入資料Din的頻率時，可能會出現如圖3C所示的情形。在圖3C中，由於時脈訊號CKI的脈衝寬度已大於輸入資料Din的脈衝寬度，因此當依據時脈訊號CKI對輸入資料Din進行取樣時，可能會出現取樣遺失的情形。

如圖3C所示，在雙緣觸發正反器DETFF依據時脈訊號CKI的正緣取樣輸入資料Din中的區段資料「3」後，由於時脈訊號CKI的脈衝寬度過大，因此當時脈訊號CKI為負緣時，雙緣觸發正反器DETFF將取樣到輸入資料Din中高電壓準位的區段資料「5」，而使得雙緣觸發正反器DETFF的輸出資料Q1的資料內容依序為「123556」，而原本輸入資料Din的資料內容依序為「123456」，亦即輸出資料Q1的第4個區段資料內容異於輸入資料Din中的第4個區段資料內容。

如此一來，當延遲訊號Din’由低電壓準位的區段資料「4」轉為高電壓準位的區段資料「5」時，依據延遲訊號Din’取樣輸出資料Q1的正緣觸發正反器DFF1將取樣出高電壓準位的上拉控制訊號UP，而高電壓準位的上拉控制訊號UP將使正緣觸發正反器DFF2於其資料輸出端Q輸出高電壓準位的操作電壓VDD，進而使多工器MUX將其輸出端連接至輸入端IN1的接地GND。

另一方面，正緣觸發正反器DFF3資料輸出端Q的取樣訊號B將轉為低電壓準位，使互斥或閘XOR1依據多工器MUX輸出端的電壓準位(亦即低電壓準位的接地GND)與取樣訊號B輸出低電壓準位的下拉控制訊號DOWN(亦即下拉控制訊號DOWN被禁能、波形產生器204被關閉)。同時，高電壓準位的上拉控制訊號UP對電荷幫浦104所輸出的頻率控制電壓VCON1進行充電，提高壓控振盪器110所輸出之振盪訊號VCO1的頻率，進而使時脈訊號CKI漸漸回復到與輸入資料Din具有相同的頻率，而完成頻率追隨的動作。

值得注意的是，當時脈訊號CKI的頻率低於輸入資料Din的頻率，或是時脈訊號CKI的脈衝寬度大於輸入資料Din的脈衝寬度時，亦可能不會出現如圖3C所示之取樣遺失的情形。舉例來說，如圖3D所示，雖然時脈訊號CKI的脈衝寬度大於輸入資料Din的脈衝寬度，但由於輸入資料Din中各區段資料的電壓準位剛好依序對應到時脈訊號CKI的取樣點，因此仍可取樣出正確的輸出資料Q1。此時，波形產生器204仍會每隔32個振盪訊號VCO1的時脈週期TVCO1將下拉控制訊號DOWN致能16個振盪訊號VCO1的時脈週期TVCO1，以對電荷幫浦104所輸出的頻率控制電壓VCON1進行一次放電，將振盪訊號VCO1的頻率降低一次。然此種情形只是暫時的狀態，當輸入資料Din中各區段資料的電壓準位與時脈訊號CKI的取樣點的對應關係變化至類似圖3C的情形時，上拉控制訊號UP便會被頻率偵測單元202所致能，進而對電荷幫浦104所輸出的頻率控制電壓VCON1進行充電，提高時脈訊號CKI的頻率，進而將時脈訊號CKI的頻率鎖定至與輸入資料Din的頻率同步的狀態，同時波形產生器204也將會被關閉。

另外，當輸入資料Din訊號的頻率改變時，重置訊號RS1將被致能而導通開關單元SW1。在本實施例中開關單元SW1為利用一N型電晶體M0來實施，然並不以此為限。導通的開關單元SW1將使得接地GND可透過開關單元SW1連接到正緣觸發正反器DFF2的輸出端Q，進而將整個頻率偵測器200重置，解除波型產生器被鎖定的狀態，使頻率偵測器200可針對另一個序列模式的輸入資料Din進行雙方向的頻率追隨。

如圖4所示之頻率偵測器200進行頻率追隨的波形示意圖。在重置訊號RS1被致能後，選擇訊號S1便由高電壓準位轉為低電壓準位，使波形產生器204重新被開啟。假設一開始時脈訊號CKI的頻率高於輸入資料Din的頻率，波形產生器204將每隔32個振盪訊號VCO1的時脈週期TVCO1將下拉控制訊號DOWN致能16個振盪訊號VCO1的時脈週期TVCO1，以降低時脈訊號CKI的頻率。而當時脈訊號CKI的頻率低於輸入資料Din的頻率時，上拉控制訊號UP被致能，同時選擇訊號S1由低電壓準位轉為高電壓準位，使波形產生器204轉為關閉的狀態，使時脈訊號CKI的頻率漸漸提高至輸入資料Din的頻率，並將時脈訊號CKI的頻率鎖定在與輸入資料Din的頻率同步的狀態。

圖5A、圖5B繪示為本發明實施例之壓控振盪器的偏壓電壓產生器的電路圖。圖5C繪示為本發明一實施例之壓控振盪器的延遲單元的示意圖。圖5D繪示為本發明一實施例之壓控振盪器的示意圖。請同時參照圖5A~圖5D，如圖5D所示，壓控振盪器500D包括如圖5A所示之偏壓電壓產生器500A、圖5B所示之偏壓電壓產生器500B以及M個圖5C所示之延遲單元500C，M為大於1的正整數(在本實施例中假設M等於4)。

其中偏壓電壓產生器500A接收頻率控制電壓VCON1，並依據頻率控制電壓VCON1產生第一偏壓Vb1與第二偏壓Vb2。偏壓電壓產生器500B接收相位控制電壓VCON2，並依據相位控制電壓VCON2產生第三偏壓Vb3與第四偏壓Vb4。另外，各個延遲單元500C具有一差動輸入端Vin與一差動輸出端Vout，且第i個延遲單元500C的差動輸出端Vout反相耦接至第i+1個延遲單元500C的差動輸入端Vin，其中i為正整數。而第M個延遲單元500C的差動輸出端Vout則耦接至第1個延遲單元500C的差動輸入端Vin，相互連接的多個延遲單元500C構成一環形振盪器RING1。各個延遲單元500C分別依據第一偏壓Vb1~第四偏壓Vb4，而於差動輸出端Vout輸出振盪訊號VCO1。

進一步來說，上述之偏壓電壓產生器500A包括P型電晶體Q1A~Q2A以及N型電晶體M1A~M3A、電流源I1A以及電阻R1A。而偏壓電壓產生器500B則包括P型電晶體Q1B~Q2B以及N型電晶體M1B~M3B、電流源I1B以及電阻R1B。

在偏壓電壓產生器500A中，電阻R1A耦接於N型電晶體M1A的汲極與操作電壓VDD之間，N型電晶體M1A的源極耦接至接地GND，N型電晶體M1A的閘極則耦接至電容C1。P型電晶體Q1A與P型電晶體Q2A的源極耦接至電流源I1A的一端，電流源I1A的另一端則耦接至操作電壓VDD。P型電晶體Q1A與P型電晶體Q2A的閘極分別耦接至電容C1與N型電晶體M1A的汲極，P型電晶體Q1A與P型電晶體Q2A的汲極則分別耦接至N型電晶體M2A與N型電晶體M3A的汲極。N型電晶體M2A與N型電晶體M3A的源極耦接至接地，另外N型電晶體M2A與N型電晶體M3A的閘極則分別耦接至自身的汲極。

如圖5A所示，N型電晶體M1A接收來自電容C1上的頻率控制電壓VCON1。其中N型電晶體M1A於其汲極輸出和閘極電性相反的頻率控制電壓VCON1，使得P型電晶體Q2A的閘極接收負的頻率控制電壓-VCON1。藉由分別對P型電晶體Q1A與P型電晶體Q2A的閘極施加正的頻率控制電壓VCON1與負的頻率控制電壓-VCON1，即可分別於N型電晶體M2A與N型電晶體M3A的閘極輸出第一偏壓Vb1與第二偏壓Vb2。

類似地，在偏壓電壓產生器500B中，電阻R1B耦接於N型電晶體M1B的汲極與操作電壓VDD之間，N型電晶體M1B的源極耦接至接地GND，N型電晶體M1B的閘極則耦接至迴路濾波器108。P型電晶體Q1B與P型電晶體Q2B的源極耦接至電流源I1B的一端，電流源I1B的另一端則耦接至操作電壓VDD。P型電晶體Q1B與P型電晶體Q2B的閘極分別耦接至迴路濾波器108與N型電晶體M1B的汲極，P型電晶體Q1B與P型電晶體Q2B的汲極則分別耦接至N型電晶體M2B與N型電晶體M3B的汲極。N型電晶體M2B與N型電晶體M3B的源極耦接至接地，另外N型電晶體M2B與N型電晶體M3B的閘極則分別耦接至自身的汲極。

N型電晶體M1B接收來自迴路濾波器108的相位控制電壓VCON2。其中N型電晶體M1B於其汲極輸出電性相反的相位控制電壓VCON2，使得P型電晶體Q2B的閘極接收負的相位控制電壓-VCON2。藉由分別對P型電晶體Q1B與P型電晶體Q2B的閘極施加正的相位控制電壓VCON2與負的相位控制電壓-VCON2，即可分別於N型電晶體M2B與N型電晶體M3B的閘極輸出第三偏壓Vb3與第四偏壓Vb4。

另外，各個延遲單元500C則包括電阻R1~R4，N型電晶體M1~M10以及電流源I1。其中電阻R1、R2具有相同的阻抗值RH，電阻R3、R4具有相同的阻抗值RD。N型電晶體M1、M2的閘極分別耦接至差動輸入端Vin的第一端與第二端，電流源I1耦接於N型電晶體M1、M2的源極與接地GND之間，電阻R1、R2則分別耦接於N型電晶體M1、M2的汲極與操作電壓VDD之間。N型電晶體M3、M4的閘極分別耦接至N型電晶體M1、M2的汲極，N型電晶體M3、M4的源極相互耦接，且N型電晶體M3、M4源極耦接至N型電晶體M7、M8的汲極。N型電晶體M7、M8的源極耦接至接地GND，N型電晶體M7、M8的閘極則分別耦接第四偏壓Vb4以及第二偏壓Vb2。電阻R3、R4則分別耦接於N型電晶體M3、M4的汲極與操作電壓VDD之間。另外，N型電晶體M5、M6的閘極分別耦接至差動輸入端Vin的第一端與第二端，N型電晶體M5、M6的汲極分別耦接至N型電晶體M3、M4的汲極，N型電晶體M5、M6的源極相互耦接，且N型電晶體M5、M6源極耦接至N型電晶體M9、M10的汲極。N型電晶體M9、M10的源極耦接至接地GND，N型電晶體M9、M10的閘極則分別耦接第三偏壓Vb3以及第一偏壓Vb1。

其中當延遲單元500C操作在慢路徑(slow path)時，延遲單元500C的增益值如下列式子所示：

其中gm1為N型電晶體M1與M2的轉導值，而gm2為N型電晶體M3與M4的轉導值。

另外當延遲單元500C操作在快路徑(fast path)時，延遲單元500C的增益值則如下列式子所示：

其中gm3為N型電晶體M5與M6的轉導值。

圖6繪示為本發明另一實施例之延遲單元的電路圖。請參照圖6，本實施例之延遲單元600與圖5實施例之壓延遲單元500C的不同之處在於，本實施例之延遲單元600更包括了回授電阻RF1與RF2。其中電阻RF1與RF2具有相同的電阻值RF，且回授電阻RF1耦接於N型電晶體M2的汲極與N型電晶體M3的汲極之間，回授電阻RF2耦接於N型電晶體M1的汲極與N型電晶體M4的汲極之間。透過將回授電阻RF1以及回授電阻RF2連接至N型電晶體M1與M2可使N型電晶體M1與M2得到額外的電流，使壓控振盪器110的最高振盪頻率得以提高，進而擴大壓控振盪器110的頻率振盪範圍。

詳細來說，當延遲單元600操作在慢路徑時，延遲單元600的增益值如下列式子所示：

而當延遲單元600操作在快路徑時，延遲單元600的增益值則如下列式子所示：

透過設計適當的電阻值與電晶體的轉導值(例如設計阻抗值RD、RH、RF分別為140Ω、300Ω以及50Ω，而轉導值gm2與gm3則分別為6.5mA/V以及8.4mA/V)，比較式(1)與式(3)以及式(2)與式(4)可得知在加入回授電阻RF1、RF2後，延遲單元600操作在慢路徑時的增益值小於延遲單元500C操作在慢路徑時的增益值(延遲單元500C的增益值約為延遲單元600的7.34倍)，且延遲單元600操作在快路徑時的增益值大於延遲單元500C操作在快路徑時的增益值(延遲單元600的增益值約為延遲單元500C的1.2倍)。由於壓控振盪器的振盪頻率正比於延遲單元的增益值，因此可得知應用本實施例之延遲單元600的壓控振盪器操作在慢路徑時的振盪頻率小於應用圖5C實施例之延遲單元500C的壓控振盪器操作在慢路徑時的振盪頻率，且在快路徑時的振盪頻率大於應用圖5C實施例之延遲單元500C的壓控振盪器操作在快路徑時的振盪頻率，亦即應用本實施例之延遲單元600的壓控振盪器將相較於應用延遲單元500C的壓控振盪器具有更大的振盪頻率範圍，進而使時脈資料回復電路100的晶片可符合更多通訊規格的要求。

綜上所述，本發明利用頻率偵測器偵測輸入資料的頻率與由除頻器所輸出的時脈訊號的頻率，並依據輸入資料的頻率、時脈訊號以及除頻訊號的頻率致能頻率偵測器所輸出的上拉控制訊號或下拉控制訊號，以調整電荷幫浦所輸出的頻率控制電壓，提高或降低壓控振盪器所輸出的振盪訊號頻率，進而提高或降低時脈訊號的頻率，以達到雙方向頻率追隨的功能。此頻率偵測器電路結構簡單，不但可在高傳輸速率下運作，且不受到輸入資料的序列模式限制。另外，透過於壓控振盪器的延遲單元中配置兩個回授電阻，不但可降低壓控振盪器的最低振盪頻率，更可同時提高壓控振盪器的最高振盪頻率，以增大壓控振盪器的頻率振盪範圍，配合上述的頻率偵測器，即可使時脈資料回復電路具有大頻率振盪範圍、可進行雙方向頻率追隨的特性，且其輸入資料不受到序列模式的限制。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．時脈資料回復電路

102．．．相位偵測器

104、106．．．電荷幫浦

108．．．迴路濾波器

110、500D．．．壓控振盪器

112．．．除頻器

114、200．．．頻率偵測器

202．．．頻率偵測單元

204．．．波形產生器

500A、500B．．．偏壓電壓產生器

500C、600．．．延遲單元

Vb1~Vb4．．．第一偏壓~第四偏壓

TVCO1．．．振盪訊號的時脈週期

Din．．．輸入資料

CS．．．控制訊號

Vcp．．．輸出電壓

VCON1．．．頻率控制電壓

VCON2．．．相位控制電壓

Rf．．．電阻

Cf．．．電容

C1．．．電容

GND．．．接地

UP．．．上拉控制訊號

DOWN．．．下拉控制訊號

RS1．．．重置訊號

VCO1．．．振盪訊號

VCO1/16、VCO1/64．．．除頻訊號

CKI、CKQ．．．時脈訊號

DETFF．．．雙緣觸發正反器

DFF1~DFF3．．．正緣觸發正反器

Td．．．延遲單元

D．．．資料輸入端

Q．．．資料輸出端

XOR1．．．互斥或閘

SW1．．．開關單元

MUX．．．多工器

S．．．選擇端

IN0、IN1．．．多工器的輸入端

VDD．．．操作電壓

Din’．．．延遲訊號

M0~M10、M1A~M3A、M1B~M3B．．．N型電晶體

Vin．．．差動輸入端

Vout．．．差動輸出端

Q1A~Q2A、Q1B~Q2B．．．P型電晶體

I1A、I1B、I1．．．電流源

R1A、R1B、R1~R4．．．電阻

RF1、RF2．．．回授電阻

RING1．．．環形振盪器

圖1繪示為本發明一實施例之時脈資料回復電路的示意圖。

圖2繪示為本發明一實施例之頻率偵測器的示意圖。

圖3A~圖3D繪示為圖2實施例之電路操作的波形示意圖。

圖4繪示為頻率偵測器進行頻率追隨時的波形示意圖。

圖5A以及圖5B繪示為本發明實施例之偏壓電壓產生器的電路圖。

圖5C繪示為本發明一實施例之延遲單元的示意圖。

圖5D繪示為本發明一實施例之壓控振盪器的示意圖。

圖6繪示為本發明另一實施例之延遲單元的電路圖。

100．．．時脈資料回復電路

102．．．相位偵測器

104、106．．．電荷幫浦

108．．．迴路濾波器

110．．．壓控振盪器

112．．．除頻器

114．．．頻率偵測器

Din．．．輸入資料

CS．．．控制訊號

Vcp．．．輸出電壓

VCON1．．．頻率控制電壓

VCON2．．．相位控制電壓

Rf．．．電阻

Cf．．．電容

GND．．．接地

UP．．．上拉控制訊號

DOWN．．．下拉控制訊號

RS1．．．重置訊號

VCO1．．．振盪訊號

VCO1/16、VCO1/64．．．除頻訊號

CKI、CKQ．．．時脈訊號

Claims (13)

1. 一種時脈資料回復電路，包括：一第一電荷幫浦，輸出一頻率控制電壓，並依據一第一上拉控制訊號與一第一下拉控制訊號對該頻率控制電壓進行充放電；一第二電荷幫浦，依據一控制信號輸出一輸出電壓；一迴路濾波器，過濾該輸出電壓的雜訊以輸出一相位控制電壓；一壓控振盪器，依據該頻率控制電壓與該相位控制電壓產生一振盪訊號；一除頻器，依據該振盪訊號輸出一第一時脈訊號，並對該振盪訊號進行除頻以產生一第一除頻訊號與一第二除頻訊號；一相位偵測器，比較一輸入資料與該第一時脈訊號的相位，並據以產生該控制訊號；以及一頻率偵測器，比較該輸入資料的頻率、該第一時脈訊號的頻率以及該第一除頻訊號與該第二除頻訊號的頻率，並據以輸出該上拉控制訊號與該下拉控制訊號，其中當該第一時脈訊號的頻率高於該輸入資料的頻率時，該頻率偵測器每隔一預設週期致能該下拉控制訊號，其中該預設週期與該預設時間依據該第一除頻訊號與該第二除頻訊號所決定，且該第一除頻訊號之頻率小於該第二除頻訊號之頻率，當該第一時脈訊號的頻率低於該輸入資料的頻率時，該頻率偵測器致能該上拉控制訊號。
2. 如申請專利範圍第1項所述之時脈資料回復電路，其中該控制訊號包括一第二上拉控制訊號與一第二下拉控制訊號。
3. 如申請專利範圍第1項所述之時脈資料回復電路，其中該頻率偵測器更接收一重置訊號，當該輸入資料改變時，該頻率偵測器被該重置訊號所重置。
4. 如申請專利範圍第1項所述之時脈資料回復電路，其中該頻率偵測器包括：一波形產生器，接收該第一除頻訊號與該第二除頻訊號，並據以輸出該下拉控制訊號，每隔一預設週期致能該下拉控制訊號；以及一頻率偵測單元，偵測該輸入資料的頻率以及該第一時脈訊號的頻率，並據以輸出該上拉控制訊號、開啟或關閉該波形產生器，其中當該第一時脈訊號的頻率高於該輸入資料的頻率時，該頻率偵測單元開啟該波形產生器，而當該第一時脈訊號的頻率低於該輸入資料的頻率時，該頻率偵測單元關閉該波形產生器。
5. 如申請專利範圍第4項所述之時脈資料回復電路，其中該頻率偵測單元包括：一雙緣觸發正反器，其資料輸入端與時脈輸入端分別接收該輸入資料與該第一時脈訊號，以於其輸出端輸出該上拉控制訊號；一第一正緣觸發正反器，其資料輸出端耦接該第一電荷幫浦，該第一正緣觸發正反器的資料輸入端耦接該雙緣觸發正反器的資料輸出端；以及一延遲單元，其輸入端接收該輸入資料，該延遲單元的輸出端耦接該第一正緣觸發正反器的時脈輸入端，該延遲單元依據該雙緣觸發正反器傳輸資料所延遲的時間將該輸入資料延遲一段時間後於其輸出端輸出該輸入資料。
6. 如申請專利範圍第4項所述之時脈資料回復電路，其中該波形產生器包括：一第二正緣觸發正反器，其資料輸入端與時脈輸入端分別耦接一操作電壓與該第一正緣觸發正反器的資料輸出端，以於該第二正緣觸發正反器的輸出端輸出一選擇訊號；一第三正緣觸發正反器，其時脈輸入端接收該第二除頻訊號；一多工器，其第一輸入端接收該第一除頻訊號，該多工器之第二輸入端耦接至一接地，該多工器之選擇端耦接該第二正緣觸發正反器的輸出端，該多工器之輸出端耦接該第三正緣觸發正反器的資料輸入端，該多工器依據該選擇訊號將該多工器的輸出端連接至第一輸入端或第二輸入端；以及一互斥或閘，其兩輸入端分別耦接至該多工器的輸出端與該第三正緣觸發正反器的資料輸出端，該互斥或閘的輸出端耦接至該第一電荷幫浦。
7. 如申請專利範圍第6項所述之時脈資料回復電路，其中該波形產生器更包括：一開關單元，耦接於該第二正緣觸發正反器的資料輸出端與該接地之間，受控於該重置訊號而將該第二正緣觸發正反器的輸出端耦接至該接地。
8. 如申請專利範圍第1項所述之時脈資料回復電路，其中該壓控振盪器包括：一第一偏壓電壓產生器，依據該頻率控制電壓產生一第一偏壓與一第二偏壓；一第二偏壓電壓產生器，依據該相位控制電壓產生一第三偏壓與一第四偏壓；以及一環形振盪器，依據該第一偏壓、該第二偏壓、該第三偏壓以及該第四偏壓而產生該振盪訊號。
9. 如申請專利範圍第8項所述之時脈資料回復電路，其中該第一偏壓電壓產生器包括：一第一P型電晶體，其閘極耦接該頻率控制電壓；一第二P型電晶體，其源極耦接該第一P型電晶體的源極；一第一N型電晶體，其閘極耦接該頻率控制電壓，該第一N型電晶體之汲極耦接至該第二P型電晶體之閘極，該第一N型電晶體之源極耦接至一接地；一第二N型電晶體，其汲極與源極分別耦接該第一P型電晶體的汲極與該接地，該第二N型電晶體的閘極耦接該第二N型電晶體的汲極，其中該第二N型電晶體的閘極做為該第一偏壓電壓產生器的一輸出端，用以輸出該第一偏壓；一第三N型電晶體，其汲極與源極分別耦接該第二P型電晶體的汲極與該接地，該第三N型電晶體的閘極耦接該第三N型電晶體的汲極，其中該第三N型電晶體的閘極做為該第一偏壓電壓產生器的另一輸出端，用以輸出該第二偏壓；一第一電流源，耦接於該第一P型電晶體的源極與一操作電壓之間；以及一第一電阻，耦接於該操作電壓與該第一N型電晶體的汲極之間。
10. 如申請專利範圍第8項所述之時脈資料回復電路，其中該第二偏壓電壓產生器包括：一第三P型電晶體，其閘極耦接該相位控制電壓；一第四P型電晶體，其源極耦接該第三P型電晶體的源極；一第四N型電晶體，其閘極耦接該相位控制電壓，該第四N型電晶體之汲極耦接至該第四P型電晶體之閘極，該第四N型電晶體之源極耦接至一接地；一第五N型電晶體，其汲極與源極分別耦接該第三P型電晶體的汲極與該接地，該第五N型電晶體的閘極耦接該第五N型電晶體的汲極，其中該第五N型電晶體的閘極做為該第二偏壓電壓產生器的一輸出端，用以輸出該第三偏壓；一第六N型電晶體，其汲極與源極分別耦接該第四P型電晶體的汲極與該接地，該第六N型電晶體的閘極耦接該第六N型電晶體的汲極，其中該第六N型電晶體的閘極做為該第二偏壓電壓產生器的另一輸出端，用以輸出該第四偏壓；一第二電流源，耦接於該第三P型電晶體的源極與一操作電壓之間；以及一第二電阻，耦接於該操作電壓與該第四N型電晶體的汲極之間。
11. 如申請專利範圍第8項所述之時脈資料回復電路，其中該環形振盪器包括：M個延遲單元，各該延遲單元具有一差動輸入端與一差動輸出端，第i個延遲單元的差動輸出端反相耦接至第i+1個延遲單元的差動輸入端，且第M個延遲單元的差動輸出端耦接至第1個延遲單元的差動輸入端，各該延遲單元分別依據該第一偏壓至該第四偏壓於其差動輸出端輸出該振盪訊號，其中i為正整數，M為大於1的正整數。
12. 如申請專利範圍第11項所述之時脈資料回復電路，其中各該延遲單元包括：一第七N型電晶體，其閘極耦接該延遲單元之差動輸入端的第一端；一第八N型電晶體，其閘極耦接該延遲單元之差動輸入端的第二端，該第八N型電晶體的源極耦接該第七N型電晶體的源極；一第九N型電晶體，其閘極耦接該第七N型電晶體的汲極；一第十N型電晶體，其閘極耦接該第八N型電晶體的汲極，該第十N型電晶體的源極耦接該第九N型電晶體的源極；一第十一N型電晶體，其閘極耦接該延遲單元之差動輸入端的第一端，該第十一N型電晶體的汲極耦接至該第九N型電晶體的汲極；一第十二N型電晶體，其閘極耦接該延遲單元之差動輸入端的第二端，該第十二N型電晶體的汲極耦接至該第十N型電晶體的汲極；一第十三N型電晶體，其汲極與源極分別耦接該第九N型電晶體的源極與該接地，該第十三N型電晶體的閘極耦接該第四偏壓；一第十四N型電晶體，其汲極與源極分別耦接該第十N型電晶體的源極與該接地，該第十四N型電晶體的閘極耦接該第二偏壓；一第十五N型電晶體，其汲極與源極分別耦接該第十一N型電晶體的源極與該接地，該第十五N型電晶體的閘極耦接該第三偏壓；一第十六N型電晶體，其汲極與源極分別耦接該第十二N型電晶體的源極與該接地，該第十六N型電晶體的閘極耦接該第一偏壓；一第三電阻，耦接於該第七N型電晶體的汲極與一操作電壓之間；一第四電阻，耦接於該第八N型電晶體的汲極與該操作電壓之間；一第五電阻，耦接於該第九N型電晶體的汲極與該操作電壓之間；一第六電阻，耦接於該第十N型電晶體的汲極與該操作電壓之間；一第三電流源，耦接於該第七N型電晶體的源極與該接地之間；一第一回授電阻，耦接於該第八N型電晶體的汲極與該第九N型電晶體的汲極之間；以及一第二回授電阻，耦接於該第七N型電晶體的汲極與該第十N型電晶體的汲極之間。
13. 如申請專利範圍第1項所述之時脈資料回復電路，其中該除頻器更依據該振盪訊號輸出一第二時脈訊號，該第一時脈訊號與該第二時脈訊號之相位相差90度。