CN103516357B - 轨到轨输入电压范围的电压控制振荡器 - Google Patents
轨到轨输入电压范围的电压控制振荡器 Download PDFInfo
- Publication number
- CN103516357B CN103516357B CN201310463144.6A CN201310463144A CN103516357B CN 103516357 B CN103516357 B CN 103516357B CN 201310463144 A CN201310463144 A CN 201310463144A CN 103516357 B CN103516357 B CN 103516357B
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- voltage
- rail
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种可实现轨到轨输入电压范围的电压控制振荡器，包括电流控制振荡器和由电压-电流转换控制电路、第一偏置电压电路、电流源和同步电阻构成的电压-电流转换器，电压-电流转换控制电路包括：可实现轨到轨电压输入的运算放大器和转换控制输出电路，运算放大器的反向输入端与转换控制输出电路的控制端相连，运算放大器的输出端与转换控制输出电路的输入端相连，转换控制输出电路的输出端与第一偏置电压电路的输入端相连，所述的第一偏置电压电路的输出端与电流源的输入端相连，电流源的输出端与电流控制振荡器的电源端相连。该电压控制振荡器主要用于锁相环的电路中。
Description
技术领域
本发明涉及到一种锁相环中的电压控制振荡器(VCO)，特别涉及一种轨到轨(Rail-to-Rail)输入电压范围的电压控制振荡器的电路。
技术背景
锁相环(Phase-LockedLoop)是一种利用反馈控制原理实现频率及相位同步的技术，其作用是将锁相环输出的时钟与外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并通过其内部的反馈***来调节输出频率和相位，直到重新同步，这种同步就称为“锁相”。利用锁相环的倍频、分频等频率合成、调制和解调、时钟恢复技术，可以获得多频率、高稳定、低噪音的时钟输出信号。锁相环广泛应用于无线通信***收发模块、数字电视接收机、数据及时钟恢复电路、频率综合电路等集成电路之中。
如图1所示，锁相环由五个基本单元组成，这五个基本单元分别是频率相位检测器(FPD)、电荷泵(ChargePump)、低频环路滤波器(LPF)、电压控制振荡器(VCO)和反馈分频器(FeedbackDivider)。
锁相环的工作过程是：频率相位检测器(FPD)通过对CKref和CKfb的频率和相位比较，得到两者的相位差，相位差的大小反应在FPD的输出信号脉冲的宽度上；其输出脉冲通过电荷泵(ChargePump)后，产生与相位差大小成正比的电流脉冲；该电流脉冲通过低频滤波器(LPF)后，滤除高频分量，并转化电压信号Vctrl；Vctrl控制电压控制振荡器(VCO)的输出时钟信号CKout的频率；CKout通过反馈分频器(FeedbackDivider)反馈到PFD，构成一个负反馈环路。当锁相环处于锁定状态时，CKref和CKfb在频率和相位上同步，即CKref和CKfb频率相同、相位差为零。
在锁相环中，电压控制振荡器(VCO)的性能好坏对整个锁相环的表现有着决定性的影响，直接决定相位噪音(Phasenoise)、抖动(Jitter)等最关键的性能，理想的VCO需具有以下特点：a)输出时钟信号相位稳定、噪音低；b)电压调整范围宽而增益小；c)在满足工作频率范围的前提下，锁定范围(Lock-inrange)、调谐范围(Tuningrange)、跟踪范围(Trackingrange)宽；d)输出频率应该与控制电压成线性关系。
然而，上述要求之中有些是相互冲突的，比如设计的VCO有高增益，可实现较宽的调谐范围，就得以产生高噪音为代价；当状态发生改变时，为了实现快速锁定，必需有高的增益，但达到锁定状态时，高的增益会对锁相环的其它单元以及VCO自身产生大的干扰，从而增加相位噪音和抖动。而一个较低增益的VCO能改善相位的稳定性，使通过滤波器的参考时钟引起的任何噪音得以减少，但调谐范围变窄。已知的VCO没能很好地解决这些要求。
目前，对于3.3V的工作电压，已知VCO的输入电压Vctrl的工作范围一般在1.5V～3.3V之间，线性工作范围在1.5V～3.0V之间或者更小，VCO的增益较大。由于工作范围在1.5V～3.3V之间，如果Vctrl某些原因没能进入这个工作范围内，比如PLL在上电(Start-up)时，Vctrl可能会很低，在这种情况下VCO将失去跟踪参考时钟CKref变化的能力，使得PLL不能正常工作。
发明内容
本发明所要解决的技术问题是：提供一种可实现轨到轨输入电压范围的电压控制振荡器。
为解决上述技术问题，本发明采用的技术方案为：轨到轨输入电压范围的电压控制振荡器，包括：电压-电流转换器和电流控制振荡器，电压-电流转换器包括：电压-电流转换控制电路、第一偏置电压电路、电流源和同步电阻，电压-电流转换控制电路包括：运算放大器和转换控制输出电路，运算放大器的输出端与转换控制输出电路的输入端相连，运算放大器的反向输入端与转换控制输出电路的控制端相连后通过所述的同步电阻接地，转换控制输出电路的输出端与第一偏置电压电路的输入端相连，第一偏置电压电路的输出端与所述电流源的输入端相连，电流源的输出端与所述的电流控制振荡器的电源端相连；所述的运算放大器可实现轨到轨的电压输入；
所述的运算放大器包括：由第一NMOS管和第一PMOS管构成的电压输入电路、由第二NMOS管、第二PMOS管、第三NMOS管和第三PMOS管构成的电压输出电路以及第四PMOS管、第四NMOS管、为第四PMOS管提供偏置电压的第五PMOS管、为第四NMOS管提供偏置电压的第五NMOS管、为第三PMOS管提供偏置电压的第六PMOS管、为第三NMOS管提供偏置电压的第六NMOS管，第一NMOS管和第一PMOS管的栅极均与运算放大器的正向输入端相连，第一PMOS管和第二PMOS管的源极相连后、与第四PMOS管的漏极相连，第一NMOS管和第二NMOS管的源极相连后、与第四NMOS管的漏极相连，第二PMOS管的漏极、第二NMOS管的漏极、第三PMOS管的漏极、第三NMOS管的漏极均与运算放大器的输出端相连，第二NMOS管和第二PMOS管的栅极均与运算放大器的反向输入端相连，第二PMOS管的源极、第三PMOS管的源极、第二NMOS管的漏极、第三NMOS管的漏极均与运算放大器的电压输出端相连。
本发明所要解决的进一步的技术问题是：提供一种具有更好的电源抑制功能、从而降低电源噪音对其影响的轨到轨输入电压范围电压控制的振荡器。
为解决上述进一步的技术问题，本发明采用的技术方案为：所述的电流源包括：至少两个串接在一起的PMOS管，所述的第一偏置电压电路的具体结构包括：第九PMOS管、第十PMOS管和第十一PMOS管，所述的转换控制输出电路包括：第七NMOS管和第八NMOS管，第七NMOS管和第八NMOS管的栅极与所述的运算放大器的输出端相连，第七NMOS管和第八NMOS管的源极为转换控制输出电路的控制端，第七NMOS管的漏极与第九PMOS管的漏极和栅极、第十PMOS管的栅极和第八PMOS管的栅极相连，第八NMOS管的漏极与第十PMOS管的漏极、第十一PMOS管和第七PMOS管的栅极相连。
所述的电流控制振荡器由所述的电流控制振荡器由不小于3的奇数个非门首尾相连、形成环路构成。
所述的非门为饥饿式非门。
本发明的有益技术效果是：本发明的运算放大器的第一NMOS管的源极与第一PMOS管的漏极采用了交叉连接，实现了轨到轨的超宽输入电压，从而大大提高了VCO的电压调整范围，降低了增益、相位噪音、抖动,增加了锁定、调谐的范围，使得跟踪范围实现了轨到轨，避免了PLL失去锁定能力。此外，由于采用了克思拷德电流源结构，使得VCO具有更好的电源抑制(PowerSupplyRejection)功能，降低了电源噪音对VCO的影响。
附图说明
图1是背景技术所述的锁相环(PLL)电原理结构示意图。
图2是本发明的电原理结构示意图。
图3是图2中运算放大器的电原理结构示意图。
图2和图3中的附图标记：201、电源，290、电压-电流转换器，240、电压-电流转换控制电路，310、运算放大器，380、电压输入电路，356、第一NMOS管，351、第一PMOS管，390、电压输出电路，354、第二NMOS管，353、第二PMOS管，334、第三NMOS管，333、第三PMOS管，326、第五NMOS管，336、第六NMOS管，324、第四NMOS管，321、第五PMOS管，331、第六PMOS管，323、第四PMOS管，217、第七NMOS管，214、第八NMOS管，250、第一偏置电压电路，211、第九PMOS管，212、第十一PMOS管，213、第十PMOS管，260、电流源，242、第七PMOS管，244、第八PMOS管，215、同步电阻，280、电流控制振荡器；
图4是本发明的输入电压Vctrl与输出频率的关系曲线图。
具体实施方式
下面结合附图，详细描述本发明的具体实施方案。
如图2所示，本发明所述的轨到轨输入电压范围的电压控制振荡器，由一个电压-电流转换器(V-I)290和一个电流控制振荡器(CCO)280构成；电流控制振荡器280由三个饥饿式非门首尾相连、形成环路构成，所述的电压-电流转换器290包括：电压-电流转换控制电路240、第一偏置电压电路250和同步电阻215，所述的电压-电流转换控制电路240包括：运算放大器310以及由分别作为转换控制输出分电路的第七NMOS管217和第八NMOS管214构成的转换控制输出电路，所述的电流源包括：串接在一起的第七PMOS管242和第八PMOS管244，即第七PMOS管242的源极与第八PMOS管244的漏极相连，所述的第一偏置电压电路250包括第九PMOS管211、第十PMOS管213、第十一PMOS管212；运算放大器310的输出端218与转换控制输出电路的输入端即第七NMOS管217和第八NMOS管214的栅极相连，运算放大器310的反向输入端与转换控制输出电路的控制端即第七NMOS管217和第八NMOS管214的源极相连后、通过所述的同步电阻215接地，所述的第十PMOS管213的漏极与第十一PMOS管212的源极相连，第九PMOS管211、第十一PMOS管212和第七PMOS管242的漏极与电源201相连，第七NMOS管217的漏极与第九PMOS管211的漏极和栅极、第十PMOS管213的栅极和第八PMOS管244的栅极相连，第八NMOS管214的漏极与第十PMOS管213的漏源极、第十一PMOS管212和第七PMOS管242的栅极相连；所述电流源260的输出端即第八PMOS管244的源极与所述饥饿式非门的电源端相连，饥饿式非门的接地端接地；如图3所示，所述的运算放大器310包括：由第一NMOS管356和第一PMOS管351构成的电压输入电路380、由第二NMOS管354、第二PMOS管353、第三NMOS管334和第三PMOS管333构成的电压输出电路390、第四PMOS管323、第四NMOS管324、为第四PMOS管323提供偏置电压的第五PMOS管321、为第四NMOS管324提供偏置电压的第五NMOS管326、为第三PMOS管333提供偏置电压的第六PMOS管331、为第三NMOS管334提供偏置电压的第六NMOS管336，所述的第一NMOS管356和第一PMOS管351的栅极均与运算放大器310的正向输入端Vp相连，第一PMOS管351和第二PMOS管353的源极相连后、与第四PMOS管323的漏极相连，第一NMOS管356和第二NMOS管354的源极相连后、与第四NMOS管324的漏极相连，第二PMOS管353的漏极、第二NMOS管354的漏极、第三PMOS管333的漏极、第三NMOS管334的漏极均与运算放大器310的输出端相连，第二NMOS管354和第二PMOS管353的栅极均与运算放大器310的反向输入端Vn相连，第五PMOS管321、第六PMOS管331、第四PMOS管323和第三PMOS管333的漏极均与电源201相连，第五NMOS管326、第六NMOS管336、第四NMOS管324和第三PMOS管334的源极均接地，第五PMOS管321的源极和栅极、第五NMOS管326的源极和栅极、第四PMOS管323的栅极、第四NMOS管324的栅极相连，第一PMOS管351的源极、第六NMOS管336的漏极和栅极、第三NMOS管334的栅极相连，第一NMOS管356的漏极、第六PMOS管331的源极和栅极、第三PMOS管333的栅极相连。
实际应用时，上述的电流控制振荡器280还可由5、7、9等奇数个饥饿式非门(Inverter)首尾相连、形成环路构成。该电流控制振荡器280的输出还连接到一个输出缓冲器(Buffer)上(图中未标出)，以实现电平的转换。
本发明的工作原理为：运算放大器(OPA)310通过在节点(node)218上的输出电压控制第七NMOS管217和第八NMOS管214的栅极(Gate)，实现第七NMOS管217和第八NMOS管214的漏极(Drain)电压，即节点216上电压跟随VCO输入电压Vctrl的变化而变化。第九PMOS管211、第十一PMOS管212和第十PMOS管213产生克思拷德(Cascade)偏置电压于节点241和243上，分别控制第七PMOS管242和第八PMOS管244的栅极，第七PMOS管242和第八PMOS管244连接构成Cascade结构的电流源具有更好的电源抑制(PowerSupplyRejection)功能，能降低电源噪音对VCO的影响。最后，输入电压Vctrl通过电压-电流转换器290V-I单元的转换，变成输出电流Ictrl，实现电压至电流的转换；同步电阻215起到分离节点216与地的硬连接的作用，使得节点216的电压可以动态地跟随VCO输入电压Vctrl的变化而变化。
如图3所示，第五PMOS管321连成二极管(diode)结构，在节点(node)322上生产偏置电压，应用于第四PMOS管323栅极上，使第四PMOS管323成为电流源。同样地，第五NMOS管326连成二极管结构，在节点325上生产偏置电压，应用于第四NMOS管324栅极上，使第四NMOS管324成为电流源。第六PMOS管331的二极管连接为第三PMOS管333栅极332提供偏置电压。第六NMOS管336的二极管连接为第三NMOS管334栅极335提供偏置电压。第三PMOS管333和第二PMOS管353的漏极连接到输出端Vout上，第三NOMS管334和第二NMOS管354的源极也连接到输出端Vout上。第一PMOS管351漏极和第一NMOS管356源极的交叉连接，使得该运算放大器310的输入电压得以实现轨到轨的超宽输入电压。
从图4可以看出，本发明的VCO输入电压Vctrl(3.3V电源)实现了轨到轨的工作范围，输出频率与Vctrl在局部范围内成线性关系。由于输入电压有轨到轨的工作范围，在给定最高频率的条件下，VCO有最小的增益，高频端增益比低频端小，降低了相位噪音、抖动,增加了锁定、调谐的范围，使得跟踪范围实现了轨到轨。与已知的VCO相比，本发明的输入电压有轨到轨的范围，避免了PLL失去锁定能力。
Claims (4)
1.一种轨到轨输入电压范围的电压控制振荡器，包括：电压-电流转换器和电流控制振荡器，其特征在于，所述的电压-电流转换器包括：电压-电流转换控制电路、第一偏置电压电路、电流源和同步电阻，电压-电流转换控制电路包括：运算放大器和转换控制输出电路，运算放大器的输出端与转换控制输出电路的输入端相连，运算放大器的反向输入端与转换控制输出电路的控制端相连后通过所述的同步电阻接地，转换控制输出电路的输出端与第一偏置电压电路的输入端相连，第一偏置电压电路的输出端与所述电流源的输入端相连，电流源的输出端与所述的电流控制振荡器的电源端相连；所述的运算放大器可实现轨到轨的电压输入；所述的运算放大器包括：由第一NMOS管和第一PMOS管构成的电压输入电路、由第二NMOS管、第二PMOS管、第三NMOS管和第三PMOS管构成的电压输出电路以及第四PMOS管、第四NMOS管、为第四PMOS管提供偏置电压的第五PMOS管、为第四NMOS管提供偏置电压的第五NMOS管、为第三PMOS管提供偏置电压的第六PMOS管、为第三NMOS管提供偏置电压的第六NMOS管，第一NMOS管和第一PMOS管的栅极均与运算放大器的正向输入端相连，第一PMOS管和第二PMOS管的源极相连后、与第四PMOS管的漏极相连，第一NMOS管和第二NMOS管的源极相连后、与第四NMOS管的漏极相连，第二NMOS管和第二PMOS管的栅极均与运算放大器的反向输入端相连，第二PMOS管的漏极、第三PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的漏极均与运算放大器的电压输出端相连。
2.根据权利要求1所述的电压控制振荡器，其特征在于，所述的第一偏置电压电路的具体结构包括：第九PMOS管、第十PMOS管和第十一PMOS管，所述的转换控制输出电路包括：第七NMOS管和第八NMOS管，第七NMOS管和第八NMOS管的栅极与所述的运算放大器的输出端相连，第七NMOS管和第八NMOS管的源极为转换控制输出电路的控制端，第七NMOS管的漏极与第九PMOS管的漏极和栅极、第十PMOS管的栅极和第八PMOS管的栅极相连，第八NMOS管的漏极与第十PMOS管的漏极、第十一PMOS管和第七PMOS管的栅极相连。
3.根据权利要求1或2所述的轨到轨输入电压范围的电压控制振荡器，其特征在于，所述的电流控制振荡器由不小于3的奇数个非门首尾相连、形成环路构成。
4.根据权利要求3所述的轨到轨输入电压范围的电压控制振荡器，其特征在于，所述的非门为饥饿式非门。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310463144.6A CN103516357B (zh) | 2013-10-08 | 2013-10-08 | 轨到轨输入电压范围的电压控制振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310463144.6A CN103516357B (zh) | 2013-10-08 | 2013-10-08 | 轨到轨输入电压范围的电压控制振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103516357A CN103516357A (zh) | 2014-01-15 |
| CN103516357B true CN103516357B (zh) | 2016-03-09 |
Family
ID=49898500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310463144.6A Expired - Fee Related CN103516357B (zh) | 2013-10-08 | 2013-10-08 | 轨到轨输入电压范围的电压控制振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103516357B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106160738B (zh) * | 2015-04-20 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 环形压控振荡器电路 |
| CN105071802A (zh) * | 2015-08-14 | 2015-11-18 | 成都振芯科技股份有限公司 | 一种高相噪性能的vco电路 |
| CN106059516B (zh) * | 2016-06-03 | 2019-02-01 | 西安电子科技大学 | 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器 |
| CN106444344B (zh) * | 2016-10-13 | 2018-11-06 | 东南大学 | 一种基于自偏置频率锁定环的高稳定时钟产生电路 |
| CN108736834B (zh) * | 2018-05-23 | 2020-07-07 | 中国电子科技集团公司第二十四研究所 | 一种带电源抑制的高线性度时间放大器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412349A (en) * | 1992-03-31 | 1995-05-02 | Intel Corporation | PLL clock generator integrated with microprocessor |
| CN1346178A (zh) * | 2000-09-29 | 2002-04-24 | 三菱电机株式会社 | 宽输出频率范围的vco电路及带该vco电路的pll电路 |
| JP2008199480A (ja) * | 2007-02-15 | 2008-08-28 | Oki Electric Ind Co Ltd | 位相同期回路 |
| CN101453202A (zh) * | 2007-12-03 | 2009-06-10 | 恩益禧电子股份有限公司 | 电压-电流转换器和压控振荡器 |
-
2013
- 2013-10-08 CN CN201310463144.6A patent/CN103516357B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412349A (en) * | 1992-03-31 | 1995-05-02 | Intel Corporation | PLL clock generator integrated with microprocessor |
| CN1346178A (zh) * | 2000-09-29 | 2002-04-24 | 三菱电机株式会社 | 宽输出频率范围的vco电路及带该vco电路的pll电路 |
| JP2008199480A (ja) * | 2007-02-15 | 2008-08-28 | Oki Electric Ind Co Ltd | 位相同期回路 |
| CN101453202A (zh) * | 2007-12-03 | 2009-06-10 | 恩益禧电子股份有限公司 | 电压-电流转换器和压控振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103516357A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1216508B1 (en) | Pll loop filter with switched-capacitor resistor | |
| CN103516357B (zh) | 轨到轨输入电压范围的电压控制振荡器 | |
| US8019022B2 (en) | Jitter-tolerance-enhanced CDR using a GDCO-based phase detector | |
| KR20120063864A (ko) | 차동 제어 위상 고정 루프 회로 | |
| US8354867B2 (en) | Phase-locked loop circuit and an associated method | |
| US7088796B2 (en) | Phase detector customized for clock synthesis unit | |
| Huang et al. | A 2.1-GHz third-order cascaded PLL with sub-sampling DLL and clock-skew-sampling phase detector | |
| Tang et al. | A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique | |
| CN103718464A (zh) | 锁相环 | |
| Chen et al. | A 2 GHz VCO with process and temperature compensation | |
| TWI462485B (zh) | 頻率產生系統 | |
| US5929678A (en) | Frequency synthesis circuit having a charge pump | |
| CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
| CN107911112A (zh) | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 | |
| CN210927603U (zh) | 一种新型低噪声锁相环结构 | |
| CN111211776B (zh) | 一种锁相环电路 | |
| Yun et al. | Differentially-tuned low-spur PLL using 65 nm CMOS process | |
| Gholami et al. | Low voltage and low power DLL-based frequency synthesizer for covering VHF frequency band | |
| Chen et al. | A spread-spectrum clock generator using a capacitor multiplication technique | |
| CN213426145U (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
| KR20140124589A (ko) | 차지 펌프 및 이를 이용한 위상 동기 루프 회로 | |
| Kalenteridis et al. | A CMOS VCO ring oscillator suitable for wide supply range applications | |
| CN113922818B (zh) | 一种自偏置结构的锁相环电路 | |
| Tsutsumi et al. | A sub-harmonic injection-locked oscillator with auto aligned multiple pulse injection | |
| CN100477484C (zh) | 电压控制振荡器以及具有其的锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160120 Address after: 215333, Suzhou, Jiangsu province Kunshan City Development Zone, Qianjin Road, science and Technology Plaza building, room 1301, Suzhou core Microelectronics Co., Ltd. Applicant after: Suzhou Xinge Microelectronics Co.,Ltd. Address before: 215612 Zhangjiagang Zhangjiagang long term Semiconductor Technology Co., Ltd. Shuanglong Village, Fenghuang Town, Jiangsu, Suzhou Applicant before: Longway Semiconductor Technologies Inc. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160309 |