CN107833892B - 一种顶层选择栅切线的氧化物填充方法 - Google Patents

一种顶层选择栅切线的氧化物填充方法 Download PDF

Info

Publication number
CN107833892B
CN107833892B CN201711167889.2A CN201711167889A CN107833892B CN 107833892 B CN107833892 B CN 107833892B CN 201711167889 A CN201711167889 A CN 201711167889A CN 107833892 B CN107833892 B CN 107833892B
Authority
CN
China
Prior art keywords
layer
tangent line
selection grid
chemical mechanical
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711167889.2A
Other languages
English (en)
Other versions
CN107833892A (zh
Inventor
何佳
刘藩东
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711167889.2A priority Critical patent/CN107833892B/zh
Publication of CN107833892A publication Critical patent/CN107833892A/zh
Application granted granted Critical
Publication of CN107833892B publication Critical patent/CN107833892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种顶层选择栅切线的氧化物填充方法,通过将顶层选择栅切线沟道中氧化物材料的填充采用高密度等离子化学气相淀积法(HDP‑CVD),得到的填充氧化物能够有效抵御在后续钨栅极形成过程中含氟气体脱除的有害刻蚀,从而避免形成刻蚀沟道而被钨沉积所填充,进而避免了不必要的钨残留,提高了3D NAND闪存结构的产品性能。

Description

一种顶层选择栅切线的氧化物填充方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种3D NAND闪存结构的制作方 法,具体为避免后续栅极线及钨共源极形成过程中出现钨残留的一种顶层选择 栅切线的氧化物填充方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但 是最近几年,平面型闪存的发展遇到了各种挑战:物理极限,现有显影技术极 限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追 求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运 而生,例如3D NOR(3D或非)闪存和3DNAND(3D与非)闪存。
其中,3D NAND以其小体积、大容量为出发点,将储存单元采用三维模式 层层堆叠的高度集成为设计理念,生产出高单位面积存储密度,高效存储单元 性能的的存储器,已经成为新兴存储器设计和生产的主流工艺。
同时,在目前的3D NAND结构中,是通过将存储器单元三维地布置在衬 底之上来提高集成密度、其中沟道层垂直竖立在衬底上,栅极分为下层选择栅 极、中层控制栅极以及顶层选择栅极(Top Select Gate)三部分,通过将栅极信号 分布在三组栅电极中以减小信号之间的串扰。具体地,上层和下层的器件用作 选择晶体管——栅极高度/厚度较大的垂直MOSFET,栅极介质层为常规的单层 高k材料;中层的器件用作存储单元串,栅极高度/厚度较小,栅极介质层为隧 穿层、存储层、阻挡层的堆叠结构。
其中,通常在指存储区的中部设置有顶层选择栅切线(Top Select Gate Cut),以将指存储区的顶层选择栅(Top Select Gate)分割为两部分,并且顶层选择栅切 线通常由氧化物材料形成,并且采用原子层沉积工艺(ALD)制备。通常是采 用顶层选择栅切线(Top Select Gate Cut)的刻蚀工艺,将ON堆叠顶层的2-3层 (2-3Tiers)刻蚀掉,作为阻挡(Block)沟道,具体的制备工艺流程包括如下 步骤(参见图1a-1f):
S1:形成多层堆叠结构,参见图1a,首先,提供衬底10,所述衬底表面形 成有多层交错堆叠的层间介质层20及牺牲介质层30,所述牺牲介质层30形成 于相邻的层间介质层20之间;所述层间介质层20一般为氧化硅,所述牺牲介 质层30,从而形成ON堆叠结构(ONStacks);
S2:形成堆叠结构的台阶结构,参见图1b,形成台阶结构的工艺可采用现 有技术中的常用工艺;
S3:沉积插塞氧化物层,参见图1c,首先是沉积插塞氧化物层以覆盖所述 台阶结构,然后采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物层;
S4:为形成顶层选择栅切线(Top Select Gate Cut)进行光刻,具体参见图1d, 首先,在平坦化的插塞氧化物层表面形成复合硬掩模层40,所述应掩模层包括 依次形成的无定形碳层(A-C)41、无定形碳层(A-C)表面形成的SiON层42 和SiON层表面形成的光刻胶层43;然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻以去除相应位置的所述光刻胶层43以形成光刻沟道50;
S5:为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀,参见图1e,具 体为,采用常规的刻蚀工艺,沿所述光刻沟道50向下刻蚀形成顶层选择栅切线 (Top SelectGate Cut)沟道60,并去除复合硬掩模层以露出插塞氧化物层表面; 在此过程中,要求刻蚀停留在ON堆叠结构的氧化物层间介质层21的位置,而 不要破坏氧化物下层的氮化硅牺牲介质层;
S6:对顶层选择栅切线(Top Select Gate Cut)沟道进行填充,参见图1f,具 体为采用原子层沉积工艺(ALD)在沟道60中填充顶层选择栅切线氧化物材料 70。
而在形成顶层选择栅切线(Top Select Gate Cut)工艺之后的后段制程(BackEnd of Line,简称BEOL)中(参见图2a-d,其中70’为ALD填充氧化物,80 为钨填充),还具有钨栅极(W-Gate)的形成步骤(参见图2a)、钨共源极(W-Array Common Source,简称W-ACS)的形成步骤(参见图2c)等。
然而,在上述步骤S6中,虽然采用原子层沉积工艺(ALD)进行氧化物填 充能够获得顶层选择栅切线沟道(Top Select Gate Cut Trench)的良好填充效果, 即没有明显的缝隙(Seam)或者空位(Void),但如此填充形成的氧化物具有比 其余部分采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition,简称PECVD)制备的由氧化物介质层更快的氢氟酸(HF) 湿法刻蚀(Wet Etch)的腐蚀速率和含氟气体的腐蚀速率,因此在后续的退火 处理工艺步骤和钨栅极(W-Gate)的形成步骤中,很容易由于氢氟酸(HF)湿 法刻蚀(Wet Etch)和/或含氟气体的脱除(Fluorin Outgas)而造成ALD填充氧 化物70’被刻蚀而导致顶部区域(Top Area)出现蝶(Dishing)形缺陷,甚至形 成沟槽90(参见图2b),而沟槽90在后续的钨共源极(W-ACS)的形成步骤 中,被沉积的钨填充80填满(参见图2c),并且在后续的钨共源极(W-ACS) 化学机械研磨(CMP)也将难以被去除而成为钨残留80’(W Residue)(参见图 2d和图3),从而直接影响三维(3D)闪存存储器的性能。
因此,如何避免在顶层选择栅切线形成之后的钨栅极线及钨共源极形成过 程中出现钨残留,对于三维(3D)闪存存储器的制备和性能而言至关重要,一直 为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种避免在顶层选择栅切线形成之后的钨栅极线及 钨共源极形成过程中出现钨残留的顶层选择栅切线的氧化物填充方法,从而提 高三维(3D)闪存存储器的性能。
为了实现上述目的,本发明提出了一种顶层选择栅切线的氧化物填充方法, 包括以下步骤:
在衬底表面形成多层堆叠结构,具体为,首先,提供衬底,所述衬底表面 形成有多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻 的层间介质层之间;然后,采用化学机械研磨工艺获得顶层层间介质层光滑平 整的表面;
在所述光滑平整的表面上沉积一层化学机械研磨截止层;
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻,具体为,首先在化 学机械研磨截止层的表面上形成复合光刻层;然后在需要形成选择栅切线(Top Select GateCut)的位置实施光刻;
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀,具体为,采用常规 刻蚀工艺在前述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟道,并 去除所述复合光刻层以露出所述化学机械研磨截止层的表面;
对顶层选择栅切线(Top Select Gate Cut)沟道进行填充,具体为,采用高密 度等离子化学气相淀积法(High Density Plasma CVD,HDP-CVD)在所述沟道中 沉积填充顶层选择栅切线氧化物材料;
去除多余的顶层选择栅切线氧化物材料,具体为,采用化学机械研磨工艺, 将对顶层选择栅切线(Top Select Gate Cut)沟道进行填充时在所述化学机械研磨 截止层表面形成的多余的顶层选择栅切线氧化物材料去除,以露出化学机械研 磨截止层表面并形成光滑平整的表面;
去除所述化学机械研磨截止层。
进一步的,所述层间介质层材料为氧化物,所述牺牲介质层材料为氮化硅, 从而形成ON堆叠结构(ON Stacks)。
进一步的,所述化学机械研磨截止层为氮化硅硬掩模层(SiN HM)。
进一步的,所述去除化学机械研磨截止层,采用的是磷酸(H3PO4)溶液。
进一步的,所述复合光刻层包括依次形成的无定形碳层(A-C)、SiON层 和光刻胶层。
进一步的,所述刻蚀停留在堆叠结构的某一层间介质层;
尤其优选的,所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层 间介质层。
进一步的,对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物 的去除,采用的是化学机械研磨工艺(CMP)。
进一步的,在衬底表面形成多层堆叠结构的步骤中的化学机械研磨工艺 (CMP)为研磨速率较低的化学机械研磨(Buffer CMP)。
进一步的,在去除所述化学机械研磨截止层之后,还包括沉积沟道插塞氧 化物(CH Plug Oxide),具体为,在顶层层间介质层和顶层选择栅切线氧化物 材料的表面沉积插塞氧化物,以及在插塞氧化物表面形成氮化硅硬掩模层。
与现有技术相比,本发明的有益效果主要体现在:
第一,本发明的顶层选择栅切线沟道中氧化物材料的填充采用高密度等离 子化学气相淀积法(HDP-CVD),得到的填充氧化物能够有效抵御在后续钨栅极 形成过程中含氟气体脱除的有害刻蚀,从而避免形成刻蚀沟道而被钨沉积所填 充,进而避免了不必要的钨残留;
第二,沉积一层氮化硅硬掩模层(SiN HM)作为化学机械研磨截止层,能 够使得后续采用化学机械研磨工艺有效去除多余的高密度等离子化学气相淀积 法沉积得到的氧化物材料。
第三,采用磷酸(H3PO4)溶液,在去除化学机械研磨截止层同时,能够避 免对于氧化物材料的去除;
通过上述步骤,使得后续的钨栅极形成和钨共源极形成的后段制程中并不 会产生钨残留,从而提高三维(3D)闪存存储器的性能。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并 不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的 部件。在附图中:
图1a-f为现有技术中形成顶层选择栅切线的工艺流程示意图;
图2a-d为现有技术中后续形成钨栅极和钨共源极的工艺流程示意图;
图3为现有技术中钨残留的扫描电镜照片;
图4a-g为本发明中形成顶层选择栅切线的工艺流程示意图;
图5a-c为本发明中后续形成钨栅极和钨共源极的工艺流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示 了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不 应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻 地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公 知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在 任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标, 例如按照有关***或有关商业的限制,由一个实施例改变为另一个实施例。另 外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人 员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和 权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简 化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例 的目的。
请参考图4a-4g,在本实施例中,提出了一种顶层选择栅切线的刻蚀工艺方 法,包括以下步骤:
S100:在衬底表面形成多层堆叠结构,并获得顶层层间介质层光滑平整的 表面;
S200:在所述光滑平整的表面上沉积一层化学机械研磨截止层;
S300:为形成顶层选择栅切线(Top Select Gate Cut)进行光刻;
S400:为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀;
S500:对顶层选择栅切线(Top Select Gate Cut)沟道进行填充;
S600:去除多余的顶层选择栅切线氧化物材料;
S700:去除所述化学机械研磨截止层;
S800:沉积沟道插塞氧化物。
具体的,请参考图4a,在步骤S100中,首先进行步骤S110,在衬底100 的表面上形成多层堆叠结构,具体为在所述衬底100表面形成多层交错堆叠的 层间介质层110及牺牲介质层120,所述牺牲介质层120形成于相邻的层间介 质层110之间,其中,所述衬底100为硅衬底,所述层间介质层110为氧化物, 例如为正硅酸乙酯(TEOS),所述牺牲介质层120为氮化物,例如为氮化硅 (SiN),从而形成多层的ON堆叠结构(ON Stacks);随后进行步骤S120,采 用化学机械研磨工艺(CMP)获得顶层层间介质层110光滑平整的表面130, 基于正硅酸乙酯(TEOS)的特性,步骤S120中的化学机械研磨工艺(CMP) 采用的是研磨速率较低的化学机械研磨(Buffer CMP)。
请参考图4b,在步骤S200中,在所述光滑平整的表面上沉积一层化学机 械研磨截止层140,为了充分发挥化学机械研磨截止的作用,所述化学机械研 磨截止层140为硬质材料层,优选为氮化硅硬掩模层(SiN HM)。
请参考图4c,在步骤S300中,为形成顶层选择栅切线(Top Select Gate Cut) 进行光刻,具体为,首先进行步骤S310,在堆叠结构表面上形成复合光刻层150, 具体包括以下步骤:S311,在堆叠结构的表面上形成无定形碳层(A-C)151作 为吸光层;可选的,进行步骤S312,在无定形碳层(A-C)的表面形成SiON 层作为抗反射层152;进行步骤S313,在复合光刻层150表面形成光刻胶层153; 然后进行步骤S320,在需要形成选择栅切线(TopSelect Gate Cut)的位置实施光 刻以去除相应位置的光刻胶153形成光刻沟道160;
请参考图4d,在步骤S400中,为形成顶层选择栅切线(Top Select Gate Cut) 进行刻蚀,具体为,采用常规的刻蚀工艺,沿所述光刻沟道160向下刻蚀形成 顶层选择栅切线(Top Select Gate Cut)沟道170,并去除复合光刻层150以露出化 学机械研磨截止层140的表面。其中所述刻蚀停留在堆叠结构的某一氧化物层 间介质层110而不能是氮化物牺牲介质层120,在本实施方式中,优选所述刻 蚀停留在堆叠结构从顶端开始的第3层间介质层110,当然具体停留的氧化物 层间介质层110的层数完全可以是根据实际需要来确定,例如也可以是从顶端 开始的第2、第4或是其他层。
请参考图4e,在步骤S500中,对顶层选择栅切线(Top Select Gate Cut)沟道 170进行氧化物180填充,填充的工艺采用高密度等离子化学气相淀积法 (HDP-CVD),而为了充分的对顶层选择栅切线(Top Select Gate Cut)沟道170进 行填充,所进行的HDP-CVD的沉积工艺,必然会在化学机械研磨截止层140 的表面形成不需要的氧化物材料层180’。
请参考图4f,在步骤S600中,去除多余的顶层选择栅切线氧化物材料层 180’,如前述,由于不可避免的形成了并不需要的氧化物材料层180’,因此在 本步骤中,采用化学机械研磨工艺(CMP),将多余的顶层选择栅切线氧化物材 料层180’予以清除,直至露出化学机械研磨截止层140表面并形成光滑平整的 表面190,由于化学机械研磨截止层140的硬质特性,起到了截止定位的作用, 便于多余氧化物材料层180’的清除和光滑表面190的形成。
请参考图4g,在步骤S700中,去除所述化学机械研磨截止层140以露出 顶层层间介质层110,由于本发明采用了氮化硅硬掩模层(SiN HM)作为化学 机械研磨截止层140,而磷酸(H3PO4)溶液对于氮化硅具有优异的刻蚀选择性, 而不会过多去除氧化物层间介质层,因此采用磷酸(H3PO4)溶液湿法去除化学 机械研磨截止层140。
在步骤S800中(未图示),在去除所述化学机械研磨截止层140之后,进 行步骤S810,沉积沟道插塞氧化物(CH Plug Oxide),具体为,在顶层层间介 质层和顶层选择栅切线氧化物材料的表面沉积插塞氧化物;随后进行步骤 S820,在插塞氧化物表面形成氮化硅硬掩模层。
本发明的工艺形成的HDP-CVD填充氧化物材料180’,由于其有很好的氢 氟酸湿法刻蚀以及含氟气体的腐蚀抗力,因此在后续的钨栅极形成步骤中并不 会出现填充氧化物材料180’处的刻蚀沟道(参见图5a),从而在后续的钨共源 极形成步骤中也不会被沉积的钨200所填充(参见图5b),并进而不会在随后 的钨共源极的化学机械研磨之后形成钨残留(参见图5c)。
综上,本发明的顶层选择栅切线沟道中氧化物材料的填充采用高密度等离 子化学气相淀积法(HDP-CVD),得到的填充氧化物能够有效抵御在后续钨栅极 形成过程中含氟气体脱除的有害刻蚀,从而避免形成刻蚀沟道而被钨沉积所填 充,进而避免了不必要的钨残留,从而提高三维(3D)闪存存储器的性能。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局 限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易 想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护 范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种顶层选择栅切线的氧化物填充方法,包括以下步骤:
在衬底表面形成多层堆叠结构,具体为,首先,提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层,所述牺牲介质层形成于相邻的层间介质层之间;然后,采用化学机械研磨工艺获得顶层层间介质层光滑平整的表面;所述化学机械研磨工艺为研磨速率较低的化学机械研磨(Buffer CMP);
在所述光滑平整的表面上沉积一层化学机械研磨截止层;所述化学机械研磨截止层为氮化硅硬掩模层(SiN HM);
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻,具体为,首先在化学机械研磨截止层的表面上形成复合光刻层;然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻;
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀,具体为,采用常规刻蚀工艺在前述光刻位置形成顶层选择栅切线(Top Select Gate Cut)的沟道,并去除所述复合光刻层以露出所述化学机械研磨截止层的表面;
对顶层选择栅切线(Top Select Gate Cut)沟道进行填充,具体为,采用高密度等离子化学气相淀积法(High Density Plasma CVD,HDP-CVD)在所述沟道中沉积填充顶层选择栅切线氧化物材料;
去除多余的顶层选择栅切线氧化物材料,具体为,采用化学机械研磨工艺,将对顶层选择栅切线(Top Select Gate Cut)沟道进行填充时在所述化学机械研磨截止层表面形成的多余的顶层选择栅切线氧化物材料去除,以露出化学机械研磨截止层表面并形成光滑平整的表面;
去除所述化学机械研磨截止层。
2.根据权利要求1所述的方法,其特征在于:
所述层间介质层材料为氧化物,所述牺牲介质层材料为氮化硅,从而形成ON堆叠结构(ON Stacks)。
3.根据权利要求1所述的方法,其特征在于:
所述去除化学机械研磨截止层,采用的是磷酸(H3PO4)溶液。
4.根据权利要求1所述的方法,其特征在于:
所述复合光刻层包括依次形成的无定形碳层(A-C)、SiON层和光刻胶层。
5.根据权利要求1所述的方法,其特征在于:
所述刻蚀停留在堆叠结构的某一层间介质层。
6.根据权利要求5所述的方法,其特征在于:
所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层间介质层。
7.根据权利要求1所述的方法,其特征在于:
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除,采用的是化学机械研磨工艺(CMP)。
8.根据权利要求1所述的方法,其特征在于:
在去除所述化学机械研磨截止层之后,还包括沉积沟道插塞氧化物(CH Plug Oxide),具体为,在顶层层间介质层和顶层选择栅切线氧化物材料的表面沉积插塞氧化物,以及在插塞氧化物表面形成氮化硅硬掩模层。
CN201711167889.2A 2017-11-21 2017-11-21 一种顶层选择栅切线的氧化物填充方法 Active CN107833892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711167889.2A CN107833892B (zh) 2017-11-21 2017-11-21 一种顶层选择栅切线的氧化物填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711167889.2A CN107833892B (zh) 2017-11-21 2017-11-21 一种顶层选择栅切线的氧化物填充方法

Publications (2)

Publication Number Publication Date
CN107833892A CN107833892A (zh) 2018-03-23
CN107833892B true CN107833892B (zh) 2019-11-26

Family

ID=61653189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167889.2A Active CN107833892B (zh) 2017-11-21 2017-11-21 一种顶层选择栅切线的氧化物填充方法

Country Status (1)

Country Link
CN (1) CN107833892B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690776B (zh) * 2018-12-07 2020-01-10 长江存储科技有限责任公司 新型3d nand存储器件及其形成方法
CN109801922B (zh) * 2019-01-31 2020-10-20 长江存储科技有限责任公司 一种形成三维存储器的方法及三维存储器
CN110379711A (zh) * 2019-06-04 2019-10-25 长江存储科技有限责任公司 平坦化处理方法、三维存储器的制备方法及三维存储器
CN110741475A (zh) 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684030A (zh) * 2015-11-06 2017-05-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007274B1 (ko) * 2013-01-15 2019-08-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102108879B1 (ko) * 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684030A (zh) * 2015-11-06 2017-05-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法

Also Published As

Publication number Publication date
CN107833892A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
CN107833892B (zh) 一种顶层选择栅切线的氧化物填充方法
US8241991B2 (en) Method for forming interconnect structure having airgap
CN110364529A (zh) 包括超低k间隔件的半导体器件及其制造方法
TWI635578B (zh) 製造鐵電式隨機存取記憶體的方法
CN109564922A (zh) 三维存储设备及其制造方法
CN108831886A (zh) 三维存储器
CN104051347A (zh) 用于三维装置的镶嵌式导体的半导体装置及其形成方法
CN107564916B (zh) 一种3d nand存储器件的平坦化方法
CN110289265A (zh) 3d nand存储器的形成方法
CN109065547A (zh) 三维存储器的制作方法
CN110289263A (zh) 3d nand存储器及其形成方法
CN110197830A (zh) 3d nand存储器及其形成方法
CN107731741B (zh) 一种改善接触孔插塞氧化物凹陷的工艺方法
CN107731844A (zh) 3d存储器的蚀刻方法
CN109904165A (zh) 三维存储器的制造方法及三维存储器
CN110233152A (zh) 一种形成三维存储器的方法及三维存储器
CN107731834B (zh) 一种用于3d nand的核心区层间绝缘氧化层cmp方法
CN108155192A (zh) 半导体器件及其形成方法
CN109065545A (zh) 三维存储器及其堆叠层的平坦化方法
CN107644877A (zh) 一种三维存储器台阶部位填充方法及三维存储器
CN208298828U (zh) 三维存储器
CN107658308A (zh) 一种顶层选择栅切线的光刻‑刻蚀工艺方法
CN102709229A (zh) 一种形成钨塞的方法
CN108364953B (zh) 三维存储器件及其制作过程的器件保护方法
CN112259543A (zh) 一种三维存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant