CN107731834A - 一种用于3d nand的核心区层间绝缘氧化层cmp方法 - Google Patents
一种用于3d nand的核心区层间绝缘氧化层cmp方法 Download PDFInfo
- Publication number
- CN107731834A CN107731834A CN201710761488.3A CN201710761488A CN107731834A CN 107731834 A CN107731834 A CN 107731834A CN 201710761488 A CN201710761488 A CN 201710761488A CN 107731834 A CN107731834 A CN 107731834A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- core space
- deposited
- cmp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000009413 insulation Methods 0.000 title claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 210000003371 toe Anatomy 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种用于3D NAND核心区层间绝缘氧化层CMP方法，包括：提供衬底；在衬底的上沉积NO叠层；在NO叠层上沉积SiON层，并进行ISSG处理；在ISSG处理后的SiON层上沉积氧化层；刻蚀台阶结构，从而完成核心区；沉积核心区层间绝缘氧化层，其至少填充台阶结构周边区域；对沉积了核心区层间绝缘氧化层的衬底结构进行CMP处理，以ISSG处理的SiON层作为研磨停止层。通过使用ISSG处理过的SiON层作为研磨停止层，提高了研磨停止层的研磨选择比，减小了掩模停止层的厚度，进而减小研磨停止层去除后的台阶高度。采用该CMP方法可改善沟道孔插塞氧化厚度的均匀性，并减小存储器件特性的变化。
Description
技术领域
本发明涉及一种3D NAND存储器的制造方法，尤其涉及3D NAND存储器中核心区层间绝缘氧化层(IND Core Oxide)的CMP方法。
背景技术
3D NAND存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层数据单元的堆叠。3D NAND闪存克服了平面NAND闪存的实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。
3D NAND存储器多采用垂直堆叠多层数据单元的方式形成存储结构，随着存储容量的增加，NO堆叠层数逐渐增加，用于形成存储单元的核心区域的台阶结构的高度差逐渐增大。在对堆叠的NO叠层20刻蚀形成台阶结构后，沉积氧化层40，如SiO2层，填充台阶结构周围的区域，再通过化学机械研磨(CMP)工艺平坦化表面，该CMP工艺一般以NO叠层20上的SiN层30作为研磨停止层，如图1(a)所示。随后，通过刻蚀去除作为研磨停止层的SiN层30。由于氧化层40和SiN层30的研磨选择性不够好，需要较厚的SiN层作为CMP的停止层。由于CMP负载效应，边缘SiN厚度变化，后续去除SiN层后将存在一个大的台阶高度，如图1(b)A区域所示，需要后续的CMP使其平坦化。
发明内容
为了解决上述问题，本申请提出了一种用于3D NAND核心区层间绝缘氧化层(ILDC)CMP方法，其通过使用ISSG处理过的SiON层作为研磨停止层，提高了研磨停止层的研磨选择比，可减小研磨停止层的厚度，进而减小研磨停止层去除后的台阶高度。采用该CMP方法可改善沟道孔插塞氧化厚度的均匀性，并减小存储器件特性的变化。
本发明提供一种用于3D NAND核心区层间绝缘氧化层CMP方法，包括：
提供衬底；
在衬底的上沉积NO叠层；
在NO叠层上沉积SiON层，并进行ISSG处理；
在ISSG处理后的SiON层上沉积氧化层；
刻蚀NO叠层，并在核心区域形成台阶结构；
沉积核心区层间绝缘氧化层，其至少填充台阶结构周边区域；
对沉积了核心区层间绝缘氧化层的衬底结构进行CMP处理，以SiON层作为研磨停止层；
刻蚀去除ISSG处理的SiON层。
依照本发明的CMP方法，其中去除SiON层的刻蚀为干法刻蚀，优选等离子刻蚀，更优选地，刻蚀气体为CF4/O2气体。
依照本发明的CMP方法还包括，沉积SiON层采用PECVD方法，沉积气氛为SiH4、N2O和N2气体的组合或NH3气体。
依照本发明的CMP方法，其中核心区层间绝缘氧化层为TEOS氧化层。
依照本发明的CMP方法，其中SiON层厚度为10-50nm。
依照本发明的CMP方法，其中氧化层的厚度为10-60nm。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1现有技术中核心区层间绝缘氧化层的CMP工艺。
图2根据本发明的核心区层间绝缘氧化层CMP工艺的步骤的框图。
图3根据本发明的核心区层间绝缘氧化层CMP工艺的步骤的截面图。
图4不同材料相对TEOS氧化层的研磨选择比。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
参考图2和图3(a)，衬底10具有核心区域和***区域，***区域用于形成与存储单元相关的控制电路，其中形成有多个晶体管结构，在衬底上沉积形成NO叠层(NO stack)20，其用于形成3D NAND的存储器单元。沉积形成NO叠层20的方法可以是任意一种沉积方式，如PECVD等，NO叠层的数量可根据存储容量进行设计，如8层、32层等。
在NO叠层20上采用如PECVD方法沉积形成SiON层31，PECVD沉积可采用SiH4、N2O和N2气体的组合或NH3气体，生长的SiON层厚度可为10-50nm。该SiON层31还可起到抗反射层的作用。对SiON层31进行原位蒸汽产生(ISSG)处理。该ISSG处理中可以引入氮气或其它惰性气体作为稀释气体，ISSG处理中氧气流量可以为2至15slm，氢气流量可以为0.1至3slm，温度为800至1200℃，反应室压力为5至20Torr，该ISSG处理的时间可为1至200秒。随后在SiON层31上沉积形成氧化层32，氧化层32的厚度可以为10-60nm。
参考图2和图3(b)，对沉积形成氧化层32后的衬底结构进行台阶刻蚀，形成台阶结构。台阶刻蚀可采用修剪-刻蚀(Trim-etch)方法形成，也可采用其他适当方式。刻蚀形成台阶结构后，沉积核心区层间绝缘氧化层，如采用TEOS方法形成氧化硅，从而至少填充台阶结构周围，如可以在衬底10的整个表面上沉积核心区层间绝缘氧化层，氧化层的厚度大于台阶结构的最高台阶和最低台阶的高度差，即填充台阶周围由台阶结构的高度差引起空隙。对沉积了氧化层的衬底10进行CMP研磨，该CMP研磨以ISSG处理后的SiON层作为研磨停止层，即CMP停止于ISSG处理的SiON层上。
图4示出了SiN、SiON、ISSG处理的SiON、多晶硅相对于TOES氧化物的研磨选择比。其中SiON相对于TOES氧化物的研磨选择比为11.5，稍高于SiN相对于TOES氧化物的研磨选择比10.9，而ISSG处理的SiON相对于TOES氧化物的研磨选择比高达35.0，远高于SiN，这使得采用ISSG处理的SiON作为研磨停止层时，其厚度可以比采用SiN时薄很多。
参考图2和图3(c)，对CMP研磨后的衬底结构进行等离子体刻蚀，以去除研磨停止层。等离子体刻蚀优选采用CF4/O2气体进行，这是由于SiON层和氧化硅层的等离子体刻蚀速率基本相同，因此等离子体刻蚀去除研磨停止层后，有基本相同厚度的氧化层被去除，衬底结构的表面更平整。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种用于3D NAND核心区层间绝缘氧化层CMP方法，包括：
提供衬底；
在衬底的上沉积NO叠层；
在NO叠层上沉积SiON层，并进行ISSG处理；
在ISSG处理后的SiON层上沉积氧化层；
刻蚀NO叠层，并在核心区域形成台阶结构；
沉积核心区层间绝缘氧化层，其至少填充台阶结构周边区域；
对沉积了核心区层间绝缘氧化层的衬底结构进行CMP处理，以ISSG处理的SiON层作为研磨停止层；
刻蚀去除SiON层。
2.根据权利要求1所述的CMP方法，其中沉积SiON层采用PECVD方法，沉积气氛为SiH4、N2O和N2气体的组合或NH3气体。
3.根据权利要求2所述的CMP方法，其中刻蚀为等离子刻蚀。
4.根据权利要求3所述的CMP方法，其中等离子刻蚀的刻蚀气体为CF4/O2气体。
5.根据权利要求1所述的CMP方法，其中核心区层间绝缘氧化层为TEOS氧化层。
6.根据权利要求1-5中任意一项所述的CMP方法，其中SiON层厚度为10-50nm。
7.根据权利要求1-5中任意一项所述的CMP方法，其中氧化层的厚度为10-60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710761488.3A CN107731834B (zh) | 2017-08-30 | 2017-08-30 | 一种用于3d nand的核心区层间绝缘氧化层cmp方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710761488.3A CN107731834B (zh) | 2017-08-30 | 2017-08-30 | 一种用于3d nand的核心区层间绝缘氧化层cmp方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731834A true CN107731834A (zh) | 2018-02-23 |
| CN107731834B CN107731834B (zh) | 2019-01-01 |
Family
ID=61205582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710761488.3A Active CN107731834B (zh) | 2017-08-30 | 2017-08-30 | 一种用于3d nand的核心区层间绝缘氧化层cmp方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731834B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389786A (zh) * | 2018-03-08 | 2018-08-10 | 长江存储科技有限责任公司 | 用于三维存储器件的存储区制作过程的硬掩模处理方法 |
| CN109065545A (zh) * | 2018-08-14 | 2018-12-21 | 长江存储科技有限责任公司 | 三维存储器及其堆叠层的平坦化方法 |
| CN111199980A (zh) * | 2018-11-19 | 2020-05-26 | 爱思开海力士有限公司 | 半导体存储器装置及其制造方法 |
| WO2020248091A1 (en) * | 2019-06-10 | 2020-12-17 | Intel Corporation | 3d memory device with top wordline contact located in protected region during planarization |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080160764A1 (en) * | 2006-12-27 | 2008-07-03 | David Matsumoto | Method for improved planarization in semiconductor devices |
| US20120149185A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Semiconductor Devices |
| CN103633030A (zh) * | 2012-08-22 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 改善sonos闪存器件可靠性的面内均一性的方法 |
| CN105047553A (zh) * | 2015-08-26 | 2015-11-11 | 上海华力微电子有限公司 | 一种用于沉积高介电值栅介质层的表面处理方法 |
-
2017
- 2017-08-30 CN CN201710761488.3A patent/CN107731834B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080160764A1 (en) * | 2006-12-27 | 2008-07-03 | David Matsumoto | Method for improved planarization in semiconductor devices |
| US20120149185A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Semiconductor Devices |
| CN103633030A (zh) * | 2012-08-22 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 改善sonos闪存器件可靠性的面内均一性的方法 |
| CN105047553A (zh) * | 2015-08-26 | 2015-11-11 | 上海华力微电子有限公司 | 一种用于沉积高介电值栅介质层的表面处理方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389786A (zh) * | 2018-03-08 | 2018-08-10 | 长江存储科技有限责任公司 | 用于三维存储器件的存储区制作过程的硬掩模处理方法 |
| CN108389786B (zh) * | 2018-03-08 | 2019-06-21 | 长江存储科技有限责任公司 | 用于三维存储器件的存储区制作过程的硬掩模处理方法 |
| CN109065545A (zh) * | 2018-08-14 | 2018-12-21 | 长江存储科技有限责任公司 | 三维存储器及其堆叠层的平坦化方法 |
| CN111199980A (zh) * | 2018-11-19 | 2020-05-26 | 爱思开海力士有限公司 | 半导体存储器装置及其制造方法 |
| CN111199980B (zh) * | 2018-11-19 | 2023-12-26 | 爱思开海力士有限公司 | 半导体存储器装置及其制造方法 |
| WO2020248091A1 (en) * | 2019-06-10 | 2020-12-17 | Intel Corporation | 3d memory device with top wordline contact located in protected region during planarization |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731834B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731834A (zh) | 一种用于3d nand的核心区层间绝缘氧化层cmp方法 | |
| CN100539080C (zh) | 通过自对准形成多晶硅浮栅结构的方法 | |
| CN102956554B (zh) | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 | |
| WO2014115600A1 (ja) | 半導体装置の製造方法 | |
| KR101641573B1 (ko) | 소자 분리 구조물 및 이의 형성 방법 | |
| US10453677B2 (en) | Method of forming oxide layer | |
| US9293360B2 (en) | Manufacturing method of semiconductor memory device with air gap isolation layers | |
| CN107731844B (zh) | 3d存储器的蚀刻方法 | |
| CN107564916B (zh) | 一种3d nand存储器件的平坦化方法 | |
| KR20130087929A (ko) | 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 | |
| CN101930941A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
| JP2001035916A (ja) | 浅いトレンチ素子分離形成方法 | |
| CN102760751A (zh) | 半导体器件的结构及形成方法 | |
| CN106098694B (zh) | 一种非易失存储器结构及其制作方法 | |
| US20090004839A1 (en) | Method for fabricating an interlayer dielectric in a semiconductor device | |
| CN102709229A (zh) | 一种形成钨塞的方法 | |
| CN109768010B (zh) | 改善半导体器件良率的方法 | |
| CN102693932B (zh) | 浅沟槽隔离结构的制造方法 | |
| US10249629B1 (en) | Method for forming buried word lines | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| CN109755243A (zh) | 半导体元件及其制作方法 | |
| CN106611709B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US20120220130A1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |