CN103947117A - 稳定电荷泵节点电压电平的***和方法 - Google Patents
稳定电荷泵节点电压电平的***和方法 Download PDFInfo
- Publication number
- CN103947117A CN103947117A CN201280055162.4A CN201280055162A CN103947117A CN 103947117 A CN103947117 A CN 103947117A CN 201280055162 A CN201280055162 A CN 201280055162A CN 103947117 A CN103947117 A CN 103947117A
- Authority
- CN
- China
- Prior art keywords
- circuit
- drain node
- voltage
- current source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000000087 stabilizing effect Effects 0.000 title abstract 2
- 230000004044 response Effects 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 16
- 238000013459 approach Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 16
- 238000012546 transfer Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000003860 storage Methods 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
一种方法包括在第一电路处跟踪调谐电压，该第一电路耦合至电荷泵的第一电源的第一漏节点。该方法还包括在第二电路处跟踪调谐电压，该第二电路耦合至电荷泵的第二电源的第二漏节点。该方法进一步包括响应于该调谐电压来稳定第一漏节点的第一电压和第二漏节点的第二电压。
Description
I.领域
本公开一般涉及稳定电荷泵节点电压电平。
II.相关技术描述
技术进步已导致越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络来传达语音和数据分组。此外，许多这样的无线电话包括被结合于此的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于接入因特网的软件应用，诸如web浏览器应用。由此，这些无线电话可包括显著的计算能力。
无线电话和其他电子设备内的电路***可包括生成输出信号的锁相环(PLL)，该输出信号的相位、频率或这两者被“锁定”至输入信号(例如，时钟信号)。例如，锁相环可包括响应于电荷泵的压控振荡器(VCO)。相位检测器可使用“上升”和“下降”信号来控制电荷泵，这些信号使得电荷泵通过在充电路径与放电路径之间切换来在期望调谐范围内改变提供给VCO的调谐电压。然而，当设计者降低电源电压以提高移动设备的电池寿命时，电荷泵的晶体管可能不具有充足的净空(即，可能没有深度饱和)。因此，可能发生“失配”，以使得用于生成调谐电压的开启(on)和关闭(off)路径失配，从而导致调谐电压上的“电荷共享”和注入效应。该失配可提示设计者增大至电荷泵的电流或者更改VCO的调谐范围。然而，这些办法会增加功耗或者降低移动设备的性能。
III.概述
PLL的总体性能和可靠性会受到其电荷泵中的失配电流的影响。例如，如果电流源通过漏节点向电荷泵的第一路径提供电流并随后切换成通过漏节点向第二路径提供电流，则在电荷泵中的晶体管没有足够净空的情况下，漏节点电压在切换过程期间将改变。较低的电源电压导致电荷泵中的晶体管的净空减少。由于电荷泵中的晶体管净空减少，漏节点的电压可在电流路径切换期间显著改变。这一增大的电压改变导致供应给PLL的压控振荡器(VCO)的调谐电压上增加的电荷共享和注入。进而，这增大了电荷泵失配电流(例如，对向VCO供电的电容器充电的电流量相对于将该电容器放电的电流量)。
公开了用于跟踪和稳定电荷泵(诸如PLL内的电荷泵)的漏节点电压的***和方法。跟踪电路可跟踪供应给PLL中的压控振荡器(VCO)的调谐电压。调谐电压可在与跟踪电路相关联的晶体管的栅极处被跟踪。在跟踪期间，当调谐电压增大(并逼近第一电源电压)时，与第一跟踪电路相关联的n型金属氧化物半导体(NMOS)晶体管将导通。另外，当调谐电压减小(并逼近第二电源电压)时，与第二跟踪电路相关联的p型金属氧化物半导体(PMOS)晶体管将导通。当与第一跟踪电路相关联的NMOS晶体管导通时，调谐电压的值将被跟踪以稳定与电荷泵的PMOS部分相关联的电流源的漏节点的电压。当与第二跟踪电路相关联的PMOS晶体管导通时，调谐电压的值将被跟踪以稳定与电荷泵的NMOS部分相关联的电流源的漏节点的电压。在操作期间，每个相应的漏节点的电压将在切换期间被稳定(例如，稳定在调谐电压的值)，由此减少PLL的电荷泵处的电荷共享和注入问题。
在一特定实施例中，一种电路包括耦合至第一电流源且耦合至电容器的充电电流路径。充电电流路径包括第一电流源的漏节点。该电路还包括耦合至第二电流源且耦合至该电容器的放电电流路径。放电电流路径包括第二电流源的漏节点。该电路进一步包括耦合至第一电流源的漏节点的第一跟踪电路和耦合至第二电流源的漏节点的第二跟踪电路。第一跟踪电路响应于调谐电压信号来选择性地更改以稳定第一电流源的漏节点的电压电平。第二跟踪电路响应于调谐电压信号来选择性地更改以稳定第二电流源的漏节点的电压电平。
在另一特定实施例中，一种电路包括耦合至第一电流源且耦合至电容器的充电电流路径。充电电流路径包括第一电流源的漏节点。该电路还包括耦合至第二电流源且耦合至该电容器的放电电流路径。放电电流路径包括第二电流源的漏节点。该电路进一步包括用于跟踪调谐电压以及用于稳定第一电流源的漏节点和第二电流源的漏节点的装置。
在另一特定实施例中，一种方法包括在第一电路处跟踪调谐电压，第一电路耦合至电荷泵的第一电源的第一漏节点。该方法还包括在第二电路处跟踪调谐电压，第二电路耦合至电荷泵的第二电源的第二漏节点。该方法进一步包括响应于调谐电压来稳定第一漏节点的第一电压和第二漏节点的第二电压。
由至少一个所公开的实施例提供的一个特定优点是减小由正施加给电荷泵的电源电压减小所导致的电荷泵失配电流的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简要说明、详细描述以及权利要求。
IV.附图简要说明
图1是包括具有电压跟踪电路的电荷泵的锁相环的特定解说性实施例的框图；
图2是图1的电荷泵和电压跟踪电路的特定解说性实施例的电路图；
图3是解说稳定电荷泵电路(诸如图1和图2的电路)的节点电压电平的方法的特定实施例的流程图；
图4是包括可操作用于稳定电荷泵的节点电压的跟踪电路的无线通信设备的框图；以及
图5是制造包括可操作用于稳定电荷泵的节点电压的跟踪电路的电子设备的制造过程的特定解说性实施例的数据流图。
V.详细描述
参照图1，示出了锁相环100的特定实施例。锁相环100包括耦合至压控振荡器(VCO)140的电荷泵130。压控振荡器140的输出(Fvco)150被提供给电荷泵130的输入，从而形成反馈路径。电荷泵130具有PMOS部分和NMOS部分。电荷泵130可被配置成生成调谐电压(Vtune)116。调谐电压(Vtune)116由电荷泵130输出并且经由低通环路滤波器117提供给VCO140。压控振荡器140响应于低通滤波器117的输出。压控振荡器140由电源电压(VDD)供电并且包括晶体管142和多个串联耦合的反相器144、146和148。
电荷泵130具有第一电源电压(VDD)101和第二电源电压(VSS)103。例如，第一电源电压(VDD)101可以是正电源电压，而第二电源电压(VSS)103可以是负电源电压值或接地。第一电流源102耦合至第一电源电压(VDD)101并且具有第一漏节点(Vp)108。第二电流源104具有第二漏节点(Vn)110并且耦合至第二电源电压(VSS)103。电荷泵130还包括电压跟踪电路113。电压跟踪电路113耦合至第一漏节点(Vp)108并且耦合至第二漏节点(Vn)110。电压跟踪电路113选择性地将调谐电压(Vtune)116跟踪到第一漏节点(Vp)108和第二漏节点(Vn)110以稳定漏节点108、110处的电压。电荷泵130包括多个开关，其包括第一开关(S1)120、第二开关(S2)122、第三开关(S3)124、和第四开关(S4)126。开关S1-S4120-126响应于up(上升)或down(下降)信号。例如，第一开关(S1)120响应于up信号，并且第二开关(S2)122响应于down信号。第三开关(S3)124响应于(upb)输入，而第四开关(S4)126响应于(downb)输入。(upb)输入与up信号相反，并且输入与down信号相反。电荷泵130的输出(即Vtune116)是从第一开关(S1)120与第二开关(S2)122之间的节点提供的。
充电电流路径被耦合至或者包括第一电流源102且包括第一电流源102的第一漏节点(Vp)108。放电电流路径被耦合至或者包括第二电流源104。放电电流路径包括第二电流源104的第二漏节点(Vn)110。充电路径提供电流以对耦合至电荷泵130的输出的电容器(图1中未示出)进行充电。放电电流路径使该电容器(未示出)能经由放电路径来释放电流。
充电路径和放电路径的操作响应于up和down信号。例如，当充电路径有效时，up信号为接通而down信号为断开。在这一情形中，第一开关(S1)120闭合，且第四开关(S4)126也闭合。在第一开关(S1)120闭合的情况下，电流从第一电流源102经由电荷泵130的输出流至要充电的电容器。在电荷泵130的下降(down)循环期间，第二开关(S2)122闭合并且第三开关(S3)124闭合。在放电路径被启用的情况下，来自该电容器的电荷流经第二开关(S2)122并且由第二电流源104泄漏到第二电源电压(VSS)103。
在解说性实施例中，当PLL100被锁定时，“开启”路径和“关闭”路径将在切换期间交替地导通。如所解说的，“开启”路径包括第一开关(S1)120和第四开关(S4)126。“关闭”路径包括第二开关(S2)122和第三开关(S3)124。
如所解说的，当“开启”路径有效时，第一开关(S1)120闭合。第一电流源102提供一电流，该电流流经该电流充电路径和第一开关(S1)120并对耦合至电荷泵130的输出调谐电压(Vtune)116的电容器(未示出)进行充电。当“开启”路径有效时，“关闭”路径变为无效并且第三开关(S3)124断开。
如所解说的，当“关闭”路径有效时，第二开关(S2)122闭合。第二电流源104提供一电流，该电流从耦合至电荷泵130的输出调谐电压(Vtune)116的电容器(未示出)经由放电电流路径通过第二开关(S2)122流至第二电源电压(VSS)103。当“关闭”路径有效时，“开启”路径变为无效并且第四开关(S4)126断开。
如所解说的，当“关闭”路径有效时，第三开关(S3)124闭合。第一电流源102提供一电流，该电流通过第三开关(S3)124流至第二电源电压(VSS)。当“关闭”路径有效时，“开启”路径变为无效并且第一开关(S1)120断开。
如所解说的，当“开启”路径有效时，第四开关(S4)126闭合。第二电流源104提供一电流，该电流从第一电源电压(VDD)101通过第四开关(S4)126流至第二电源电压(VSS)103。当“开启”路径有效时，“关闭”路径变为无效并且第二开关(S2)122断开。
当PLL100被锁定时，如果电荷泵130中的晶体管没有足够的净空，则有效的“开启”路径和“关闭”路径之间的切换可改变第一电流源102的第一漏节点(Vp)108上的电压，并且可改变第二电流源104的第二漏节点(Vn)110上的电压。电压跟踪电路113响应于调谐电压信号(Vtune)116并且将第一电流源102的第一漏节点(Vp)108的电压稳定在等效于或基于调谐电压(Vtune)116的电压处，并且将第二电流源104的第二漏节点(Vn)110的电压稳定在等效于或基于调谐电压(Vtune)116的电压处。稳定可在调谐电压为高时通过以下操作来发生：向第一电压跟踪电路的NMOS晶体管(未示出)施加调谐电压(Vtune)116，汲取来自该NMOS晶体管的电流，以及将该NMOS晶体管的漏极电压施加到第一电压跟踪电路的PMOS晶体管(未示出)。跨NMOS晶体管的压降(Vdrop)将等效于(或类似于)跨PMOS晶体管的电压增益(Vgain)，从而第一电流源102的第一漏节点108的电压将等于(或几乎等于)调谐电压(Vtune)116减去跨NMOS晶体管的压降加上跨PMOS晶体管的电压增益(即，Vtune–Vdrop+Vgain＝Vtune)。替换地，稳定可在调谐电压为低时通过以下操作来发生：向第二电压跟踪电路的PMOS晶体管(未示出)施加调谐电压(Vtune)116，从该PMOS晶体管获得电流，以及将该PMOS晶体管的漏极电压施加到第二电压跟踪电路的NMOS晶体管(未示出)。跨PMOS晶体管的电压增益将等效于(或类似于)跨NMOS晶体管的压降，从而第二电流源104的第二漏节点110将等于(或几乎等于)调谐电压(Vtune)116加上跨PMOS晶体管的电压增益减去跨NMOS晶体管的压降(即，Vtune+Vgain–Vdrop＝Vtune)。结果是，在“开启”和“关闭”路径之间的切换期间，第一漏节点(Vp)108处的电压改变和第二漏节点(Vn)110处的电压改变可由于稳定在响应于调谐电压信号(Vtune)116的电压电平而显著减少。
响应于调谐电压信号(Vtune)116，电压跟踪电路113的第一跟踪电路(未示出)选择性地更改以稳定第一电流源102的第一漏节点(Vp)108的电压电平。类似地，响应于调谐电压信号(Vtune)116，电压跟踪电路113的第二跟踪电路(未示出)选择性地进行更改以稳定第二电流源104的第二漏节点(Vn)110的电压电平。
将领会，在切换期间稳定第一漏节点(Vp)108的电压电平和第二漏节点(Vn)110的电压电平可减少电荷泵130的输出调谐电压(Vtune)116上的电荷共享和注入效应。在切换期间减少电荷共享和注入效应可减小失配电流。即，在上升循环期间与调谐电压(Vtune)116相关联的电容器的充电量可等于在下降循环期间与调谐电压(Vtune)116相关联的电容器的放电量，这可减少噪声或者允许PLL输出100的电压范围增大。
参照图2，示出了电路200的特定实施例。电路200包括图1的锁相环100的电荷泵130的特定实现。电路200具有第一电源电压(VDD)201和第二电源电压(VSS)203。第一电源电压(VDD)201供应具有第一漏节点(Vp)208的第一电流源202。第二电流源204耦合至第二电源电压(VSS)203并且耦合至第二漏节点(Vn)210。充电电流路径205耦合至第一电流源202并且耦合至代表性电容器206。充电电流路径205包括第一电流源202的第一漏节点(Vp)208。电路200包括放电电流路径207，放电电流路径207耦合至第二电流源204并且耦合至电容器206。放电电流路径207包括第二电流源204的第二漏节点(Vn)210。在一特定实施例中，充电电流路径205包括第一晶体管(T1)220，而放电电流路径207包括第二晶体管(T2)222。第一晶体管(T1)220和第二晶体管(T2)222可具有基本相反的特性。例如，第一晶体管(T1)220可以是PMOS晶体管，且第二晶体管(T2)222可以是NMOS晶体管，如图所示。替换地，在互补电路中，第一晶体管(T1)220可以是NMOS晶体管，且第二晶体管(T2)222可以是PMOS晶体管。
电路200包括第一跟踪电路212和第二跟踪电路214。第一跟踪电路212耦合至第一电流源202的第一漏节点(Vp)208。第二跟踪电路214耦合至第二电流源204的第二漏节点(Vn)210。第一跟踪电路212响应于调谐电压(Vtune)216并且可包括NMOS晶体管(Tn1)234和NMOS晶体管(Tn2)238。NMOS晶体管(Tn1)234在其栅极处接收调谐电压(Vtune)216。第一跟踪电路212还包括第三晶体管(T3)230。内部节点(vcp)242位于NMOS晶体管(Tn1)234与NMOS晶体管(Tn2)238之间。内部节点(vcp)242耦合至第三晶体管(T3)230的栅极。第三晶体管(T3)230耦合至第一源202的第一漏节点(Vp)208。第三晶体管(T3)230还耦合至晶体管(T5)224，晶体管(T5)224耦合至第二电源电压(VSS)203。第一跟踪电路212的输入(即，至晶体管(Tn2)238的输入)经由晶体管(T7)250而响应于第一电源电压(VDD)201。
第二跟踪电路214包括PMOS晶体管(Tp1)240和PMOS晶体管(Tp2)236。晶体管(Tp2)236的栅极接收调谐电压(Vtune)216。第二跟踪电路214响应于包括耦合至第一电源电压(VDD)201的PMOS晶体管246和耦合至第二电源电压(VSS)203的NMOS晶体管248的电路***，如所解说的。晶体管248的栅极耦合至晶体管(T7)250的输出。因此，晶体管248接收晶体管(T7)250的输出，并且第一电压跟踪电路212的NMOS晶体管(Tn2)238还接收晶体管(T7)250的输出。第二跟踪电路214还包括第四晶体管(T4)232。第四晶体管(T4)232耦合至第二电流源204的第二漏节点(Vn)210。第四晶体管(T4)232还耦合至晶体管(T6)226，晶体管(T6)226耦合至第一电源电压(VDD)201。
第一跟踪电路212通过第三晶体管(T3)230耦合至第一电流源202的第一漏节点(Vp)208。第三晶体管(T3)230和第一晶体管(T1)220具有基本相似的特性。例如，第一晶体管(T1)220和第三晶体管(T3)230可皆为PMOS晶体管。第二跟踪电路214通过第四晶体管(T4)232耦合至第二电流源204的第二漏节点(Vn)210。第四晶体管(T4)232和第二晶体管(T2)222具有基本相似的特性。例如，第二晶体管(T2)222和第四晶体管(T4)232可皆为NMOS晶体管。在操作期间，第一和第二跟踪电路212、214基于调谐电压(Vtune)216来均衡第一电流源202和第二电流源204的相应漏节点208和210。当调谐电压(Vtune)216接近电源电压的一半时，跟踪电路212、214关闭或者提供很少的电流。例如，当调谐电压(Vtune)216大约为第一电源电压(VDD)201的一半时，(例如，当VSS为接地时在VDD与VSS之间)，跟踪电路212和214不影响第一或第二漏节点208、210(例如，不向其提供电流或电压)。
当调谐电压(Vtune)216逼近第一电源电压(VDD)201时，第一跟踪电路212将调谐电压(Vtune)216跟踪到第一电流源202的第一漏节点(Vp)208以稳定第一漏节点(Vp)208的电压电平。因此，第一跟踪电路212被配置成响应于调谐电压信号(Vtune)216来选择性地更改以稳定第一漏节点(Vp)208的电压电平。类似地，当调谐电压(Vtune)216逼近第二电源电压(VSS)203时，第二跟踪电路214将调谐电压(Vtune)216跟踪到第二电流源204的第二漏节点(Vn)210以进行更改，从而稳定第二漏节点(Vn)210的电压电平。因此，第二跟踪电路214响应于调谐电压(Vtune)216并且选择性地更改以稳定第二电流源204的第二漏节点(Vn)210的电压电平。在一特定实施例中，第一电流源202的第一漏节点(Vp)208的电压电平通过使第三晶体管(T3)230保持在饱和工作区中来稳定。例如，在电容器206的充电循环期间，随着调谐电压(Vtune)216增大，第一跟踪电路212可将第三晶体管(T3)230置于饱和区中，以稳定第一电流源202的第一漏节点(Vp)208的电压电平。在放电循环期间，当电容器206通过放电电流路径来放电时，第二跟踪电路214可通过将第四晶体管(T4)232置于饱和工作区中来稳定第二电流源204的第二漏节点(Vn)210。
因此，电路200可包括电荷泵或者可以是电荷泵的一部分，该电荷泵被配置成生成调谐电压(Vtune)216。电荷泵可既具有耦合至电容器206的充电电流路径205又具有耦合至电容器206的放电电流路径207。电路200包括第一和第二电压跟踪电路212、214，它们响应于调谐电压信号(Vtune)216来选择性地更改以稳定相应漏节点208、210的电压电平。
在操作期间，通过稳定第一电流源202的第一漏节点(Vp)208和第二电流源204的第二漏节点(Vn)210，第一晶体管(T1)220和第二晶体管(T2)222保持在饱和工作区中。当第一晶体管(T1)220和第二晶体管(T2)222保持在饱和工作区中时，电流可以更容易地流经晶体管，这可均衡当“开启”路径有效时对电容器(206)进行充电的电流量与当“关闭”路径有效时从电容器(206)放电的电流量。
在解说性实施例中，第一跟踪电路212操作用于跟踪调谐电压信号(Vtune)216以稳定第一电流源202的第一漏节点(Vp)208。例如，如果调谐电压(Vtune)216为高，则电荷泵的PMOS部分(包括第一晶体管(T1)220、第五晶体管(T5)、以及第一漏节点(Vp)208)可具有较少净空。在这一情景中，第一跟踪电路212稳定第一漏节点(Vp)208上的电压。
例如，高调谐电压(Vtune)216将被施加于第一跟踪电路212的NMOS晶体管(Tn1)234的栅极以激活NMOS晶体管(Tn1)234。由于如图2中示出的漏极-栅极耦合，NMOS晶体管(T7)250将从第一电源电压(VDD)201汲取电流到第二电源电压(VSS)203。NMOS晶体管(Tn2)238对来自NMOS晶体管(T7)250的电流进行镜像，从而将来自节点(vcp)242的镜像电流汲取到第二电源电压(VSS)203。这使得节点(vcp)242的电压电平大致为调谐电压(Vtune)216的值减去与NMOS晶体管(Tn1)234相关联的阈值压降。类似地，通过NMOS晶体管(Tn2)238的镜像电流使第一漏节点(Vp)208处的电压电平大致为节点(vcp)242的电压电平值加上与第三晶体管(T3)230的阈值电压相关联的电压增益，第三晶体管(T3)230是PMOS晶体管。第一漏节点(Vp)208处的电压跟踪调谐电压(Vtune)216并且因此跟踪第一晶体管(T1)220的漏极处的电压。通过将第一漏节点(Vp)208的电压电平稳定在大约调谐电压(Vtune)216的值，第一晶体管(T1)220和第三晶体管(T3)230两者将处于饱和工作区中。结果是，在“开启”路径与“关闭”路径之间切换期间，失配电流将减小，这是因为第一晶体管(T1)220和第三晶体管(T3)230两者将深度饱和。
在一特定实施例中，如果调谐电压(Vtune)216为高，则电荷泵的NMOS部分(包括第二晶体管(T2)222、第六晶体管(T6)226、以及第二漏节点(Vn)210)将有更多净空用于操作。这进而消除了在调谐电压(Vtune)216为高电压时跟踪第二漏节点(Vn)210的电压以在“开启”路径与“关闭”路径之间切换期间减少失配电流量的需要。例如，施加于第二跟踪电路214的PMOS晶体管(Tp2)236的栅极的高调谐电压(Vtune)216将使PMOS晶体管(Tp2)236截止。因此，第二跟踪电路214的NMOS晶体管(T4)可用作开关，并且可以不存在或存在很少的由于第二跟踪电路214而引起的对第二漏节点(Vn)210的影响。
在一解说性实施例中，第二跟踪电路214操作用于将调谐电压信号(Vtune)216跟踪到第二电流源204的第二漏节点(Vn)210。例如，如果调谐电压(Vtune)216为低，则电荷泵的NMOS部分(包括第二晶体管(T2)222、第六晶体管(T6)226、以及第二漏节点(Vn)210)将具有较少净空。在这一情景中，第二跟踪电路214稳定第二漏节点(Vn)210上的电压。
例如，低调谐电压(Vtune)216将被施加于第二跟踪电路214的PMOS晶体管(Tp2)236的栅极以激活PMOS晶体管(Tp2)236。由于如图2中所示的漏极-栅极耦合，PMOS晶体管246将从NMOS晶体管248的源极获得至第一电源电压(VDD)201的电流。PMOS晶体管(Tp1)240对PMOS晶体管246的电流进行镜像，从而从节点(vcn)244获得到第一电源电压(VDD)201的镜像电流。这使得节点(vcn)244的电压电平大致为调谐电压(Vtune)216的值加上与PMOS晶体管(Tp2)236的阈值电压相关联的电压增益。类似地，通过PMOS晶体管(Tp1)240的镜像电流使第二漏节点(Vn)210处的电压电平大致为节点(vcn)244的电压电平值减去与第四晶体管(T4)232相关联的阈值压降，第四晶体管(T4)232是NMOS晶体管。第二漏节点(Vn)210处的电压现在跟踪调谐电压(Vtune)216并因此跟踪第二晶体管(T2)222的源极处的电压。通过将第二漏节点(Vn)210的电压电平稳定在大约调谐电压(Vtune)216的值，第二晶体管(T2)222和第四晶体管(T4)232两者将处于饱和工作区中。结果是，在“开启”路径与“关闭”路径之间的切换期间，失配电流将减小，这是因为第二晶体管(T2)222和第四晶体管(T4)232两者将深度饱和。
在一特定实施例中，如果调谐电压(Vtune)216为低，则电荷泵的PMOS部分(包括第一晶体管(T1)220、第五晶体管(T5)、以及第一漏节点(Vp)208)将具有更多净空用于操作。这进而消除了在调谐电压(Vtune)216为低电压时跟踪第一漏节点(Vp)208的电压以在“开启”路径与“关闭”路径之间切换期间减少失配电流量的需要。例如，被施加于第一跟踪电路212的NMOS晶体管(Tn1)234的栅极的低调谐电压(Vtune)216将使NMOS晶体管(Tn1)234截止。因此，第一跟踪电路212的PMOS晶体管(T3)230可用作开关，并且可以不存在或存在很少的由于第一跟踪电路212而导致的对第一漏节点(Vp)208的影响。
在一解说性实施例中，当调谐电压(Vtune)216接近第一电源电压(VDD)201的一半(即，中值调谐电压)时，跟踪电路212、214关闭。对于这一中值调谐电压(Vtune)216，电荷泵的NMOS部分和PMOS部分两者具有更多净空。在这一情景中，在“开启”路径与“关闭”路径之间的切换期间，第一电流源202的第一漏节点(Vp)208上的电压和第二电流源204的第二漏节点(Vn)210上的电压将经历微乎其微的电压改变。因此，在充电/放电循环的此部分期间，对于跟踪电路212、214而言，无需稳定第一漏节点(Vp)208和第二漏节点(Vn)210的电压电平。
例如，中值调谐电压(Vtune)216将被施加于第一跟踪电路212的NMOS晶体管(Tn1)234的栅极。中值调谐电压(Vtune)216将使NMOS晶体管(Tn1)234截止，并且作为响应，第三PMOS晶体管(T3)230将用作开关。中值调谐电压(Vtune)216电平也将施加于第二跟踪电路214的PMOS晶体管(Tp2)236的栅极。中值调谐电压(Vtune)216将使PMOS晶体管(Tp2)236截止，并且作为响应，第四NMOS晶体管(T4)将用作开关。
将领会，第一跟踪电路212可防止第一漏节点(Vp)208的电压电平在“开启”路径有效时的约为调谐电压(Vtune)216的值与“关闭”路径有效时的第二电源电压(VSS)203的值之间改变。还将领会，第二跟踪电路214可防止第二漏节点(Vn)210的电压电平在“关闭”路径有效时的约为调谐电压信号(Vtune)216的值与“开启”路径有效时的第一电源电压(VDD)201之间改变。
将领会，在切换期间稳定第一漏节点(Vp)208的电压电平和第二漏节点(Vn)210的电压电平可减少电荷泵的电荷共享和注入效应。还将领会，在切换期间减少电荷共享和注入可减小失配电流。即，在“开启”路径有效时对电容器206进行充电的电流量可等于在“关闭”路径有效时对电容器206进行放电的电流量，这可减少PLL输出上的噪声。
还将领会，稳定第一漏节点(Vp)208的电压电平可使第一晶体管(T1)220和第三晶体管(T3)230在有效的“开启”路径与有效的“关闭”路径之间切换期间保持在深度饱和工作区中。此外，将领会，稳定第二漏节点(Vn)210的电压电平可使第二晶体管(T2)222和第四晶体管(T4)232在有效的“开启”路径与有效的“关闭”路径之间切换期间保持在深度饱和工作区中。
参照图3，示出了操作电路的方法300的特定实施例。例如，电路可以是图1的PLL100或图2的电路200。方法300包括在310在电荷泵的第一电源的第一漏节点处跟踪调谐电压信号。例如，在图2中，第一电压跟踪电路212可在电荷泵的第一电流源202的第一漏节点(Vp)208处跟踪调谐电压信号(Vtune)216。方法300进一步包括在320在电荷泵的第二电源的第二漏节点处跟踪调谐电压信号。例如，在图2中，第二电压跟踪电路214可在电荷泵的第二电流源204的第二漏节点(Vn)210处跟踪调谐电压信号(Vtune)216。
方法300进一步包括在330响应于调谐电压信号来稳定第一漏节点的电压以及稳定第二漏节点的电压。第一漏节点和第二漏节点可通过使第一和第二晶体管保持在饱和工作区中来稳定。例如，在图2中，响应于调谐电压信号(Vtune)216的改变，第一电压跟踪电路212可通过使第三晶体管(T3)230保持饱和来稳定第一漏节点(Vp)208，并且第二电压跟踪电路214可通过使第四晶体管(T4)232保持饱和来稳定第二节点(Vn)210。
方法300进一步包括在340确定调谐电压信号是否接近电源电压信号的一半。当调谐电压信号接近电源电压信号的一半时，在350，不跟踪调谐电压信号。例如，在图2中，当调谐电压信号(Vtune)216为电源电压(VDD)201的一半或在第一电源电压(VDD)201与第二电源电压(VSS)203之间的中点时，则第一和第二跟踪电路212、214不提供电流，或者分别向第一和第二漏节点208、210提供很少的电流。
当调谐电压信号不接近电源电压信号的一半时，方法300返回至310并且继续跟踪调谐电压信号。例如，在图2中，当调谐电压信号(Vtune)216不接近电源电压(VDD)201的一半或不在第一电源电压(VDD)201与第二电源电压(VSS)203之间的中点时，则第一或第二跟踪电路212、214分别向第一和第二漏节点208、210提供电流。
参照图4，描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为400。设备400包括耦合至存储器432的处理器，诸如数字信号处理器(DSP)410。
图4还示出了被耦合至处理器410以及显示器428的显示控制器426。编码器/解码器(CODEC)434也可耦合至处理器410。扬声器436和话筒438可被耦合至CODEC434。图4还指示无线控制器440可被耦合至处理器410及无线天线442。在一特定实施例中，布置在无线控制器440与无线天线442之间的射频(RF)接口460包括耦合至压控振荡器466的带有电压跟踪电路的电荷泵464。在一解说性实施例中，带有电压跟踪电路的电荷泵464可包括图1的电荷泵130和电压跟踪电路113，或者图2的第一电压跟踪电路212、第二电压跟踪电路214、和/或电路200的一个或多个其他组件。带有电压跟踪电路的电荷泵464可向压控振荡器466施加调谐电压，如参照图1的调谐电压信号116和图2的调谐电压信号216所描述的。在一特定实施例中，带有电压跟踪电路的电荷泵464可执行图3的方法300。
在一特定实施例中，显示器428经由高速串行接口470被耦合至显示控制器426。高速串行接口470包括带有电压跟踪电路的电荷泵474以及压控振荡器(VCO)476。在一解说性实施例中，带有电压跟踪电路的电荷泵476可包括图1的电荷泵130和电压跟踪电路113，或者图2的第一电压跟踪电路212、第二电压跟踪电路214、和/或电路200的一个或多个其他组件。带有电压跟踪电路的电荷泵474可向压控振荡器476施加调谐电压，如参照图1的调谐电压信号116和图2的调谐电压信号216所描述的。在一特定实施例中，带有电压跟踪电路的电荷泵474可执行图3的方法300。
存储器432可以是包括可执行指令456的有形的非瞬态处理器可读存储介质。指令456可由处理器410来执行。
在一特定实施例中，可将处理器410、显示控制器426、存储器432、CODEC434、以及无线控制器440包括在***级封装或片上***设备422中。在一特定实施例中，输入设备430和电源444被耦合至片上***设备422。此外，在一特定实施例中，如图4中所解说的，显示器428、输入设备430、扬声器436、话筒438、无线天线442和电源444可在片上***设备422的外部。然而，显示器428、输入设备430、扬声器436、话筒438、无线天线442和电源444中的每一者可被耦合至片上***设备422的组件，诸如接口或控制器。尽管高速串行接口470被描绘为提供用于显示器428的接口，但在其他实施例中，高速串行接口470可提供至***级封装或片上***设备422的一个或多个其他组件的接口。
结合所描述的实施例，公开了包括带有电压跟踪电路的电荷泵和压控振荡器的电路。该电路包括用于跟踪调谐电压以及用于稳定第一电流源的漏节点和第二电流源的漏节点的装置。例如，用于跟踪调谐电压以及用于稳定第一电流源的漏节点和第二电流源的漏节点的装置可包括图1的电压跟踪电路113、图2的第一电压跟踪电路212、图2的第二电压跟踪电路214、图4的带有电压跟踪电路的电荷泵464或其一部分、或者一个或多个用于跟踪调谐电压并稳定第一电流源的漏节点和第二电流源的漏节点的其他设备、电路、或模块。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理人员。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后可用在设备中，诸如机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。图5描绘了电子设备制造过程500的特定解说性实施例。
物理器件信息502在制造过程500处(诸如在研究计算机506处)被接收。物理器件信息502可包括表示半导体器件的至少一种物理性质的设计信息，该半导体器件诸如图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合。例如，物理器件信息502可包括经由耦合至研究计算机506的用户接口504输入的物理参数、材料特性、以及结构信息。研究计算机506包括耦合至计算机可读介质(诸如存储器510)的处理器508，诸如一个或多个处理核。存储器510可存储计算机可读指令，其可被执行以使处理器508将物理器件信息502转换成遵循文件格式并生成库文件512。
在一特定实施例中，库文件512包括至少一个包括经转换的设计信息的数据文件。例如，库文件512可包括半导体器件的库，半导体器件包括包含图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的器件，该库被提供以与电子设计自动化(EDA)工具520联用。
库文件512可在设计计算机514处与EDA工具520协同使用，设计计算机514包括耦合至存储器518的处理器516，诸如一个或多个处理核。EDA工具520可作为处理器可执行指令被存储在存储器518处，以使得设计计算机514的用户能设计库文件512的包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的电路。例如，设计计算机514的用户可经由耦合至设计计算机514的用户接口524来输入电路设计信息522。电路设计信息522可包括表示半导体器件的至少一种物理性质的设计信息，该半导体器件诸如图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合。为了解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机514可被配置成转换设计信息(包括电路设计信息522)以遵循文件格式。为了解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据***(GDSII)文件格式。设计计算机514可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的信息以及还有其他电路或信息的GDSII文件526。为了解说，数据文件可包括与片上***(SOC)对应的信息，该SOC包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合，并且还在该SOC内包括附加的电子电路和组件。
GDSII文件526可在制造过程528处被接收以根据GDSII文件526中的经转换信息来制造图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合。例如，设备制造过程可包括将GDSII文件526提供给掩模制造商530以创建一个或多个掩模，诸如用于与光刻工艺联用的掩模，其被解说为代表性掩模532。掩模532可在制造过程期间被用于生成一个或多个晶片534，晶片534可被测试并被分成管芯，诸如代表性管芯536。管芯536包括包含器件的电路，该器件包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合。
管芯536可被提供给封装过程538，其中管芯536被纳入到代表性封装540中。例如，封装640可包括单个管芯536或多个管芯，诸如***级封装(SiP)安排。封装540可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装540的信息可诸如经由存储在计算机546处的组件库被分发给各产品设计者。计算机546可包括耦合至存储器550的处理器548，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器550处以处理经由用户接口544从计算机546的用户接收的PCB设计信息542。PCB设计信息542可包括封装半导体器件在电路板上的物理定位信息，该封装半导体器件对应于包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的封装540。
计算机546可被配置成转换PCB设计信息542以生成数据文件，诸如带有包括封装半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件552，其中该封装半导体器件对应于包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的封装540。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的格式。
GERBER文件552可在板组装过程554处被接收并且被用于创建PCB，诸如根据GERBER文件552内存储的设计信息来制造的代表性PCB556。例如，GERBER文件552可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB556可填充有电子组件(包括封装540)以形成代表性印刷电路组装件(PCA)658。
PCA558可在产品制造过程560处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备562和第二代表性电子设备564。作为解说性的非限定性示例，第一代表性电子设备562、第二代表性电子设备564或这两者可选自包括以下各项的组：其中集成了图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。作为另一解说的非限制性示例，电子设备562和564中的一者或多者可以是远程单元(诸如移动电话、手持式个人通信***(PCS)单元)、便携式数据单元(诸如个人数据助理、启用全球定位***(GPS)的设备、导航设备)、位置固定的数据单元(诸如仪表读数装备)、或存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图5解说了根据本公开的教义的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路***的有源集成电路***的任何设备中。
包括图1的电荷泵130或其组件、图1的压控振荡器140或其组件、图1的电压跟踪电路113、图1的PLL100或其组件、图2的第一电压跟踪电路212或其组件、图2的第二电压跟踪电路214或其组件、图2的电路200或其组件、图4的带有电压跟踪电路的电荷泵464或其组件、图4的压控振荡器466或其组件、或其任何组合的设备可被制造、加工、和纳入到电子设备中，如解说性过程500中所描述的。关于图1-4所公开的实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件512、GDSII文件526、以及GERBER文件552内，以及被存储在研究计算机506的存储器510、设计计算机514的存储器518、计算机546的存储器550、在各个阶段(诸如在板组装过程554处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模532、管芯536、封装540、PCA558、其他产品(诸如原型电路或设备(未示出))中、或其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程500可由单个实体或由执行过程500的各个阶段的一个或多个实体来执行。
本领域技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体***的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质。示例性存储介质耦合到处理器以使得该处理器能从该存储介质读取信息以及向该存储介质写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。
Claims (20)
1.一种电路，包括：
耦合至第一电流源且耦合至电容器的充电电流路径，所述充电电流路径包括所述第一电流源的漏节点；
耦合至第二电流源且耦合至所述电容器的放电电流路径，所述放电电流路径包括所述第二电流源的漏节点；
第一跟踪电路，其耦合至所述第一电流源的所述漏节点；以及
第二跟踪电路，其耦合至所述第二电流源的所述漏节点，
其中所述第一跟踪电路响应于调谐电压信号选择性地更改以稳定所述第一电流源的所述漏节点的电压电平，并且所述第二跟踪电路响应于所述调谐电压信号选择性地更改以稳定所述第二电流源的所述漏节点的电压电平。
2.如权利要求1所述的电路，其特征在于，稳定所述第一电流源的所述漏节点的电压电平包括使晶体管保持在饱和工作区中。
3.如权利要求1所述的电路，其特征在于，进一步包括响应于所述调谐电压的可控振荡器。
4.如权利要求3所述的电路，其特征在于，进一步包括被配置成生成所述调谐电压的电荷泵。
5.如权利要求1所述的电路，其特征在于，所述充电电流路径进一步包括第一晶体管且所述放电电流路径进一步包括第二晶体管，其中所述第一晶体管和所述第二晶体管具有基本相反的特性。
6.如权利要求5所述的电路，其特征在于，所述第一跟踪电路通过第三晶体管耦合至所述第一电流源的所述漏节点，其中所述第三晶体管和所述第一晶体管具有基本相似的特性。
7.如权利要求5所述的电路，其特征在于，所述第二跟踪电路通过第四晶体管耦合至所述第二电流源的所述漏节点，其中所述第四晶体管和所述第二晶体管具有基本相似的特性。
8.如权利要求1所述的电路，其特征在于，进一步包括其中集成了所述第一跟踪电路和所述第二跟踪电路的设备，所述设备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
9.一种电路，包括：
耦合至第一电流源且耦合至电容器的充电电流路径，所述充电电流路径包括所述第一电流源的漏节点；
耦合至第二电流源且耦合至所述电容器的放电电流路径，所述放电电流路径包括所述第二电流源的漏节点；以及
用于跟踪调谐电压以及用于稳定所述第一电流源的所述漏节点和所述第二电流源的所述漏节点的装置。
10.如权利要求9所述的电路，其特征在于，所述用于跟踪的装置包括：
第一跟踪电路，其耦合至所述第一电流源的所述漏节点；以及
第二跟踪电路，其耦合至所述第二电流源的所述漏节点，
其中所述第一跟踪电路响应于调谐电压信号选择性地更改以稳定所述第一电流源的所述漏节点的电压电平，并且所述第二跟踪电路响应于所述调谐电压信号选择性地更改以稳定所述第二电流源的所述漏节点的电压电平。
11.如权利要求10所述的电路，其特征在于，所述第一跟踪电路用所述调谐电压来均衡所述第一电流源的所述漏节点，并且所述第二跟踪电路用所述调谐电压来均衡所述第二电流源的所述漏节点。
12.如权利要求10所述的电路，其特征在于，当所述调谐电压接近电源电压的一半时，所述第一跟踪电路和所述第二跟踪电路关闭。
13.如权利要求9所述的电路，其特征在于，进一步包括响应于所述调谐电压的可控振荡器，其中所述充电电流路径还包括第一晶体管且所述放电电流路径还包括第二晶体管，并且其中所述第一晶体管和所述第二晶体管具有基本相反的特性。
14.如权利要求13所述的电路，其特征在于，所述第一跟踪电路通过第三晶体管耦合至所述第一电流源的所述漏节点，所述第二跟踪电路通过第四晶体管耦合至所述第二电流源的所述漏节点，其中所述第三晶体管和所述第一晶体管具有基本相似的特性，并且所述第四晶体管和所述第二晶体管具有基本相似的特性。
15.如权利要求13所述的电路，其特征在于，稳定所述第一电流源的所述漏节点和所述第二电流源的所述漏节点包括使所述第一晶体管和所述第二晶体管保持在饱和工作区中。
16.如权利要求9所述的电路，其特征在于，还包括其中集成了所述充电电流路径和所述放电电流路径的设备，所述设备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
17.一种方法，包括：
在第一电路处跟踪调谐电压，所述第一电路耦合至电荷泵的第一电源的第一漏节点；
在第二电路处跟踪所述调谐电压，所述第二电路耦合至所述电荷泵的第二电源的第二漏节点；以及
响应于所述调谐电压来稳定所述第一漏节点的第一电压和所述第二漏节点的第二电压。
18.如权利要求17所述的方法，其特征在于，稳定所述第一漏节点的第一电压包括使耦合至所述第一漏节点的所述第一电路的第一晶体管保持在饱和工作区中，并且其中稳定所述第二漏节点的第二电压包括使耦合至所述第二漏节点的所述第二电路的第二晶体管保持在饱和区中。
19.如权利要求17所述的方法，其特征在于，进一步包括当所述调谐电压信号接近所述第一电源的电源电压信号的一半时不跟踪所述调谐电压信号。
20.如权利要求17所述的方法，其特征在于，所述第一电路和所述第二电路被集成到设备中，所述设备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/293,731 | 2011-11-10 | ||
| US13/293,731 US8581647B2 (en) | 2011-11-10 | 2011-11-10 | System and method of stabilizing charge pump node voltage levels |
| PCT/US2012/064723 WO2013071268A2 (en) | 2011-11-10 | 2012-11-12 | System and method of stabilizing charge pump node voltage levels |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103947117A true CN103947117A (zh) | 2014-07-23 |
| CN103947117B CN103947117B (zh) | 2016-11-30 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107534436A (zh) * | 2015-04-23 | 2018-01-02 | 赛灵思公司 | 用于在集成电路中实施充电/放电开关的电路和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363066A (en) * | 1993-06-16 | 1994-11-08 | At&T Global Information Solutions Company (Fka Ncr Corporation) | Fast CMOS charge pump circuit |
| US6278332B1 (en) * | 2000-02-15 | 2001-08-21 | Agere Systems Guardian Corp. | Charge pump for low-voltage, low-jitter phase locked loops |
| US20090115509A1 (en) * | 2007-11-05 | 2009-05-07 | Schweitzer Engineering Laboratories, Inc. | Systems and Methods for Isolating an Analog Signal |
| CN101453213A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 电荷泵锁相环阻尼因子补偿电路 |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363066A (en) * | 1993-06-16 | 1994-11-08 | At&T Global Information Solutions Company (Fka Ncr Corporation) | Fast CMOS charge pump circuit |
| US6278332B1 (en) * | 2000-02-15 | 2001-08-21 | Agere Systems Guardian Corp. | Charge pump for low-voltage, low-jitter phase locked loops |
| US20090115509A1 (en) * | 2007-11-05 | 2009-05-07 | Schweitzer Engineering Laboratories, Inc. | Systems and Methods for Isolating an Analog Signal |
| CN101453213A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 电荷泵锁相环阻尼因子补偿电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107534436A (zh) * | 2015-04-23 | 2018-01-02 | 赛灵思公司 | 用于在集成电路中实施充电/放电开关的电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013071268A2 (en) | 2013-05-16 |
| WO2013071268A3 (en) | 2013-09-26 |
| KR20140099900A (ko) | 2014-08-13 |
| IN2014CN02947A (zh) | 2015-07-03 |
| EP2777157B1 (en) | 2023-03-08 |
| US20130120040A1 (en) | 2013-05-16 |
| EP2777157A2 (en) | 2014-09-17 |
| US8581647B2 (en) | 2013-11-12 |
| JP2014533488A (ja) | 2014-12-11 |
| JP5951786B2 (ja) | 2016-07-13 |
| JP2016201806A (ja) | 2016-12-01 |
| KR101620391B1 (ko) | 2016-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8581647B2 (en) | System and method of stabilizing charge pump node voltage levels | |
| US9401677B2 (en) | Split transformer based digitally controlled oscillator and DC-coupled buffer circuit therefor | |
| EP2286314B1 (en) | Clock gating system and method | |
| US8493134B2 (en) | Method and apparatus to provide a clock signal to a charge pump | |
| CN104584431A (zh) | 调整时钟信号的***和方法 | |
| US8405426B2 (en) | Method and apparatus to serialize parallel data input values | |
| US9154077B2 (en) | Compact high frequency divider | |
| CN102016749B (zh) | 时钟门控***和方法 | |
| US9601607B2 (en) | Dual mode transistor | |
| US8638173B2 (en) | System and method of calibrating a phase-locked loop while maintaining lock | |
| US20120068774A1 (en) | Amplitude Control for Oscillator | |
| US8581667B2 (en) | Tuning voltage range extension circuit and method | |
| US20190181843A1 (en) | Divider - low power latch | |
| Khan et al. | A Low Power and Low Noise Voltage-Controlled Oscillator in 28-nm FDSOI Technology for Wireless Communication Applications | |
| CN103947117B (zh) | 稳定电荷泵节点电压电平的***和方法 | |
| CN103812503A (zh) | 一种差分延迟单元电路及环形振荡器 | |
| US20200119690A1 (en) | Electronic circuit performing push-pull operation and oscillator including the same | |
| WO2015094470A1 (en) | Apparatus for reducing periodic jitter in a ring oscillator | |
| CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 | |
| JP2008199673A (ja) | 半導体集積回路装置 | |
| JP2006166469A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |