CN104201880B - 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 - Google Patents
用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 Download PDFInfo
- Publication number
- CN104201880B CN104201880B CN201410334624.7A CN201410334624A CN104201880B CN 104201880 B CN104201880 B CN 104201880B CN 201410334624 A CN201410334624 A CN 201410334624A CN 104201880 B CN104201880 B CN 104201880B
- Authority
- CN
- China
- Prior art keywords
- grid
- circuit
- charge pump
- drain electrode
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000009123 feedback regulation Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 230000000295 complement effect Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000007599 discharging Methods 0.000 abstract description 24
- 238000004088 simulation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001550 time effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路。该电荷泵电路包括：由PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3组成的电流镜；由PMOS器件P5、P6和传输门T1组成的充电电路；由NMOS器件N4、N5和传输门T2组成的放电电路；由PMOS器件P7、P8和NMOS器件N6、N7组成的反馈电路；以及由PMOS器件P9、NMOS器件N8和多晶硅电阻R1、R2组成的体偏置电路。通过传输门控制充放电电流管的栅极，在低电源电压下保证电荷泵的电压输出范围。通过高低两种不同阈值的MOS管进行反馈调节，保证了充放电电流的良好匹配。引入体偏置电路，降低了工艺角波动对电荷泵性能的影响。
Description
技术领域
本发明涉及集成电路设计领域，具体涉及一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路。
背景技术
作为现代无线通信***应用中最流行的一种频率合成器结构，锁相环(PLL)可以完成信号的调制和解调，时钟恢复，以及为混频器和无线接收器的载波恢复产生本振信号。而电荷泵锁相环(CP-PLL)更是因为其高速度、低噪声等特点，成为现今最普遍的一种锁相环电路。电荷泵(CP)电路在电荷泵锁相环中起着非常重要的作用，其主要功能是把来自鉴频鉴相器(PFD)的UP和DN脉冲数字信号，通过低通滤波器(LPF)转换为模拟的电压信号，该信号控制压控振荡器(VCO)的振荡频率。因此，电荷泵电路对整个锁相环环路的特性有着非常重要的影响。
对于电荷泵电路的设计来说，充放电电流的失配是其主要的设计挑战之一。 MOS管的各种非理想效应、电流源和电流镜非零的负载电压以及不同工艺角下充放电MOS管不同的特性变化都是能引起充放电电流失配的因素。为了消除PFD的死区效应，PFD引入了去死区的延时，这就导致电荷泵的充电支路和放电支路会存在同时开启的时候。所以当充放电电流不一致时，就会导致电荷泵的输出电压波动，从而引起VCO输出频率的抖动，产生相位噪声，并在输出频谱中生成参考杂散。
电荷泵锁相环另一个设计问题在于其输出信号的频带宽度需要达到一定的覆盖范围，这就要求电荷泵电路有足够的输出电压摆幅来控制VCO的输出频率。而随着微电子技术向纳米尺寸的发展，集成电路的设计要求也越来越向低电压（1.0V以内）、低功耗靠拢。
传统的电荷泵电路为了改善充放电电流的失配问题，通常采用级联结构增大电流源和电流镜负载端的输出电阻以改善电流匹配，在低电压工作下，这种结构产生的电压降会使得电荷泵不能提供足够的电压净空间来满足信号的摆幅要求。
另一种常见的处理电流失配的方法是用一个高增益的运放通过负反馈控制电荷泵输出节点以及上拉电路和下拉电路节点处的电压差，从而减小上拉电流和下拉电流的失配。然而，高增益运放电路其本身就有一定的设计复杂度，并且当工作电压很低时，这种嵌套在电荷泵电路中的运放可能自身就无法保证正常工作，所以进一步提高了整体的设计难度。
在传统的电荷泵电路中，通常用MOS管作为开关管控制电荷泵的充放电，它可以放在电流管的漏端、源端或者栅端。当放置在漏端或源端时，在低电压下会严重减小输出电压的摆幅，特别是在漏断，因直接与输出相连，其电荷注入、电荷分享效应会十分明显。而如果放置在栅端，电荷泵充放电的开启关断时间会因为电流管的栅电容而增加，且电荷泵的输出阻抗较小，容易受输出电压的影响，从而产生电流失配。
此外，当考虑到集成电路制造过程中工艺偏差的问题，传统电荷泵电路充电电流和放电电流的失配将会被再次放大。
综上所述，在低电压工作下，传统的电荷泵电路难以获得较宽的输出电压范围以及低失配的充放电电流。
发明内容
本发明提供了一种用于电荷泵锁相环中，在低工作电压下，能够抗工艺涨落的低电流失配电荷泵电路。
一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路，包括：电流镜、充电电路、放电电路、反馈电路以及体偏置电路；
所述的电流镜包括PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3；其中，P1的漏极接电流源并与其栅极相连，再与P2的栅极相连；P3的漏极与其栅极相连，再分别与P4的栅极、N1的漏极相连；N2的漏极与其栅极相连，再分别与N1的栅极、N3的栅极、P2的漏极相连；P1、P2、P3、P4的源极均与电源电压相连；N1、N2、N3的源极均与地相连；
所述的充电电路，包括：用作充电电流管的PMOS器件P5、用作充电受控晶体管的PMOS器件P6、以及用作充电控制开关的传输门T1；其中，P5的漏极与其栅极相连，再分别与P6的栅极、所述电流镜中N3的漏极相连；P6的漏极与电荷泵的输出节点相连；P5、P6的源极均与电源电压相连；传输门T1一端与电源电压相连，另一端与P5、P6的栅极相连，构成传输门T1的PMOS器件栅极由充电信号UP控制，T1中的NMOS器件栅极由充电信号UP的互补信号控制；充电信号UP是由鉴频鉴相器产生的脉冲信号；
所述的放电电路，包括：用作放电电流管的NMOS器件N4、用作放电受控晶体管的NMOS器件N5、以及用作放电控制开关的传输门T2；其中，N4的漏极与其栅极相连，再分别与N5的栅极、所述电流镜中P4的漏极相连；N5的漏极与电荷泵的输出节点相连；N4、N5的源极均与地相连；传输门T2一端与地相连，另一端与N4、N5的栅极相连，构成传输门T2的PMOS器件栅极由放电信号DN控制，T2中的NMOS器件栅极由放电信号DN的互补信号控制；放电信号DN是由鉴频鉴相器产生的脉冲信号；
所述的反馈电路，包括：用作充电电路反馈调节的PMOS器件P7、高阈值PMOS器件P8，以及用作放电电路反馈调节的NMOS器件N6、高阈值NMOS器件N7；其中，P7、P8的栅极均与电荷泵的输出节点相连，P7、P8的漏极均与所述充电电路中P6的栅极相连，P7、P8的源极均与电源电压相连；N6、N7的栅极均与电荷泵的输出节点相连，N6、N7的漏极均与所述放电电路中N5的栅极相连，N6、N7的源极均与地相连；
所述的体偏置电路，包括：PMOS器件P9、NMOS器件N8、以及电阻R1、R2；其中，P9的栅极与地相连，源极与电源相连，漏极与R1的一端相连，R1的另一端与地相连；将P9的漏极与R1的一端相连的线网(net)命名为PBB，并分别与P5、P6、P7、P8的体端相连；N8的栅极与电源相连，源极与地相连，漏极与R2的一端相连，R2的另一端与电源相连；将N8的漏极与R2的一端相连的线网(net)命名为NBB，并分别与N4、N5、N6、N7的体端相连。
所述的PMOS器件P1、P2、P3、P4、P5、P6、P7、P8、P9和NMOS器件N1、N2、N3、N4、N5、N6、N7、N8均为具有源极、漏极、栅极以及体端的四端口结构；其中，P1、P2、P3、P4、P9的体端均接电源电压；N1、N2、N3、N8的体端均接地；P5、P6、P7、P8的体端接所述的体偏置电路中的PBB; N4、N5、N6、N7的体端接所述的体偏置电路中的NBB。
所述的PMOS器件P8和NMOS器件N7为经过阈值调整工艺形成的高阈值管；其他所述的PMOS器件和NMOS器件均采用普通阈值的晶体管，或者在工作电压非常低时，均采用经过阈值调整工艺形成的低阈值管。
所述的 PMOS器件P1、P2、P3、P4、P5、P6、P7、P8、P9和NMOS器件N1、N2、N3、N4、N5、N6、N7、N8均为金属氧化物半导体MOS晶体管。
所述的电阻R1、R2为两端口多晶硅电阻。
与现有技术相比，本发明具有如下有益的技术效果：
将电荷泵充放电的控制信号控制电流管的栅极，以提供足够多的电压净空间，使得电荷泵电路能够在低电压下获得基本达到轨到轨的电压输出范围，从而能够更好的满足锁相环的输出频带宽度要求。以传输门代替单个MOS管作为控制开关，可以有效减小充放电电流管的栅电容对开启关断时间的影响，避免过长的开启关断时间引起的电流失配。通过低阈值和高阈值两种类型的晶体管分别对充电电路和放电电路进行反馈调节，准确控制在整个电荷泵输出电压范围内的充放电电流的大小以实现良好匹配。同时，引入体偏置电路，通过控制充放电电流管和反馈管的体端电压，降低工艺波动对电荷泵充放电电流匹配性的影响，还减小了工艺偏差对充放电电流值本身大小的影响。
本发明的电荷泵电路能够在0.8V低工作电压下，电荷泵输出电压在20mV~780mV范围内实现充电电流和放电电流的良好匹配。同时，通过合理调节各个电路器件的参数，在更低的工作电压下（甚至降至0.5V），其工作原理仍然不会受到影响，同样可以在基本实现轨到轨输出电压的同时保证充放电电流的良好匹配。
附图说明
图1是基本电荷泵电路的电路结构示意图。
图2是本发明中电荷泵电路的电路结构示意图。
图3是本发明中电荷泵电路的Spectre模拟仿真结果示意图。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。
如图1所示的基本电荷泵电路的电路结构，通过开关控制充放电电流的通断，从而实现对电荷泵的负载（环路滤波器）进行充放电，负载电容上的电压即电荷泵的输出电压，作为压控振荡器的频率控制信号。按照此基本电荷泵电路可以通过不同的实现方式进行具体设计，开关管可以放在电流管的源极、漏极或者栅极，可以加入其他的辅助电路，不同的实现方式所得到的电荷泵电路的性能也会存在差异。
如图2所示的本发明中用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路包括多个晶体管和两个电阻。晶体管采用的是MOS晶体管，包括：n沟道MOS晶体管(NMOS)和p沟道MOS晶体管(PMOS)；电阻采用的是多晶硅电阻。
用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路，包括：电流镜、充电电路、放电电路、反馈电路和体偏置电路，其中，
所述的电流镜由PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3组成；其中，P1的漏极接电流源并与其栅极相连，再与P2的栅极相连；P3的漏极与其栅极相连，再与P4的栅极、N1的漏极相连；N2的漏极与其栅极相连，再与N1的栅极、N3的栅极、P2的漏极相连；P1、P2、P3、P4的源极均与电源电压相连；N1、N2、N3的源极均与地相连。
所述的充电电路，用于提供充电电流给电荷泵的输出负载（即环路滤波器的电容）充电以提高电荷泵的输出端电压，包括：用作充电电流管的PMOS器件P5、用作充电受控晶体管的PMOS器件P6、以及用作充电控制开关的传输门T1。
其中，P5的漏极与其栅极相连，再与P6的栅极、所述电流镜中N3的漏极相连；P6的漏极与电荷泵的输出节点相连；P5、P6的源极均与电源电压相连；传输门T1一端与电源电压相连，另一端与P5、P6的栅极相连，构成传输门T1的PMOS器件栅极由充电信号UP控制，T1中的NMOS器件栅极由充电信号的互补信号UP控制；充电信号UP是由鉴频鉴相器产生的脉冲信号。
可见，充电受控晶体管P6实现了对电荷泵输出节点的充电，将输出电压上拉最高至电源电压，同时通过开启和关断控制开关T1，可以控制P6是否进行充电。当T1关断时，P6对电荷泵的输出节点充电；当T1导通时，P5和P6的栅端被上拉至电源电压，充电停止。
所述的放电电路，用于实现对电荷泵的输出负载（即环路滤波器的电容）进行放电从而降低电荷泵的输出端电压，包括：用作放电电流管的NMOS器件N4、用作放电受控晶体管的NMOS器件N5、以及用作放电控制开关的传输门T2。
其中，N4的漏极与其栅极相连，再与N5的栅极、所述电流镜中P4的漏极相连；N5的漏极与电荷泵的输出节点相连；N4、N5的源极均与地相连；传输门T2一端与地相连，另一端与N4、N5的栅极相连，构成传输门T2的PMOS器件栅极由放电信号DN控制，T2中的NMOS器件栅极由放电信号的互补信号DN控制；放电信号DN是由鉴频鉴相器产生的脉冲信号。
可见，放电受控晶体管N5实现了对电荷泵输出节点的放电，将输出电压下拉最低至地电压，同时通过开启和关断控制开关T2，可以控制N5是否进行放电。当T2关断时，N5对电荷泵的输出节点放电；当T2导通时，N4和N5的栅端被下拉至地电压，放电停止。
所述的反馈电路，用于检测电荷泵输出端的电压，并通过反馈来控制所述充放电电路中充放电电流管的栅极电压，从而抑制充放电电流因电荷泵输出端电压的变化引起的失配。包括：用作充电电路反馈调节的PMOS器件P7、高阈值PMOS器件P8，以及用作放电电路反馈调节的NMOS器件N6、高阈值NMOS器件N7。
其中，P7、P8的栅极均与电荷泵的输出节点相连，P7、P8的漏极均与所述充电电路中P6的栅极相连，P7、P8的源极均与电源电压相连；N6、N7的栅极均与电荷泵的输出节点相连，N6、N7的漏极均与所述放电电路中N5的栅极相连，N6、N7的源极均与地相连。P8和N7为通过阈值调整形成的高阈值晶体管分别配合P7和N6，可以更加准确地调节所述的充放电电路，从而使充放电电流在电荷泵输出电压范围内都能保持匹配。
所述的体偏置电路，用于控制所述充放电电路中P5、P6、N4、N5以及所述反馈电路中P7、P8、N6、N7的体端电压，从而降低工艺角波动对充放电电流匹配度的影响。包括：PMOS器件P9、NMOS器件N8、以及多晶硅电阻R1、R2。
其中，P9的栅极与地相连，源极与电源相连，漏极与R1的一端相连，R1的另一端与地相连；将P9的漏极与R1的一端相连的线网(net)命名为PBB，并分别与P5、P6、P7、P8的体端相连；N8的栅极与电源相连，源极与地相连，漏极与R2的一端相连，R2的另一端与电源相连；将N8的漏极与R2的一端相连的线网(net)命名为NBB，并分别与N4、N5、N6、N7的体端相连。体偏置电路通过控制晶体管的体端电压调节管子的阈值，从而降低工艺角波动的影响。
本发明中电荷泵电路的工作原理如下：
当充电信号UP为高，放电信号DN为低时，传输门T1关断，T2导通，P6正常导通，进行充电，N5栅极被拉到地处于关断状态，放电路径截断，此时输出节点电压升高；当充电信号UP为低，放电信号DN为高时，传输门T1导通，T2关断，P6栅极被拉到电源电压处于关断状态，充电路径截断，N5正常导通，进行放电，此时输出节点电压降低；当充电信号UP为低，放电信号DN为低时，传输门T1导通，T2导通，P6栅极被拉到电源电压处于关断状态，充电路径截断，N5栅极被拉到地处于关断状态，放电路径截断，此时输出节点电压保持不变；当充电信号UP为高，放电信号DN为高时，传输门T1关断，T2关断，P6正常导通，进行充电，N5正常导通，进行放电，此时需要充电电流和放电电流具有良好的匹配度，这样才能保证输出节点电压保持不变。
当电荷泵的输出逐渐接近电源电压时，N6、N7逐渐导通，N5的栅极电压逐渐被下拉至低电平，从而使放电电流Idn减小，以匹配此时较小的充电电流；当电荷泵的输出逐渐接近零电平时，P7、P8逐渐导通，P6的栅极电压逐渐被上拉至高电平，从而使充电电流Iup减小，以匹配此时较小的放电电流。所述的电流镜采用两级结构，从而有效隔离所述反馈电路的反馈电压，防止其直接对电流源的输出电流造成影响。
所述的体偏置电路中，P9和R1的连接处PBB分别连接P5、P6、P7、P8的体端，N8和R2的连接处NBB分别连接N4、N5、N6、N7的体端。当工艺角为tt (typical-typical)时，通过合理设置体偏置电路中器件的参数，调节PBB和NBB处的电压值，从而保证充放电电流是良好匹配的。当工艺角为ss (slow-slow)时，MOS管的阈值电压绝对值相比于tt工艺角增大，跨导和源漏电流减小，而此时P9和N8的源漏电流同样减小，通过电阻R1、R2分别使体偏置电压PBB降低、NBB升高，对所有体端与体偏置电压相连的目标晶体管实施正向体偏置，减小管子的阈值电压绝对值，增大目标晶体管的源漏电流，从而实现负反馈调制。当工艺角为ff (fast-fast)时，体偏置电压PBB和NBB则分别对其目标晶体管实施反向体偏置，增大管子的阈值电压绝对值，减小目标晶体管的源漏电流，同样实现负反馈调制。因此，可以保证在不同的工艺角下，电荷泵的充放电电流能够尽可能地达到匹配。
上述MOS管的尺寸大小由Spectre模拟仿真确定，使得电荷泵的充电电流和放电电流在典型工艺角下达到良好匹配。本发明中用到的所有PMOS管和NMOS管均可采用普通的四端口结构，包括:源极(S)、漏极(D)、栅极(G)、体端(B)。其中，P8、N7为经过阈值调整的高阈值管，其他晶体管采用普通阈值或者低阈值管; P5、P6、P7、P8体端接体偏置电路中的PBB，N4、N5、N6、N7体端接体偏置电路中的NBB，其他所有PMOS管体端接电源、NMOS管体端接地。
图3所示为本发明电荷泵电路的Spectre模拟仿真结果，其中横坐标表示输出电压Vout，纵坐标表示充、放电电流(I)的大小，实线表示充电电流(Iup)的大小，虚线加小方格表示放电电流(Idn)的大小。三组仿真结果分别表示SS，TT，FF三个工艺角下的充放电电流大小。当工作电压为0.8V时，在20mV~780mV输出电压幅度范围内，充电电流和放电电流在典型工艺角下具有很好的匹配度。即使工艺角偏到了SS或者FF情况下，充放电电流依然保持良好的匹配。在典型工艺角下，最大充放电电流为125uA。
Claims (5)
1.一种用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路，包括：电流镜、充电电路、放电电路、反馈电路以及体偏置电路，其特征在于：
所述的电流镜包括PMOS器件P1、P2、P3、P4和NMOS器件N1、N2、N3；其中，P1的漏极接电流源并与其栅极相连，再与P2的栅极相连；P3的漏极与其栅极相连，再分别与P4的栅极、N1的漏极相连；N2的漏极与其栅极相连，再分别与N1的栅极、N3的栅极、P2的漏极相连；P1、P2、P3、P4的源极均与电源电压相连；N1、N2、N3的源极均与地相连；
所述的充电电路，包括：用作充电电流管的PMOS器件P5、用作充电受控晶体管的PMOS器件P6、以及用作充电控制开关的传输门T1；其中，P5的漏极与其栅极相连，再分别与P6的栅极、所述电流镜中N3的漏极相连；P6的漏极与电荷泵的输出节点相连；P5、P6的源极均与电源电压相连；传输门T1一端与电源电压相连，另一端与P5、P6的栅极相连，构成传输门T1的PMOS器件栅极由充电信号UP控制，T1中的NMOS器件栅极由充电信号UP的互补信号控制；充电信号UP是由鉴频鉴相器产生的脉冲信号；
所述的放电电路，包括：用作放电电流管的NMOS器件N4、用作放电受控晶体管的NMOS器件N5、以及用作放电控制开关的传输门T2；其中，N4的漏极与其栅极相连，再分别与N5的栅极、所述电流镜中P4的漏极相连；N5的漏极与电荷泵的输出节点相连；N4、N5的源极均与地相连；传输门T2一端与地相连，另一端与N4、N5的栅极相连，构成传输门T2的PMOS器件栅极由放电信号DN控制，T2中的NMOS器件栅极由放电信号DN的互补信号控制；放电信号DN是由鉴频鉴相器产生的脉冲信号；
所述的反馈电路，包括：用作充电电路反馈调节的PMOS器件P7、高阈值PMOS器件P8，以及用作放电电路反馈调节的NMOS器件N6、高阈值NMOS器件N7；其中，P7、P8的栅极均与电荷泵的输出节点相连，P7、P8的漏极均与所述充电电路中P6的栅极相连，P7、P8的源极均与电源电压相连；N6、N7的栅极均与电荷泵的输出节点相连，N6、N7的漏极均与所述放电电路中N5的栅极相连，N6、N7的源极均与地相连；
所述的体偏置电路，包括：PMOS器件P9、NMOS器件N8、以及电阻R1、R2；其中，P9的栅极与地相连，源极与电源相连，漏极与R1的一端相连，R1的另一端与地相连；将P9的漏极与R1的一端相连的线网命名为PBB，并分别与P5、P6、P7、P8的体端相连；N8的栅极与电源相连，源极与地相连，漏极与R2的一端相连，R2的另一端与电源相连；将N8的漏极与R2的一端相连的线网命名为NBB，并分别与N4、N5、N6、N7的体端相连。
2.如权利要求1所述的电荷泵电路，其特征在于：所述的PMOS器件P1、P2、P3、P4、P5、P6、P7、P8、P9和NMOS器件N1、N2、N3、N4、N5、N6、N7、N8均为具有源极、漏极、栅极以及体端的四端口结构；其中，P1、P2、P3、P4、P9的体端均接电源电压；N1、N2、N3、N8的体端均接地；P5、P6、P7、P8的体端接所述的体偏置电路中的PBB; N4、N5、N6、N7的体端接所述的体偏置电路中的NBB。
3.如权利要求1所述的电荷泵电路，其特征在于：所述的PMOS器件P8和NMOS器件N7为经过阈值调整工艺形成的高阈值管；其他所述的PMOS器件和NMOS器件均采用普通阈值的晶体管，或者在工作电压非常低时，均采用经过阈值调整工艺形成的低阈值管。
4.如权利要求1所述的电荷泵电路，其特征在于：所述的 PMOS器件P1、P2、P3、P4、P5、P6、P7、P8、P9和NMOS器件N1、N2、N3、N4、N5、N6、N7、N8均为金属氧化物半导体MOS晶体管。
5.如权利要求1所述的电荷泵电路，其特征在于：所述的电阻R1、R2为两端口多晶硅电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410334624.7A CN104201880B (zh) | 2014-07-15 | 2014-07-15 | 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410334624.7A CN104201880B (zh) | 2014-07-15 | 2014-07-15 | 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201880A CN104201880A (zh) | 2014-12-10 |
| CN104201880B true CN104201880B (zh) | 2016-08-24 |
Family
ID=52087129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410334624.7A Active CN104201880B (zh) | 2014-07-15 | 2014-07-15 | 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201880B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106685415B (zh) * | 2017-02-07 | 2024-05-07 | 江西华讯方舟智能技术有限公司 | 电荷泵电路和锁相环 |
| CN108667456A (zh) * | 2017-03-28 | 2018-10-16 | 深圳市中兴微电子技术有限公司 | 一种电荷泵、基于电荷泵的处理方法及锁相环电路 |
| CN107896108B (zh) * | 2017-12-07 | 2020-11-17 | 西安电子科技大学 | 用于锁相环的电荷泵电路 |
| US10483845B2 (en) * | 2017-12-26 | 2019-11-19 | Mediatek Inc. | Charge pump having level-shifting mechanism |
| CN108712170B (zh) * | 2018-08-06 | 2024-01-26 | 桂林电子科技大学 | 应用于锁相环的宽动态范围低失配电荷泵电路 |
| WO2020215294A1 (zh) * | 2019-04-25 | 2020-10-29 | 华为技术有限公司 | 电荷泵、锁相环电路及时钟控制装置 |
| CN112202335B (zh) * | 2020-09-01 | 2021-11-12 | 深圳南云微电子有限公司 | 一种有源钳位反激变换器光耦反馈上拉电阻控制方法及电路 |
| CN114362513B (zh) * | 2022-01-12 | 2023-09-01 | 四川创安微电子有限公司 | 一种芯片内负升压电路及其充放电方法 |
| CN115424642B (zh) * | 2022-11-03 | 2023-01-31 | 成都市硅海武林科技有限公司 | 一种具有二级起泵的fpga电荷泵电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101056105A (zh) * | 2007-04-11 | 2007-10-17 | 威盛电子股份有限公司 | 复合式金属氧化物半导体电容以及锁相环 |
| CN102006063A (zh) * | 2009-09-02 | 2011-04-06 | 中国科学院微电子研究所 | 一种用于锁相环的自跟踪开关型电荷泵 |
| CN102185473A (zh) * | 2011-03-28 | 2011-09-14 | 复旦大学 | 一种低电流失配、低电流变化的电荷泵电路 |
-
2014
- 2014-07-15 CN CN201410334624.7A patent/CN104201880B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101056105A (zh) * | 2007-04-11 | 2007-10-17 | 威盛电子股份有限公司 | 复合式金属氧化物半导体电容以及锁相环 |
| CN102006063A (zh) * | 2009-09-02 | 2011-04-06 | 中国科学院微电子研究所 | 一种用于锁相环的自跟踪开关型电荷泵 |
| CN102185473A (zh) * | 2011-03-28 | 2011-09-14 | 复旦大学 | 一种低电流失配、低电流变化的电荷泵电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201880A (zh) | 2014-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201880B (zh) | 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路 | |
| US8330511B2 (en) | PLL charge pump with reduced coupling to bias nodes | |
| US7336114B2 (en) | High-speed latching technique and application to frequency dividers | |
| JP5139536B2 (ja) | 高速スイッチング低ノイズチャージポンプ | |
| CN100454755C (zh) | 环形电压控制振荡器以及延迟单元电路 | |
| CN101888178B (zh) | 用于锁相环中极低电压工作下降低电流失配的电荷泵电路 | |
| US20080191783A1 (en) | Symmetric charge pump replica bias detector | |
| US9197222B2 (en) | Method and apparatus of a resonant oscillator separately driving two independent functions | |
| US9543969B2 (en) | High-speed resistor-based charge pump for active loop filter-based phase-locked loops | |
| US8324939B2 (en) | Differential logic circuit, frequency divider, and frequency synthesizer | |
| US8581646B2 (en) | Charge pump circuit | |
| US8022740B2 (en) | Fast-response phase-locked loop charge-pump driven by low voltage input | |
| CN106506001A (zh) | 一种应用于pll的高性能vco电路 | |
| US6373342B1 (en) | Jitter reduction circuit | |
| US6885251B2 (en) | Low spurious charge pump | |
| US8081040B1 (en) | Method and apparatus for oscillating | |
| US6917192B1 (en) | Circuitry for reducing leakage currents in a transmission gate switch using very small MOSFET devices | |
| CN104617949A (zh) | 用于压控振荡器的电压电流转换器 | |
| US20070241823A1 (en) | Rail-to-rail input voltage-controlled oscillating device | |
| CN105827237A (zh) | 延时电路和压控振荡器 | |
| US7944257B2 (en) | Method and system of optimizing a control system using low voltage and high-speed switching | |
| CN105099441B (zh) | 电荷泵电路和锁相环电路 | |
| Sohn et al. | A CMOS charge pump circuit with short turn-on time for low-spur PLL synthesizers | |
| US20130169373A1 (en) | Method and Apparatus of Capacitively Coupling an Adjustable Capacitive Circuit in a VCO | |
| CN112311379A (zh) | 一种cml电平到cmos逻辑电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |