CN107395539A - 一种适用于jesd204b协议中的8b10b编码器设计方法 - Google Patents

一种适用于jesd204b协议中的8b10b编码器设计方法 Download PDF

Info

Publication number
CN107395539A
CN107395539A CN201710776254.6A CN201710776254A CN107395539A CN 107395539 A CN107395539 A CN 107395539A CN 201710776254 A CN201710776254 A CN 201710776254A CN 107395539 A CN107395539 A CN 107395539A
Authority
CN
China
Prior art keywords
polarity
coding
jesd204b
byte
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710776254.6A
Other languages
English (en)
Inventor
李斌
詹静糠
吴朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710776254.6A priority Critical patent/CN107395539A/zh
Publication of CN107395539A publication Critical patent/CN107395539A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提出了一种适用于JESD204B协议中的8B10B编码器设计方法，该方法采用查表法与组合逻辑法相结合的方式，将K字节和D字节分开编码，简化了编码表，减少了逻辑处理的层数，同时，由于编码错误只可能是无效K码的输入，因此，编码的错误检测位于K字节编码模块中，进一步减少了D字节编码模块逻辑处理的层数。本发明提供的适用于JESD204B协议中位于***数据链路层的8B10B编码器设计方法，相较于传统方法具有一定的改进性且完全符合JESD204B协议规范，可应用于基于JESD204B协议的高速串行接口的设计中。

Description

一种适用于JESD204B协议中的8B10B编码器设计方法
技术领域
本发明涉及一种8B10B编码器，具体涉及一种适用于JESD204B协议中的8B10B编码器设计方法。
背景技术
JESD204B协议采用了主流的Serdes接口技术，并规定Serdes接口采用8B10B的编解码方法来满足高速传输的要求。8B10B编码方案主要功能是将8bit数据编码成10bit数据，在发送数据时可以从1024个10B码组中挑选出0、1分布尽量平衡的码组来发送，以维持链路的直流平衡，避免了零点漂移；同时，保持发送序列中0和1的最大连续长度不超过5，有利于时钟的恢复。
与传统的8B10B编码不同，JESD204B接口协议中的8B10B编码具有以下特点：1、数据字符编码中包括D11.7，D13.7,D14.7,D17.7,D18.7,D20.76个特殊字节。2、8B10B编码只用了5种控制字符，分别为K28.0、K28.3、K28.4、K28.5、K28.7。
传统的8B10B编码实现方法包括直接查表法和纯逻辑实现法。直接查表法虽然实现方便，但资源消耗大，编解码电路的工作速度受到FPGA内部存储器读取时间的限制，同时增加了芯片的面积和功耗。纯逻辑实现法电路复杂，难度大，同时由于冒险、竞争和延时的存在，使输出数据抖动严重，限制了芯片的最高工作速度。
发明内容
为了解决上述问题，本发明提出了一种适用于JESD204B协议中位于***数据链路层的8B10B编码器的设计方法。
为实现上述目的，本发明采用如下技术方案之一实现。
一种适用于JESD204B协议中的8B10B编码器设计方法，其采用查表法与组合逻辑法相结合的方式来实现8B10B编码器；8B10B编码器包括K字节编码和D字节编码；将K字节编码和D字节编码分开，简化了编码表，减少了逻辑处理的层数。其中，K字节编码采用直接查表法实现；采用加入均衡信息来简化K字节编码表，并利用均衡信息和极性信息共同决定K字节编码结果是否需要翻转，同时确定K字节编码输出极性；编码错误只可能是由于无效K码的输入，因此编码的错误检测位于K字节编码模块中，进一步减少了D字节编码模块逻辑处理的层数。K字节编码表及其编码原理如表1、表2所示。
进一步地，D字节编码分为3B4B编码模块、5B6B编码模块和极性计算模块，采用串行结构，即先进行5B6B编码，再使用5B6B编码后的极性进行3B4B编码；其中，5B6B编码模块先在输入5个字符ABCDE后加I(I＝0)得到ABCDEI6位字符，然后再对这6位字符中的特定位根据设定的编码表所示规律进行必要的翻转，得到正确的编码结果。
进一步地，3B4B编码模块先在输入3个字符FGH后加J(J＝0)得到FGHJ4位字符，然后再对这4位字符中的特定位根据设定的编码表所示规律进行必要的翻转，得到正确的编码结果。
进一步地，极性计算模块包括5B6B编码过程中的极性计算和3B4B编码过程中的极性计算；其中，5B6B编码过程中的极性计算根据编码表3中编码的极性入口信息规律，再据编码结果是平衡码还是非平衡码来决定是否需要翻转极性；3B4B编码过程中的极性计算与5B6B编码过程中的类似；最后根据5B6B编码的极性结果和3B4B编码的极性结果共同决定最终的编码输出极性。
更进一步，K字节编码采用直接查表的方法实现。JESD204B协议只用到5个K码，分别为K28.0、K28.3、K28.4、K28.5、K28.7，且根据极性信息，其编码结果是按位取反的。本设计采用加入均衡信息来简化K字节编码表，并利用均衡信息和极性信息共同决定K字节编码结果是否需要翻转。编码错误只可能是由于无效K码的输入，因此编码的错误检测位于K字节编码模块中。
更进一步，5B6B编码模块先在ABCDE后加I(I＝0)得到ABCDEI6位字符，然后通过从高位到低位的顺序，根据编码表3所示规律，先强制其为1，再强制其为0，最后根据极性信息和输入5B字符，决定编码结果是否需要翻转。
更进一步，3B4B编码模块先在FGH后加J(J＝0)得到FGHJ4位字符，然后通过从高位到低位的顺序，根据编码表4所示规律，只需要强制其为1，最后根据5B6B输出极性和输入3B字符，决定编码结果是否需要翻转。这里需要注意Dx.P7与Dx.A7之间的替换，替换规律为：当5B6B输出极性为为正且编码后的e＝i＝0，或者当5B6B输出极性为为负且编码后的e＝i＝1。
与现有技术相比，本发明所达到的有益效果：本发明采用将K字节和D字节分开编码的方式，简化了编码表，减少了逻辑处理的层数，同时由于编码错误只可能是无效K码的输入，因此编码的错误检测位于K字节编码模块中，D字节编码模块只需进行编码而不用进行错误检测，进一步减少了D字节编码模块逻辑处理的层数。
附图说明
图1为8B10B编码器结构示意图。
图2为实例中8B与10B编码对应关系图。
具体实施方式
下面结合实施例及附图，对本发明的实施作进一步说明，但本发明的实施和保护不限于此，需指出的是，以下若有未特别详细说明之处如编码表中的符号等，均是本领域技术人员可参照现有技术实现和理解的。
本实例的适用于JESD204B协议中的8B10B编码器设计，本发明采用查表法与组合逻辑法相结合的方式来实现8B10B编码器，其中，将K字节和D字节分开编码，简化了码表，减少了逻辑处理的层数。编码器结构如图1所示。8B10B编码对应关系如图2所示。
如图1所示，为8B10B编码器结构，图中各符号可参照现有技术理解，8B10B编码器可分为K字节编码模块和D字节编码模块，其中D字节编码模块分为3B4B编码模块、5B6B编码模块和极性计算模块。
K字节编码采用直接查表法实现。采用加入均衡信息来简化K字节编码表，并利用均衡信息和极性信息共同决定K字节编码结果是否需要翻转，同时确定K字节编码输出极性。编码错误只可能是由于无效K码的输入，因此编码的错误检测位于K字节编码模块中，进一步减少了D字节编码模块逻辑处理的层数。K字节编码表及其编码原理如表1、表2所示。
表1K字节编码表
HGF EDCBA K_bal abcdei fghj(RD+)
K28.0 000 11100 1 110000 1011
K28.3 011 11100 0 110000 1100
K28.4 100 11100 1 110000 1101
K28.5 101 11100 0 110000 0101
K28.7 111 11100 1 110000 0111
表2K字节编码原理表
本发明的D字节编码模块分为3B4B编码模块、5B6B编码模块和极性计算模块，采用串行编码结构。其中，5B6B编码模块先在输入5个字符ABCDE后加I(I＝0)得到ABCDEI6位字符，然后通过从高位到低位的顺序，根据编码表3所示规律，先强制其为1，再强制其为0，最后根据极性信息和输入5B字符，决定编码结果是否需要翻转。强制为1的规律是：A-a：保持不变；B-b：符合L04类型的字符；C-c：符合L04类型的字符，或者符合L13类型且D＝E＝1的字符；D-d：保持不变；E-e：符合L13类型且E＝0的字符；I-i：符合L22类型且E＝0的字符，或者符合L04类型且E＝1的字符，或者符合L13类型且D＝0、E＝1的字符。强制为0的规律是：A-a：保持不变；B-b：符合L40类型的字符；C-c：保持不变；D-d：符合L40类型的字符；E-e：符合L13类型且D＝E＝1的字符；I-i：保持不变。其中，L04、L13、L22、L31、L40表示ABCD中1和0的个数，例如，L13表示ABCD中有1个1、3个0。
表3 5B6B编码表
表4 3B4B编码表
所述3B4B编码模块先在输入3个字符FGH后加J(J＝0)得到FGHJ4位字符，然后通过从高位到低位的顺序，根据编码表4所示规律，只需要强制其为1，最后根据5B6B编码输出极性和输入3B字符，决定编码结果是否需要翻转。强制为1的规律是：F-f：保持不变；G-g：F＝G＝H＝0；H-h：保持不变；J-j：F与J不同且H＝0。这里需要注意Dx.P7与Dx.A7之间的替换，替换规律为：当5B6B输出极性为正且编码后的e＝i＝0，或者当5B6B输出极性为负且编码后的e＝i＝1。
所述极性计算模块包括5B6B编码过程中的极性计算和3B4B编码过程中的极性计算。其中，5B6B编码过程中的极性计算根据编码表3中编码的极性入口信息规律，再据编码结果是平衡码还是非平衡码来决定是否需要翻转极性。极性入口为正的规律是：1、既不符合L22类型，也不符合L31类型，且E＝0的字符。2、符合L13类型且D＝E＝0的字符。极性入口为负的规律是：既不符合L22类型，也不符合L13类型，且E＝1的字符。
所述3B4B编码过程中的极性计算参照5B6B编码过程，极性入口为正的规律是：F＝G＝0，极性入口为负的规律是：F＝G＝H＝1。最后根据5B6B编码的极性结果和3B4B编码的极性结果共同决定最终的编码输出极性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (4)

1.一种适用于JESD204B协议中的8B10B编码器设计方法，其特征在于：采用查表法与组合逻辑法相结合的方式来实现8B10B编码器；8B10B编码器包括K字节编码和D字节编码；将K字节编码和D字节编码分开，其中，K字节编码采用直接查表法实现；采用加入均衡信息来简化K字节编码表，并利用均衡信息和极性信息共同决定K字节编码结果是否需要翻转，同时确定K字节编码输出极性；编码的错误检测位于K字节编码模块中。
2.根据权利要求1所述的一种适用于JESD204B协议中的8B10B编码器设计方法，其特征在于：D字节编码分为3B4B编码模块、5B6B编码模块和极性计算模块，采用串行结构，即先进行5B6B编码，再使用5B6B编码后的极性进行3B4B编码；其中，5B6B编码模块先在输入5个字符ABCDE后加I得到ABCDEI6位字符，然后再对这6位字符中的特定位根据设定的编码表所示规律进行必要的翻转，得到正确的编码结果。
3.根据权利要求2所述的一种适用于JESD204B协议中的8B10B编码器设计方法，其特征在于：3B4B编码模块先在输入3个字符FGH后加J得到FGHJ4位字符，然后再对这4位字符中的特定位根据设定的编码表所示规律进行必要的翻转，得到正确的编码结果。
4.根据权利要求2所述的一种适用于JESD204B协议中的8B10B编码器设计方法，其特征在于：极性计算模块包括5B6B编码过程中的极性计算和3B4B编码过程中的极性计算；其中，5B6B编码过程中的极性计算根据编码表中编码的极性入口信息规律，再据编码结果是平衡码还是非平衡码来决定是否需要翻转极性；3B4B编码过程中的极性计算参照与5B6B编码过程，最后根据5B6B编码的极性结果和3B4B编码的极性结果共同决定最终的编码输出极性。
CN201710776254.6A 2017-08-31 2017-08-31 一种适用于jesd204b协议中的8b10b编码器设计方法 Pending CN107395539A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710776254.6A CN107395539A (zh) 2017-08-31 2017-08-31 一种适用于jesd204b协议中的8b10b编码器设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710776254.6A CN107395539A (zh) 2017-08-31 2017-08-31 一种适用于jesd204b协议中的8b10b编码器设计方法

Publications (1)

Publication Number Publication Date
CN107395539A true CN107395539A (zh) 2017-11-24

Family

ID=60347304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710776254.6A Pending CN107395539A (zh) 2017-08-31 2017-08-31 一种适用于jesd204b协议中的8b10b编码器设计方法

Country Status (1)

Country Link
CN (1) CN107395539A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109165001A (zh) * 2018-08-24 2019-01-08 京东方科技集团股份有限公司 编码方法、装置及显示装置
CN109889306A (zh) * 2019-01-16 2019-06-14 中国航空工业集团公司洛阳电光设备研究所 一种用于高速光纤数字传输***的编码极性计算方法
CN109905199A (zh) * 2017-12-08 2019-06-18 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法
CN111030953A (zh) * 2019-12-04 2020-04-17 中科芯集成电路有限公司 一种低延时8b/10b编码的方法与装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183327A (zh) * 2006-11-15 2008-05-21 晶像股份有限公司 接口测试电路及方法
US20090060107A1 (en) * 2007-08-30 2009-03-05 Fischer Wilhelm C Data sampling circuit and method for clock and data recovery
CN101674089A (zh) * 2009-10-19 2010-03-17 中国科学院声学研究所 一种高速8b/10b编码器和解码器及其对错误输入的处理方法
CN106160912A (zh) * 2016-07-19 2016-11-23 华为技术有限公司 一种编码方法、相关设备及***
CN106254721A (zh) * 2015-06-10 2016-12-21 株式会社东芝 图像数据接收装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183327A (zh) * 2006-11-15 2008-05-21 晶像股份有限公司 接口测试电路及方法
US20090060107A1 (en) * 2007-08-30 2009-03-05 Fischer Wilhelm C Data sampling circuit and method for clock and data recovery
CN101674089A (zh) * 2009-10-19 2010-03-17 中国科学院声学研究所 一种高速8b/10b编码器和解码器及其对错误输入的处理方法
CN101674089B (zh) * 2009-10-19 2013-01-09 中国科学院声学研究所 一种高速8b/10b编码器和解码器及其对错误输入的处理方法
CN106254721A (zh) * 2015-06-10 2016-12-21 株式会社东芝 图像数据接收装置
CN106160912A (zh) * 2016-07-19 2016-11-23 华为技术有限公司 一种编码方法、相关设备及***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
秦蒙，王辉，秋云海，郭海涛: ""光纤通信中8B/10B 编码器的设计与实现"", 《电视技术》 *
霍兴华，姚亚峰，贾茜茜，刘建: ""JESD204B接口协议中的8B10B编码器设计"", 《电子器件》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109905199A (zh) * 2017-12-08 2019-06-18 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法
CN109165001A (zh) * 2018-08-24 2019-01-08 京东方科技集团股份有限公司 编码方法、装置及显示装置
CN109165001B (zh) * 2018-08-24 2020-07-10 京东方科技集团股份有限公司 编码方法、装置及显示装置
CN109889306A (zh) * 2019-01-16 2019-06-14 中国航空工业集团公司洛阳电光设备研究所 一种用于高速光纤数字传输***的编码极性计算方法
CN109889306B (zh) * 2019-01-16 2021-12-17 中国航空工业集团公司洛阳电光设备研究所 一种用于高速光纤数字传输***的编码极性计算方法
CN111030953A (zh) * 2019-12-04 2020-04-17 中科芯集成电路有限公司 一种低延时8b/10b编码的方法与装置
CN111030953B (zh) * 2019-12-04 2021-11-09 中国电子科技集团公司第五十八研究所 一种低延时8b/10b编码的方法与装置

Similar Documents

Publication Publication Date Title
CN107395539A (zh) 一种适用于jesd204b协议中的8b10b编码器设计方法
US4486739A (en) Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
CN101702639B (zh) 循环冗余校验的校验值计算方法及装置
KR20060129398A (ko) 로컬 패리티를 갖는 직류 평형된 6ｂ/8ｂ 송신 코드
CN104158624A (zh) 一种用于btm***的冗余二取二解码控制装置及解码方法
CN103312458B (zh) 混合编码方法
CN106788446A (zh) 一种新的8b/10b编码实现方法
CN101764617B (zh) 一种9b/10b码的编码方法
CN101228698B (zh) 4电平逻辑解码器以及解码4电平输入数据信号的方法
CN103138889A (zh) 高速8b/10b编码装置及编码器
CN105760329A (zh) 一种减少总线耦合翻转的编解码装置
CN102487307B (zh) 一种用于fc协议的eof极性选择方法
CN109905199B (zh) 一种非对称k码编解码的串行通信数据极性恢复方法
CN106533613A (zh) 新型高速8b/10b编码电路技术
CN105049057B (zh) 一种面向128位并行输入的crc‑32校验电路
CN101540656B (zh) 用于ctcs点式应答器的解码装置和解码方法
CN109889306A (zh) 一种用于高速光纤数字传输***的编码极性计算方法
CN109857693B (zh) 一种自适应串行时钟序列检测装置及方法
CN114598579A (zh) 一种适用于低通和带通信道的9b/10b编解码方法
CN111030953B (zh) 一种低延时8b/10b编码的方法与装置
CN108566210A (zh) 兼容IEEE802．11n标准的LDPC编码***及方法、LDPC编码器
CN110336644B (zh) 一种高维调制下的分层编码方法
Suma et al. 16B/20B CODEC Development and its ASIC Implementation
CN105471551A (zh) 一种基于数字电路的sof、crc及eof错误注入方法
CN116938254A (zh) 一种新型8b10b编码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124