CN111030953B - 一种低延时8b/10b编码的方法与装置 - Google Patents

一种低延时8b/10b编码的方法与装置 Download PDF

Info

Publication number
CN111030953B
CN111030953B CN201911227654.7A CN201911227654A CN111030953B CN 111030953 B CN111030953 B CN 111030953B CN 201911227654 A CN201911227654 A CN 201911227654A CN 111030953 B CN111030953 B CN 111030953B
Authority
CN
China
Prior art keywords
data
coding
polarity
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911227654.7A
Other languages
English (en)
Other versions
CN111030953A (zh
Inventor
万书芹
王俊杰
季惠才
王栋
于宗光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201911227654.7A priority Critical patent/CN111030953B/zh
Publication of CN111030953A publication Critical patent/CN111030953A/zh
Application granted granted Critical
Publication of CN111030953B publication Critical patent/CN111030953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种低延时8B/10B编码的方法与装置，对传统的四通道8B/10B编码器进行改进，根据8B/10B编码表的因果关系导出了极性产生方法，在编码器中加入极性产生部分，省去了传统多通道编码器内部通道间的大量等待时间，提升了并行编码的效率，在提高了数据传输速率的同时，降低了编码输出延时。本发明可简单地推广至任意通道的低延时8B/10B编码器。

Description

一种低延时8B/10B编码的方法与装置
技术领域
本发明属于，具体涉及一种低延时8B/10B编码的方法与装置。
背景技术
8B数据有28共128种情况，其中包括了连续的‘0’或‘1’、‘0’多‘1’少，‘1’少‘0’多等情况，造成了直流不平衡、电磁干扰、时钟恢复困难等问题。为解决上述问题，IBM公司的Albert X.Widmer和Peter A.Franaszek两位工程师提出了8B/10B的编解码方式，将8B数据编码成数量相当且至少发生3次跳变的10B数据用于数据传输。8B数据包含控制字符Kx.y与数据字符Dx.y两类，8B数据由高位到低位依次为HGFEDCBA，编码后的10B数据由高位到低位依次为abcdeifghj，使用RD(Running Disparity，极性偏差值)来体现数据流中‘0’和‘1’的平衡程度，10B数据的平衡程度有三种，为-2(6个‘0’与4个‘1’)、+2(4个‘0’与6个‘1’)和0(‘0’与‘1’各5个)，分别对应了RD-、RD+和平衡，当数据平衡时，保持前一个数据的RD不变。
当8B/10B进行3B/4B、5B/6B分别编码时，取前一个10B的RD值输出作为当前8B中5B编码的RD输入，再根据当前5B编码的RD输出作为3B编码的RD输入。例如前一个10B编码结果为0101011110(RD+)，当前8B为00110000，而根据编码规则，当前5B/6B编码RD输入为+，5B编码后为100100(RD-)，3B/4B编码的RD输入为-，3B编码后为1001(保持RD-)，编码后的10B为1001001001。可见，8B/10B编码保证了数据通信中‘1’和‘0’数量相对平衡。
图1为基于逻辑运算法的传统四通道8B/10B并行编码单元工作流程。假设10B数据的目标传输速率为10Gbps，当编码单元仅用单路编码单元时，编码单元电路的工作频率为1GHz；当编码单元采用四通道编码单元并行编码时，每个时钟周期输入4字节8B数据，经过若干个时钟周期后编码单元输出4字节10B数据，四通道编码单元电路的工作频率仅需250MHz。可见，与单路编码单元的编码单元相比，采用四通道编码单元的编码单元在相同工作频率下能够获得4倍的数据传输速率，在相同的数据传输速率下编码单元工作频率能够降低75％。
如编码单元采用四通道编码单元，由图1可知，其每路编码单元的极性输入来自于上一路编码单元的极性输出，使用组合逻辑法与查表法都依赖于5B/6B与3B/4B的极性信息，并需要经过多个延时较大的异或门，极性结果的产生的路径最深，因此要在整个编码流程最后产生。同理，四通道编码单元同时输入多路8B数据进行编码，而在下一通道的编码过程中，需要获得上一通道极性输出才可编码出正确的10B数据，这种依赖关系增加了四通道编码单元之间的耦合度，导致了在编码单元输入8B待编码数据后需要经过若干个时钟周期才能获得正确的10B编码输出结果，增大了编码输出延时，对并行效率产生了极大的影响。
可见，在设计四通道8B/10B编码单元时，须在提升数据传输速率和降低频率的同时，解决编码结果输出的延时问题。因此，亟需一种低延时8B/10B编码的方法与装置。
发明内容
为解决现有技术存在的缺陷，本发明提供一种低延时8B/10B编码的方法与装置。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明提供一种低延时8B/10B编码的方法，包括以下步骤：
S1、输入寄存器输入8B数据；
S2、对K码进行查错；
S3、根据输入8B数据的平衡性，产生输出极性，传递给下一通道；
S4、根据8B/10B编码规则，对5B数据中ABCD的“1”和“0”数量将其分类，并对5B数据进行预编码，即将5B和3B根据编码规则分别扩充成6B和4B；
S5、根据5B数据与极性输入产生5B/6B的极性信息标识，用于3B/4B编码的极性输入以及对预编码输出的6B数据进行取反校正，完成5B/6B编码；
S6、在3B/4B编码时，首先对8B数据的DEFGH进行判断，从而避免编码后10B数据abcdei fghj中的ei和fgh出现连续的“0”或“1”情况；然后将3B数据预编码成4B数据，并产生3B/4B的极性信息标识，用于对4B数据进行校正，待3B/4B编码完成后，即产生了编码后的10B数据；
S7、对初步编码的10B结果进行异或校正，从而完成了一次8B/10B编码。
作为本发明的一种优选技术方案，步骤S3中极性产生包括以下步骤：
S31、根据IBM公司的Albert X.Widmer和Peter A.Franaszek提出的8B/10B的编解码方式，对256个8B数据字符与12个8B控制字符进行编码，输入极性为+或者-，获得278个10B编码输出，即278组对应关系；
S32、统计278个10B输出结果中，每个结果里“0”“1”的数量；并统计出“0”“1”数量均为5个的结果，以及“0”“1”数量为4/6或6/4个的结果；
S33、将“0”“1”数量均为5的结果所对应的8B输入标为平衡输入，将“0”“1”数量为4/6或6/4的结果所对应的8B输入标为非平衡输入；
S34、将256个8B数据字符与12个8B控制字符根据平衡标志，合并为256对8B输入与平衡标志这对关系表；
S35、通过关系表，导出非平衡输入与平衡输入关系式，作为极性产生方法。
作为本发明的一种优选技术方案，极性产生中输入位宽为8B，极性产生中输出位宽为1b。
作为本发明的一种优选技术方案，步骤S2中当K码标识置位时，根据每路待编码数据的8个bit进行逻辑运算，判断是否为无效K码；当此8B为无效K码时，置位此通道的K_err输出。
作为本发明的一种优选技术方案，本发明还提供一种低延时8B/10B编码装置，包括输入寄存器、输出寄存器、以及至少一个通道的编码单元，输入寄存器的输出端与每个通道编码单元的输入端电连接，每个通道编码单元的输出端与输出寄存器的输入端电连接，编码单元用于在每个时钟周期输入寄存器读入8B数据、首路极性1b输入信息、K码标识4b，并在每个时钟周期输入寄存器输出10B数据、极性1b输出信息、K码查错标识。
本发明的有益效果是：本发明在每通道的编码单元中加入了极性产生模块，取代了传统四通道编码单元中依赖5B/6B与3B/4B编码以及在流程的最后才能完成极性输出计算这一繁琐的极性产生过程，使得编码单元能够在寄存器输入数据时就可进行当前通道极性输出的计算，降低了通道间极性信息传递与通道内编码流程的耦合度，缩短了下一编码通道获得正确极性输入的时间，从而降低了编码单元正确编码结果的输出延时。
附图说明
图1为传统四通道8B/10B编码器的工作流程图。
图2为本发明一种低延时8B/10B编码方法的工作流程图。
图3为本发明一种低延时8B/10B编码装置的结构图。
图4为本发明一种低延时8B/10B编码装置中编码单元内部工作原理图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图3所示，本发明提供一种低延时8B/10B编码装置，包括输入寄存器、输出寄存器、以及四通道的编码单元。输入寄存器的输出端与每个通道编码单元的输入端电连接，每个通道编码单元的输出端与输出寄存器的输入端电连接，编码单元用于在每个时钟周期输入寄存器读入8B数据、首路极性1b输入信息、K码标识4b，并在每个时钟周期输入寄存器输出10B数据、极性1b输出信息、K码查错标识。在输入四通道的待编码数据后，将4路数据分给4个通道，每个通道对应一个编码单元，编码单元的内部工作原理如图4所示。
对于任意给定的待编码8B数据，其输出极性是确定的，为保持极性输入不变或极性输入取反。根据此一一对应的关系，设计一种极性产生方法。为了减轻时钟信号的负担，本发明使用组合逻辑实现8B数据与输出极性对应关系的查找功能。
根据所有Dx.y(256种)与Kx.y(12种)的8B编码输入输出结果，如表1所示，统计10B数据中“0”“1”的数量，“0”“1”数量均为5个的情况共有141种，其极性输出为保持极性输入；若“0”“1”数量为4/6个或者6/4的情况共有127种，其极性输出为极性输入取反。观察12个8B控制字符编码结果与相同8B的数据字符编码结果可知，同一8B数据无论是控制字符或数据字符，其RD输出结果相同。因此268种8B输入数据可被简化成256种情况，换言之，只需统计256个数据字符的编码结果，其中包括了134种保持极性输出与122种极性取反输出的情况，分别导出其逻辑表达式，如表2与表3所示，在设计实际编码器时，只需使用平衡或非平衡情况的逻辑表达式其中一种。
如图2所示，本实施方式提供一种低延时8B/10B编码的方法，包括以下步骤：
S1、输入寄存器输入8B数据；
S2、对K码进行查错；
S3、根据输入8B数据的平衡性，产生输出极性，传递给下一通道；
S4、根据8B/10B编码规则，对5B数据中ABCD的“1”和“0”数量将其分类，并对5B数据进行预编码，即将5B和3B根据编码规则分别扩充成6B和4B；
S5、根据5B数据与极性输入产生5B/6B的极性信息标识，用于3B/4B编码的极性输入以及对预编码输出的6B数据进行取反校正，完成5B/6B编码；
S6、在3B/4B编码时，首先对8B数据的DEFGH进行判断，从而避免编码后10B数据abcdei fghj中的ei和fgh出现连续的“0”或“1”情况；然后将3B数据预编码成4B数据，并产生3B/4B的极性信息标识，用于对4B数据进行校正，待3B/4B编码完成后，即产生了编码后的10B数据；
S7、对初步编码的10B结果进行异或校正，从而完成了一次8B/10B编码。
根据8B/10B编码原理，对于任意给定的8B数据输入，其输出结果至多有2种，一种情况为当输入RD+与RD-时结果一致，输出结果的“0”“1”数量平衡，此8B/10B编码的极性输出为保持极性输入不变；另一种情况为当RD+与RD-时结果不同，两者的10B结果或其中4B(fghj)互补，或6B(abcdefi)互补，或10B(abcdefi fghj)互补，此情况下RD+与RD-的10B结果中“0”“1”数量不平衡，需要将输入极性取反作为输出极性，以实现数据流中的“0”“1”数量均衡。
其中，步骤S3中极性产生包括以下步骤：
S31、根据IBM公司的Albert X.Widmer和Peter A.Franaszek提出的8B/10B的编解码方式，对256个8B数据字符与12个8B控制字符进行编码，输入极性为+或者-，获得278个10B编码输出，即278组对应关系；
S32、统计278个10B输出结果中，每个结果里“0”“1”的数量；并统计出“0”“1”数量均为5个的结果，以及“0”“1”数量为4/6或6/4个的结果；
S33、将“0”“1”数量均为5的结果所对应的8B输入标为平衡输入，将“0”“1”数量为4/6或6/4的结果所对应的8B输入标为非平衡输入；
S34、将256个8B数据字符与12个8B控制字符根据平衡标志，合并为256对8B输入与平衡标志这对关系表；
S35、通过关系表，导出非平衡输入与平衡输入关系式，作为极性产生方法。
其中，极性产生中输入位宽为8B，极性产生中输出位宽为1b。仅需输入8B输入信号，共256种情况，无需获得输入极性、上一次的输出极性、数据类型为数据字符或控制字符信息。对输入多路8B信号，可扩展极性快速产生模块，从而实现多路8B同时产生极性，不依赖除8B数据外的其他数据输入。极性产生模块可只使用122种“非平衡输入”或134种“平衡输入”中的一种关系式，未记录的情况的平衡性与所记录的情况相反。从而简化了256种输入所对应的关系。
其中，步骤S2中当K码标识置位时，根据每路待编码数据的8个bit进行逻辑运算，判断是否为无效K码；当此8B为无效K码时，置位此通道的K_err输出。
下面对本发明的实施方式作具体说明：
在5B/6B的编码中，先根据5B数据中ABCD的“1”和“0”数量将其分类，再对5B数据进行预编码，并将5B和3B根据规则分别扩充成6B和4B。下式(1)-(5)为判断5B中ABCD中“1”和“0”的个数，“Lmn”代表了ABCD中有m个“1”与n个“0”，例如“L13”代表ABCD中有1个“1”与3个“0”；式(6)-(10)为5B预编码产生的6B结果“ao,bo,co,do,eo,io”，“K”为K码标识；式(12)-(15)为极性输出，其中pd5为当前5B按正极性进行5B/6B编码的标识，nd5为当前5B按负极性进行5B/6B编码的标识，nd6为5B编码输出极性为负的标识，pd6为5B编码输出极性为正的标识；
L22＝(A&B&！C&！D)|(C&D&！A&！B)|(！(A＝＝B)&！(C＝＝D)) (1)
L40＝A&B&C&D (2)
L04＝！A&！B&！C&！D (3)
L13＝(！(A＝＝B)&！C&！D)|(！(C＝＝D)&！A&！B) (4)
L31＝(！(A＝＝B)&C&D)|(！(C＝＝D)&A&B) (5)
ao＝A (6)
bo＝(B&！L40)|L04 (7)
co＝L04|C|(E&D&！C&！B&！A) (8)
do＝D&！(A&B&C) (9)
eo＝(E|L13)&！(E&D&！C&！B&！A) (10)
io＝(K&E&D&C&！B&！A)|E&！D&！C&！(A&B))|(E&L40)|(L22&！E)|(E&！D&C&！B&！A) (11)
pd5＝(E&D&！C&！B&！A)|(！E&！L22&！L31) (12)
nd5＝K|(E&！L22&！L13)|(！E&！D&C&B&A) (13)
nd6＝pd5 (14)
pd6＝K|(E&！L22&！L13) (15)
dispout6＝dispin^(nd6|pd6) (16)
xor6＝(pd5&！dispin)|(nd5&dispin) (17)
data_out[5:0]＝{(io^xor6),(eo^xor6),(do^xor6),(co^xor6),(bo^xor6),(ao^xor6)} (18)
在码组信息的基础上，5B数据根据输入的极性信息计算出极性输出后，控制6B数据以正极性/负极性进行编码，即式(18)对预编码输出的6B数据进行取反校正，以及指导3B/4B的极性产生，从而完成5B/6B编码。若5B数据编码后取RD+/RD-时结果一致无需调整，则称其为Z类码，同理，若编码后RD+/RD-对应的结果互为反码，则称其为P类码。
在3B数据预编码之前，为了避免编码后10B数据abcdeifghj中的ei和fgh出现连续的“0”或“1”情况，下式(19)实现了对8B的DEFGH进行逻辑判断，当满足Dx.7的六种情况时，特殊处理(x包括11,13,14,17,18,20)标识mod7置位；式(20)-(23)为3B的预编码，其中根据特殊处理标识mod7产生jo的结果。
mod7＝F&G&H&(K|(dispin？(！E&D&L31):(E&！D&L13))) (19)
fo＝F&！mod7 (20)
go＝G|(！F&！G&！H) (21)
ho＝H (22)
jo＝(！H&(G^F))|mod7 (23)
与5B/6B编码同理，根据3B输入，式(24)-(27)为3B/4B的极性信息标识，其中(24)、(25)的极性信息标识用于4B预编码数据校正标识的产生，(26)、(27)的极性信息标识用于4B极性输出标识的产生。
nd3＝F&G (24)
pd3＝(！F&！G)|(K&((F&！G)|(！F&G))) (25)
nd4＝(！F&！G) (26)
pd4＝F&G&H (27)
式(28)为产生计算预编码结果4B是否需要取反校正的标识，式(29)根据取反标识xor4对3B预编码结果进行校正与输出，从而完成一次8B/10B数据的编码。
xor4＝(pd3&！dispout6)|(nd3&dispout6) (28)
data_out[9:6]＝{(jo^xor4),(ho^xor4)(go^xor4),(fo^xor4)} (29)
为了防止错误的控制字符被编码输出后能被接收端识别，编码器应在错误控制字符输入时置为错误标识，故设计一个控制字符查错模块，在8B数据输入的时候即开始运行。通用8B/10B编码中的控制字符共有12个，分别为K23.7,K27.7,K29.7,K30.7与K28.0～K28.7，由此可获得无效K码的逻辑表达式，若8B输入数据为控制字符时不在上述12个之中，均为无效K码，此时K_err置位。
K_err＝K&(A|B|！C|！D|！E)&(！F|！G|！H|！E|((！A＝＝B&C&D)|(！C＝＝D&A&B)) (30)
将输入的8B数据，根据表3(或者表2)即非平衡(或平衡)逻辑表达式(式31)，来计算出输出极性是否需要取反(式32)，从而快速产生输出极性(式33)，在计算完成后，将当前的输出极性传递给下一路，作为下一路的输入极性。
D0.1＝！A&！B&！C&！D&！E&F&！G&！H
D0.2＝！A&！B&！C&！D&！E&！F&G&！H
…………
D28.1(K28.1)＝！A&！B&C&D&E&F&！G&！H
…………
D31.5＝A&B&C&D&E&F&！G&H
D31.6＝A&B&C&D&E&！F&G&H (31)
reverse_disp＝D0.1&D0.2&……&D28.1(K28.1)&……&D31.5&D31.6 (32)
disp_out＝reverse_disp？～disp_in；disp_in (33)
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
表1 256个数据字符与12个控制字符编码表
Figure BDA0002302683810000131
Figure BDA0002302683810000141
Figure BDA0002302683810000151
Figure BDA0002302683810000161
Figure BDA0002302683810000171
Figure BDA0002302683810000181
Figure BDA0002302683810000191
表2 122种非平衡输入情况表
Figure BDA0002302683810000192
Figure BDA0002302683810000201
Figure BDA0002302683810000211
Figure BDA0002302683810000221
表3 134种非平衡输入情况表
Figure BDA0002302683810000222
Figure BDA0002302683810000231
Figure BDA0002302683810000241
Figure BDA0002302683810000251

Claims (3)

1.一种低延时8B/10B编码的方法，其特征在于，包括以下步骤：
S1、输入寄存器输入8B数据、K码标识以及极性输入；
S2、对K码进行查错；
S3、根据输入8B数据的平衡性，产生输出极性，传递给下一通道；
S4、根据8B/10B编码规则，对5B数据中ABCD的“1”和“0”数量将其分类，并对5B数据进行预编码，即将5B和3B根据编码规则分别扩充成6B和4B；
S5、根据5B数据与极性输入产生5B/6B的极性信息标识，用于3B/4B编码的极性输入以及对预编码输出的6B数据进行取反校正，完成5B/6B编码；
S6、在3B/4B编码时，首先对8B数据的DEFGH进行判断，从而避免编码后10B数据abcdeifghj中的ei和fgh出现连续的“0”或“1”情况；然后将3B数据预编码成4B数据，并产生3B/4B的极性信息标识，用于对4B数据进行校正，待3B/4B编码完成后，即产生了编码后的10B数据；
S7、对初步编码的10B结果进行异或校正，从而完成了一次8B/10B编码；
步骤S3中极性产生包括以下步骤：
S31、根据IBM公司的Albert X.Widmer和Peter A.Franaszek提出的8B/10B的编解码方式，对256个8B数据字符与12个8B控制字符进行编码，输入极性为+或者-，获得278个10B编码输出，即278组对应关系；
S32、统计278个10B输出结果中，每个结果里“0”“1”的数量；并统计出“0”“1”数量均为5个的结果，以及“0”“1” 数量为4/6或6/4个的结果；
S33、将“0”“1”数量均为5的结果所对应的8B输入标为平衡输入，将 “0”“1”数量为4/6或6/4的结果所对应的8B输入标为非平衡输入；
S34、将256个8B数据字符与12个8B控制字符根据平衡标志，合并为256对8B输入与平衡标志这对关系表；
S35、通过关系表，导出非平衡输入与平衡输入关系式，作为极性产生方法。
2.根据权利要求1所述的低延时8B/10B编码的方法，其特征在于，极性产生中输入位宽为8b，极性产生中输出位宽为1b。
3.根据权利要求1所述的低延时8B/10B编码的方法，其特征在于，步骤S2中当K码标识置位时，根据每路待编码数据的8个bit进行逻辑运算，判断是否为无效K码；当此8B为无效K码时，置位此通道的K_err输出。
CN201911227654.7A 2019-12-04 2019-12-04 一种低延时8b/10b编码的方法与装置 Active CN111030953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911227654.7A CN111030953B (zh) 2019-12-04 2019-12-04 一种低延时8b/10b编码的方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911227654.7A CN111030953B (zh) 2019-12-04 2019-12-04 一种低延时8b/10b编码的方法与装置

Publications (2)

Publication Number Publication Date
CN111030953A CN111030953A (zh) 2020-04-17
CN111030953B true CN111030953B (zh) 2021-11-09

Family

ID=70207895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911227654.7A Active CN111030953B (zh) 2019-12-04 2019-12-04 一种低延时8b/10b编码的方法与装置

Country Status (1)

Country Link
CN (1) CN111030953B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529941A (zh) * 2001-05-08 2004-09-15 国际商业机器公司 用于高速应用的8b/10b编码和解码
CN103138889A (zh) * 2012-12-05 2013-06-05 无锡华大国奇科技有限公司 高速8b/10b编码装置及编码器
CN106788446A (zh) * 2016-11-25 2017-05-31 电子科技大学 一种新的8b/10b编码实现方法
CN107395539A (zh) * 2017-08-31 2017-11-24 华南理工大学 一种适用于jesd204b协议中的8b10b编码器设计方法
CN109905199A (zh) * 2017-12-08 2019-06-18 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911921B2 (en) * 2003-09-19 2005-06-28 International Business Machines Corporation 5B/6B-T, 3B/4B-T and partitioned 8B/10B-T and 10B/12B transmission codes, and their implementation for high operating rates
US8081705B2 (en) * 2008-06-27 2011-12-20 Crestron Electronics Inc. Digital video physical layer using a multi-level data code
CN101674089B (zh) * 2009-10-19 2013-01-09 中国科学院声学研究所 一种高速8b/10b编码器和解码器及其对错误输入的处理方法
JP6657690B2 (ja) * 2015-09-10 2020-03-04 富士ゼロックス株式会社 復号化装置、プログラム、及び情報伝送システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529941A (zh) * 2001-05-08 2004-09-15 国际商业机器公司 用于高速应用的8b/10b编码和解码
CN103138889A (zh) * 2012-12-05 2013-06-05 无锡华大国奇科技有限公司 高速8b/10b编码装置及编码器
CN106788446A (zh) * 2016-11-25 2017-05-31 电子科技大学 一种新的8b/10b编码实现方法
CN107395539A (zh) * 2017-08-31 2017-11-24 华南理工大学 一种适用于jesd204b协议中的8b10b编码器设计方法
CN109905199A (zh) * 2017-12-08 2019-06-18 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
一种8 Gsps模数转换器中的8B10B编码电路设计;张博等;《西安邮电大学学报》;20190910(第05期);全文 *
一种新的8B/10B编码器设计;舒志兴等;《微电子学与计算机》;20150905(第09期);全文 *
一种新的8B/10B编码电路设计;刘智等;《通信技术》;20090710(第07期);全文 *
一种雷达信号处理芯片的8B/10B编码电路设计;王颖等;《火控雷达技术》;20110925(第03期);全文 *

Also Published As

Publication number Publication date
CN111030953A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
Widmer et al. A DC-balanced, partitioned-block, 8B/10B transmission code
US4910750A (en) Data transmission system
US6198413B1 (en) Partitioned DC balanced (0,6) 16B/18B transmission code with error correction
EP0097763B1 (en) A method and apparatus for producing a dc balanced (0,4) run length limited rate 8b/10b code from an input data stream
US8581755B2 (en) Multiple word data bus inversion
US6333704B1 (en) Coding/decoding system of bit insertion/manipulation line code for high-speed optical transmission system
KR101354288B1 (ko) 통신 시스템에서 에러 검출 방법 및 장치
EP0725486B1 (en) Transmission code having local parity
KR20060129398A (ko) 로컬 패리티를 갖는 직류 평형된 6ｂ/8ｂ 송신 코드
CN103731239A (zh) 一种适用于向量处理器的通用crc并行计算部件及方法
CN107332570B (zh) 分段级联Hash序列的极化码编码方法
CN111030953B (zh) 一种低延时8b/10b编码的方法与装置
US7852242B2 (en) Increasing 8B/10B coding speed using a disparity look-ahead table
CN1323402C (zh) 将二进制序列可逆变换为比率为2/3(1,k)游程受限的编码序列
CN107395539A (zh) 一种适用于jesd204b协议中的8b10b编码器设计方法
EP1058432A2 (en) A low disparity coding method for digital data
CN105760329A (zh) 一种减少总线耦合翻转的编解码装置
CN103138889A (zh) 高速8b/10b编码装置及编码器
US6911921B2 (en) 5B/6B-T, 3B/4B-T and partitioned 8B/10B-T and 10B/12B transmission codes, and their implementation for high operating rates
EP4142229A1 (en) System and method for transition encoding with flexible word-size
CN113949388B (zh) 用于串行器/解串器***的编解码器与编解码方法
Sim Segmented group-inversion coding for parallel links
CN115004587A (zh) 用于数据传输的位反转
CN116938254A (zh) 一种新型8b10b编码方法
Dai et al. CRC-aided belief propagation with permutated graphs decoding of polar codes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200624

Address after: 214000 5 Hui He road, Binhu District, Wuxi, Jiangsu

Applicant after: The 58th Research Institute of China Electronics Technology Group Corp.

Address before: 214000 Liyuan Development Zone, Binhu District, Wuxi City, Jiangsu Province, 04-6 Block (100 Dicui Road), 9 buildings and 2 floors

Applicant before: ZHONGKEXIN INTEGRATED CIRCUIT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant