CN107731738A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107731738A
CN107731738A CN201610664299.XA CN201610664299A CN107731738A CN 107731738 A CN107731738 A CN 107731738A CN 201610664299 A CN201610664299 A CN 201610664299A CN 107731738 A CN107731738 A CN 107731738A
Authority
CN
China
Prior art keywords
layer
source
interlayer dielectric
dielectric layer
drain doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610664299.XA
Other languages
English (en)
Inventor
张城龙
王彦
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610664299.XA priority Critical patent/CN107731738A/zh
Publication of CN107731738A publication Critical patent/CN107731738A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供具有多个鳍部的基底；在多个鳍部上形成栅极结构，所述栅极结构横跨鳍部且覆盖所述鳍部部分顶部表面和侧壁表面；在栅极结构两侧的鳍部内形成源漏掺杂区；形成覆盖源漏掺杂区的刻蚀停止层；在刻蚀停止层上形成层间介质层；在相邻鳍部间的层间介质层上形成阻挡层，在垂直于鳍部延伸方向上，阻挡层位于相邻鳍部内的源漏掺杂区之间；以阻挡层为掩膜，对层间介质层进行第一刻蚀工艺，分别在相邻鳍部上方的层间介质层内形成通孔；去除阻挡层；通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层。本发明在第二刻蚀工艺之前去除阻挡层，避免第二刻蚀工艺产生的副产物与阻挡层反应而形成杂质。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体器件的尺寸不断缩小。其中，半导体工艺技术的发展主要包括高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化。但是当器件的特征尺寸进一步下降时，平面晶体管由于短沟道效应越发显著、制程变异、可靠性下降等问题，而面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。
在半导体制造工艺中，在衬底上形成半导体器件后，需要使用多个金属层将各半导体器件连接在一起以形成电路，金属层包括互连线和形成于接触孔内的接触孔插塞，接触孔内的接触孔插塞连接半导体器件，互连线将不同半导体器件上的接触孔插塞连接起来形成电路。例如：鳍式场效应晶体管上形成的接触孔包括位于栅极结构表面的接触孔，以及连接源漏掺杂区的接触孔。
但是，现有形成接触孔的工艺容易导致半导体器件的电学性能下降。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，优化半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底具有多个鳍部；在所述多个鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部表面和侧壁表面；在所述栅极结构两侧的鳍部内形成源漏掺杂区；形成覆盖所述源漏掺杂区的刻蚀停止层；在所述刻蚀停止层上形成层间介质层；在相邻所述鳍部之间的层间介质层上形成阻挡层；在垂直于所述鳍部延伸方向上，所述阻挡层位于相邻鳍部内的源漏掺杂区之间，其中位于所述阻挡层一侧的源漏掺杂区为第一源漏掺杂区，位于所述阻挡层另一侧的源漏掺杂区为第二源漏掺杂区；以所述阻挡层为掩膜，对所述层间介质层进行第一刻蚀工艺，分别在相邻所述鳍部上方的层间介质层内形成通孔，所述通孔分别露出所述第一源漏掺杂区和第二源漏掺杂区上方的刻蚀停止层；去除所述阻挡层；去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层，分别在相邻所述鳍部上方形成贯穿所述层间介质层和刻蚀停止层的接触孔，所述接触孔分别露出所述第一源漏掺杂区和第二源漏掺杂区；向所述接触孔中填充导电材料，分别形成与所述第一源漏掺杂区和第二源漏掺杂区相连的接触孔插塞。
可选的，所述阻挡层的材料为TiN、BN、Ti或CuN。
可选的，所述阻挡层的厚度为至
可选的，分别在相邻所述鳍部上方的层间介质层内形成通孔的步骤包括：在所述层间介质层和阻挡层上形成覆盖层；在所述覆盖层上形成掩膜材料层；在所述掩膜材料层上形成光刻胶层，所述光刻胶层内具有露出部分所述掩膜材料层的图形开口，在垂直于所述鳍部延伸方向上，所述图形开口露出位于所述第一源漏掺杂区和第二源漏掺杂区之间的掩膜材料层，还露出所述第一源漏掺杂区和第二源漏掺杂区上方的掩膜材料层；以所述光刻胶层为掩膜，沿所述图形开口刻蚀所述掩膜材料层，形成贯穿所述掩膜材料层的第一开口，且剩余的掩膜材料层作为所述掩膜层；在垂直于所述鳍部延伸方向上，所述第一开口露出位于所述第一源漏掺杂区和第二源漏掺杂区之间的覆盖层，还露出所述第一源漏掺杂区和第二源漏掺杂区上方的覆盖层；去除所述光刻胶层；以所述掩膜层为掩膜，沿所述第一开口刻蚀所述覆盖层，在所述覆盖层内形成贯穿所述覆盖层厚度的第二开口，所述第二开口暴露出所述阻挡层；以所述掩膜层为掩膜，沿所述第二开口对所述阻挡层两侧的层间介质层进行第一刻蚀工艺，分别在相邻所述鳍部上方的层间介质层内形成通孔，所述通孔分别露出所述第一源漏掺杂区和第二源漏掺杂区上方的刻蚀停止层；去除所述掩膜层和覆盖层。
可选的，采用等离子体干法刻蚀工艺对所述层间介质层进行第一刻蚀工艺。
可选的，所述等离子体干法刻蚀工艺的工艺参数包括：主刻蚀气体为CF4、CHF3或C2F6等氟基气体，刻蚀气体的气体流量为50sccm至1000sccm，压强为20mTorr至200mTorr。
可选的，所述刻蚀停止层的材料为氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
可选的，去除所述阻挡层的工艺为湿法刻蚀工艺。
可选的，所述阻挡层的材料为TiN，所述湿法刻蚀工艺所采用的刻蚀溶液为硫酸和双氧水的混合溶液，工艺温度为120℃至280℃，硫酸和双氧水的体积浓度比为2:1至8:1。
可选的，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，所述形成方法还包括：对所述通孔进行清洗处理。
可选的，所述清洗处理所采用的溶液为NH4OH、H2O2和H2O的混合溶液，工艺温度为10℃至40℃。
可选的，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，所述形成方法还包括：对所述通孔进行第一等离子体处理；分别在相邻所述鳍部上方形成贯穿所述层间介质层和刻蚀停止层的接触孔后，向所述接触孔中填充导电材料之前，所述形成方法还包括：对所述接触孔进行第二等离子体处理。
可选的，所述第一等离子体处理和第二等离子体处理为相同工艺的等离子体处理。
可选的，所述等离子体处理的工艺参数包括：向等离子体腔室中通入的反应气体为N2、O2或CO2，辅助气体为H2，反应气体的气体流量为10sccm至100sccm，辅助气体的气体流量为10sccm至20sccm，压强为5Torr至100Torr，功率为100W至500W，射频功率为2MHz至60MHz，时间为8s至60s。
可选的，所述栅极结构为伪栅结构；形成覆盖所述源漏掺杂区的刻蚀停止层后，在所述刻蚀停止层上形成层间介质层之前，所述形成方法还包括：在所述刻蚀停止层上形成底部层间介质层，所述底部层间介质层位于相邻所述栅极结构之间，且所述底部层间介质层的顶部与所述栅极结构的顶部齐平；去除所述栅极结构，在所述底部层间介质层内形成开口；在所述开口内形成金属栅极结构，所述金属栅极结构的顶部与所述底部层间介质层的顶部齐平；在所述刻蚀停止层上形成层间介质层的步骤中，所述层间介质层位于所述底部层间介质层和金属栅极结构的顶部上。
可选的，所述栅极结构为金属栅极结构；在所述刻蚀停止层上形成层间介质层的步骤中，所述层间介质层位于相邻所述栅极结构之间，所述层间介质层的顶部高于所述栅极结构的顶部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在对层间介质层进行第一刻蚀工艺后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，先去除阻挡层，因此可以避免所述第二刻蚀工艺产生的副产物与所述阻挡层反应而形成杂质的问题，从而可以提高所述接触孔的形成质量，进而提高了半导体器件的电学性能。
可选方案中，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层，形成露出所述第一源漏掺杂区和第二源漏掺杂区的接触孔，从而可以避免去除所述阻挡层的工艺对所述第一源漏掺杂区和第二源漏掺杂区造成损伤，进而可以提高半导体器件的电学性能。
可选方案中，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，所述形成方法还包括：对所述通孔进行清洗处理和第一等离子体处理。所述清洗处理和第一等离子体处理可以在去除所述阻挡层后，有效去除所述通孔内的杂质，为后续形成接触孔提供良好的工艺基础，从而提高所述接触孔的形成质量。
可选方案中，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层形成接触孔后，向所述接触孔中填充导电材料之前，所述形成方法还包括：对所述接触孔进行第二等离子体处理。所述第二等离子体处理可以在形成所述接触孔后，有效去除所述接触孔内的杂质，为后续形成接触孔插塞提供良好的工艺基础，从而提高所述接触孔插塞的形成质量。
附图说明
图1是一种半导体结构的俯视图；
图2至图21是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，现有形成接触孔的工艺，容易导致半导体器件的电学性能下降。结合接触孔的形成步骤分析其原因。
参考图1，示出了一种接触孔的形成方法对应的俯视图。目前主要采用以下方法形成所述接触孔：提供具有多个鳍部(图未示)的基底(图未示)；形成横跨所述鳍部且覆盖所述鳍部部分顶部表面和侧壁表面的栅极结构(图未示)；在所述栅极结构两侧的鳍部内形成源漏掺杂区(图未示)；形成覆盖所述源漏掺杂区的刻蚀停止层(图未示)；在所述刻蚀停止层上形成层间介质层200；在相邻所述鳍部之间的层间介质层200上形成图形化的阻挡层210，在垂直于所述鳍部延伸方向上(如图1中X方向)，所述阻挡层210位于相邻鳍部内的源漏掺杂区之间；以所述阻挡层210为掩膜，对所述层间介质层200进行第一刻蚀工艺，分别在相邻所述鳍部上方的层间介质层200内形成通孔(图未示)，所述通孔分别露出所述阻挡层210两侧源漏掺杂区上方的刻蚀停止层；对所述通孔底部的刻蚀停止层进行第二刻蚀工艺，分别在相邻所述鳍部上方形成贯穿所述层间介质层200和刻蚀停止层的接触孔220，所述接触孔220分别露出所述阻挡层210两侧的源漏掺杂区。
但是，所述第二刻蚀工艺形成的易挥发副产物容易与所述阻挡层210反应，形成难挥发的杂质，从而对所述接触孔220的形成质量造成不良影响，进而导致半导体器件的电学性能下降。
为了解决所述技术问题，本发明在对层间介质层进行第一刻蚀工艺后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，先去除阻挡层，因此可以避免所述第二刻蚀工艺产生的副产物与所述阻挡层反应而形成杂质的问题，从而可以提高所述接触孔的形成质量，进而提高了半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图21是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
结合参考图2和图3，图3是图2沿AA1割线的剖面图，提供基底，所述基底具有多个鳍部310。
所述基底为后续形成半导体结构提供工艺平台。
本实施例中，形成的半导体结构为鳍式场效应管；所述基底包括：衬底300、以及凸出于所述衬底300上的分立的鳍部310。
本实施例中，所述衬底300为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部310的材料与所述衬底300的材料相同。本实施例中，所述鳍部310的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
参考图4，图4是基于图3的结构示意图，在所述多个鳍部310上形成栅极结构320，所述栅极结构320横跨所述鳍部310且覆盖所述鳍部310部分顶部表面和侧壁表面。
本实施例中，所述栅极结构320为伪栅结构。
所述栅极结构320为单层结构或叠层结构。所述栅极结构320包括伪栅层；或者所述栅极结构320包括伪氧化层以及位于所述伪氧化层上的伪栅层。其中，伪栅层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，伪氧化层的材料为氧化硅或氮氧化硅。在另一实施例中，所述栅极结构还可以为金属栅极结构。
需要说明的是，形成所述栅极结构320后，所述形成方法还包括：在所述栅极结构320的侧壁上形成侧墙330。所述侧墙330与后续形成的层间介质层的材料不同，所述侧墙330既能够起到保护所述栅极结构320的作用，还能够作为后续形成接触孔的刻蚀掩膜。本实施例中，所述侧墙330的材料为氮化硅。在其他实施例中，所述侧墙的材料还能够为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
继续参考图4，在所述栅极结构320两侧的鳍部310内形成源漏掺杂区325。
具体地，形成所述源漏掺杂区325的步骤包括：在所述栅极结构320两侧的鳍部310内形成应力层(图未示)；在所述应力层内掺杂离子形成源漏掺杂区325。
需要说明的是，位于同一鳍部310上相邻栅极结构320之间的源漏掺杂区325为两个栅极结构320所属的晶体管共享。
参考图5，形成覆盖所述源漏掺杂区325的刻蚀停止层340。
所述刻蚀停止层340表面用于定义后续形成接触孔的刻蚀停止位置，避免对所述源漏掺杂区325造成刻蚀损伤。
本实施例中，所述刻蚀停止层340还覆盖所述栅极结构320和鳍部310，所述刻蚀停止层340的材料为氮化硅。在其他实施例中，所述刻蚀停止层的材料还可以为氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
结合参考图6至图8，在所述刻蚀停止层340上形成层间介质层352(如图8所示)。
所述层间介质层352为后续形成接触孔插塞提供工艺平台，还为后续形成后段(Back End Of Line，BEOL)金属层提供工艺平台。所述层间介质层352的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述层间介质层352的材料为氧化硅。
本实施例中，所述栅极结构320为伪栅结构；在所述刻蚀停止层340上形成所述层间介质层352之前，所述形成方法还包括：在所述刻蚀停止层340上形成底部层间介质层351(如图6所示)，所述底部层间介质层351位于相邻所述栅极结构320之间，且所述底部层间介质层351的顶部与所述栅极结构320的顶部齐平；去除所述栅极结构320，在所述底部层间介质层351内形成开口；在所述开口内形成金属栅极结构355(如图7所示)，所述金属栅极结构355的顶部与所述底部层间介质层351的顶部齐平。相应的，在所述刻蚀停止层340上形成层间介质层352的步骤中，所述层间介质层352位于所述底部层间介质层351和所述金属栅极结构35的顶部上。
需要说明的是，在形成所述底部层间介质层351的过程中，去除高于所述栅极结构320顶部的刻蚀停止层340。
所述底部层间介质层351的材料与所述层间介质层352的材料相同。本实施例中，所述底部层间介质层351的材料为氧化硅。
所述金属栅极结构355包括栅介质层(图未示)以及位于所述栅介质层上的栅电极层(图未示)，所述金属栅极结构355的栅介质层横跨所述鳍部310且覆盖所述鳍部310部分顶部表面和侧壁表面。
本实施例中，所述栅介质层的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，高k栅介质材料可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。本实施例中，所述栅介质层的材料为HfO2。
本实施例中，所述栅电极层的材料为W。在其他实施例中，所述栅电极层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti。
需要说明的是，本实施例中，采用后形成高k栅介质层后形成金属栅极(high klast metal gate last)的工艺形成所述金属栅极结构355。在另一实施例中，还可以采用先形成高k栅介质层先形成金属栅极(high k first metal gatefirst)的工艺形成金属栅极结构。相应的，所述栅极结构为金属栅极结构；在所述刻蚀停止层上形成层间介质层的步骤中，所述层间介质层位于相邻所述栅极结构之间，所述层间介质层的顶部高于所述栅极结构的顶部。
结合参考图9和图10，图9为图10的俯视图，图10为基于图8的结构示意图，在相邻所述鳍部310之间的层间介质层352(如图10所示)上形成阻挡层400；在垂直于所述鳍部310延伸方向上(如图2中X方向所示)，所述阻挡层400位于相邻鳍部310内的源漏掺杂区325之间，其中位于所述阻挡层400一侧的源漏掺杂区325为第一源漏掺杂区(未标示)，位于所述阻挡层400另一侧的源漏掺杂区325为第二源漏掺杂区(未标示)。
其中为了便于图示和说明，图9示出的俯视图只示出了层间介质层352、阻挡层400，以及位于相邻鳍部310上的金属栅极结构355的位置关系。
所述阻挡层400作为后续在所述层间介质层352中形成接触孔的刻蚀掩膜，从而分别在相邻所述鳍部310上方形成贯穿所述层间介质层352和刻蚀停止层340的接触孔，也就是说，所述接触孔分别露出所述第一源漏掺杂区和第二源漏掺杂区，且所述接触孔可以相互隔离。
所述阻挡层400与所述层间介质层352和底部层间介质层351的材料不同，在后续刻蚀所述层间介质层352和底部层间介质层351的工艺过程中，所述刻蚀工艺对所述阻挡层400的刻蚀速率小于对所述层间介质层352和底部层间介质层351的刻蚀速率，从而可以起到刻蚀掩膜的作用。本实施例中，所述阻挡层400的材料为TiN。在其他实施例中，所述阻挡层的材料还可以为BN、Ti或CuN。
需要说明的是，所述阻挡层400的厚度不宜过小，也不宜过大。如果所述阻挡层400的厚度过小，在后续刻蚀所述层间介质层352和底部层间介质层351的工艺中，所述阻挡层400容易被刻蚀去除，从而难以起到刻蚀掩膜的作用；如果所述阻挡层400的厚度过大，容易增加后续去除阻挡层400的工艺难度。为此，本实施例中，所述阻挡层的厚度为至
结合参考图11至图17，以所述阻挡层400为掩膜，对所述层间介质层352进行第一刻蚀工艺，分别在相邻所述鳍部310上方的层间介质层352内形成通孔353(如图17所示)，所述通孔353分别露出所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)上方的刻蚀停止层340。
所述通孔353为后续形成接触孔提供空间位置；且所述通孔353位于所述源漏掺杂区325上方，使后续形成的接触孔暴露出所述源漏掺杂区325。
以下将结合附图，对形成所述通孔353的步骤进行做详细说明。
参考图11，在所述层间介质层352和阻挡层400上形成覆盖层410。
所述覆盖层410的顶部表面为平坦面，为后续形成掩膜层提供工艺平台，从而可以更好地实现图形传递。本实施例中，所述覆盖层410为有机介电层(Organic DielectricLayer，ODL)，采用旋转涂覆工艺形成所述覆盖层410。
继续参考图11，在所述覆盖层410上形成掩膜材料层420。
所述掩膜材料层420为后续形成图形化的掩膜层提供工艺基础。所述掩膜材料层420为介电抗反射层。本实施例中，所述掩膜材料层420为含硅的介电抗反射层，采用化学气相沉积工艺形成所述掩膜材料层420。在其他实施例中，所述掩膜材料层的材料还可以为氮氧化硅或低温氧化硅。
结合参考图12和图13，图12为图13的俯视图，图13为基于图11的结构示意图，在所述掩膜材料层420上形成光刻胶层430，所述光刻胶层430内具有露出部分所述掩膜材料层420的图形开口431，在垂直于所述鳍部310延伸方向上(如图2中X方向所示)，所述图形开口431露出位于所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)之间的掩膜材料层420，还露出所述第一源漏掺杂区和所述第二源漏掺杂区上方的掩膜材料层420。
其中为了便于图示和说明，图12示出的俯视图只示出了光刻胶层430、层间介质层352、阻挡层400、金属栅极结构355和图形开口431的位置关系。
本实施例中，所述图形开口431在所述基底上的投影，覆盖所述第一源漏掺杂区、第二源漏掺杂区和阻挡层400在所述基底上的投影。所述图形开口431用于定义后续形成的接触孔图形。
参考图14，以所述光刻胶层430为掩膜，沿所述图形开口431(如图13所示)刻蚀所述掩膜材料层420(如图13所示)，形成贯穿所述掩膜材料层420的第一开口421，且剩余的掩膜材料层420作为掩膜层422；在垂直于所述鳍部310延伸方向上(如图2中X方向所示)，所述第一开口421露出位于所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)之间的覆盖层410，还露出所述第一源漏掺杂区和所述第二源漏掺杂区(图未示)上方的覆盖层410。
所述掩膜层422作为后续在相邻所述鳍部310上方的层间介质层352内形成接触孔的刻蚀掩膜。
本实施例中，采用等离子体干法刻蚀工艺刻蚀所述掩膜材料层420。具体地，所述等离子体干法刻蚀工艺的参数包括：压强为10mTorr至200mTorr，主刻蚀气体为CF4，刻蚀气体的气体流量为20sccm至500sccm。在其他实施例中，还可以采用CHF3、C2F6等氟基气体中的一种或几种组合作为所述主刻蚀气体。
需要说明的是，形成所述掩膜层422后，去除所述光刻胶层430。本实施例中，采用湿法去胶或灰化工艺去除所述光刻胶层430。
参考图15，以所述掩膜层422为掩膜，沿所述第一开口421(如图14所示)刻蚀所述覆盖层410，在所述覆盖层410内形成贯穿所述覆盖层410厚度的第二开口411，所述第二开口411暴露出所述阻挡层400。
本实施例中，采用干法刻蚀工艺刻蚀所述覆盖层410。
结合参考图16和图17，图16为图17的俯视图，图17为基于图15的结构示意图，以所述掩膜层422为掩膜，沿所述第二开口411(如图15所示)对所述阻挡层400两侧的层间介质层352进行第一刻蚀工艺，分别在相邻所述鳍部310上方的层间介质层352内形成通孔353，所述通孔353分别露出所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)上方的刻蚀停止层340。
其中为了便于图示和说明，图16示出的俯视图只示出了层间介质层352、阻挡层400、金属栅极结构355和通孔353的位置关系。
具体地，形成所述通孔353的步骤包括：以所述掩膜层422为掩膜，沿所述第二开口411依次刻蚀所述层间介质层352和底部层间介质层351，直至露出所述刻蚀停止层340，分别在所述阻挡层400两侧形成所述通孔353。
需要说明的是，所述层间介质层352和底部层间介质层351的材料相同，因此，在同一刻蚀步骤中，刻蚀所述层间介质层352和底部层间介质层351。本实施例中，采用等离子体干法刻蚀工艺对所述层间介质层352和底部层间介质层351进行第一刻蚀工艺。具体地，所述等离子体干法刻蚀工艺的工艺参数包括：主刻蚀气体为CF4。在其他实施例中，还可以采用CHF3、C2F6、C4F8等氟基气体中的一种或几种组合作为主刻蚀气体。
需要说明的是，所述主刻蚀气体的气体流量不宜过小，也不宜过大。如果所述主刻蚀气体的气体流量过小，容易造成刻蚀速率过慢，从而导致制造效率下降；如果所述主刻蚀气体的气体流量过大，容易导致刻蚀速率过快，刻蚀稳定性较差，从而容易对所述阻挡层400或刻蚀停止层340造成刻蚀损耗，甚至对所述源漏掺杂区325(如图17所示)造成刻蚀损伤，进而降低半导体器件的电学性能。为此，本实施例中，所述主刻蚀气体的气体流量为50sccm至1000sccm。
为了保证较好的刻蚀性能，还需将工艺压强控制在合理范围内。具体地，所述第一刻蚀工艺的压强为20mTorr至200mTorr。
还需要说明的是，由于所述阻挡层400在所述基底上的投影位于所述第一源漏掺杂区和第二源漏掺杂区之间，且所述阻挡层400与所述层间介质层352和底部层间介质层351的材料不同，所述第一刻蚀工艺对所述阻挡层400的刻蚀速率小于对所述层间介质层352和底部层间介质层351的刻蚀速率，因此所述阻挡层400也可以起到刻蚀掩膜的作用；从而可以分别在相邻所述鳍部310上方的层间介质层352和底部层间介质层351内形成通孔353，即在所述阻挡层400两侧分别形成所述通孔353，且所述通孔353相互隔离，进而可以避免相邻通孔353距离过近或相连的问题。
参考图18，去除所述掩膜层422(如图17所述)和覆盖层410(如图17所述)。
本实施例中，采用干法刻蚀工艺，去除所述掩膜层422和覆盖层410。在另一实施例中，还可以采用湿法刻蚀工艺去除所述掩膜层和覆盖层。
参考图19，去除所述阻挡层400(如图18所示)。
本实施例中，采用湿法刻蚀工艺去除所述阻挡层400；所述阻挡层400的材料为TiN，所述湿法刻蚀工艺所采用的刻蚀溶液为硫酸和双氧水的混合溶液。在另一实施例中，还可以采用羟胺基溶液(EKC)和H2O2构成的混合溶液。
需要说明的是，所述硫酸溶液与双氧水溶液的体积浓度比不宜过低，也不宜过高；工艺温度不宜过低，也不宜过高。如果所述体积浓度比过低或工艺温度过低，难以完全去除所述阻挡层400，从而容易导致阻挡层400残留，进而对半导体器件的电学性能造成不良影响；如果所述体积浓度比过高或工艺温度过高，容易导致去除速率过快，从而容易对其他膜层造成损耗。为此，本实施例中，所述硫酸溶液和双氧水构成的混合溶液中，硫酸溶液与双氧水溶液的体积浓度比为2:1至8:1，工艺温度为120℃至280℃。
还需要说明的是，去除所述阻挡层400后，所述形成方法还包括：对所述通孔353进行清洗处理。
所述清洗处理可以去除所述通孔353内残留的杂质颗粒，从而提高所述通孔353的表面清洁度，为后续形成接触孔提供良好的工艺基础，进而提高所述接触孔的形成质量。
具体地，所述清洗处理所采用的溶液为NH4OH、H2O2和H2O的混合溶液，工艺温度为10℃至40℃，所述NH4OH、H2O2和H2O的体积浓度比为1：1：5。在另一实施例中，所述NH4OH、H2O2和H2O的体积浓度比为1：2：50。在其他实施例中，所述NH4OH、H2O2和H2O的体积浓度比还可以为1：2：100。
参考图20，去除所述阻挡层400(如图18所示)后，通过第二刻蚀工艺去除所述通孔353(如图19所示)底部的刻蚀停止层340，分别在相邻所述鳍部310上方形成贯穿所述层间介质层352和刻蚀停止层340的接触孔354，所述接触孔354分别露出所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)。
所述接触孔354为后续形成接触孔插塞提供空间位置。
本实施例中，采用等离子体干法刻蚀工艺，对所述通孔353底部的刻蚀停止层340进行第二刻蚀工艺。具体地，所述等离子体干法刻蚀工艺的工艺参数包括：刻蚀气体为C4F6。在其他实施例中，还可以采用C4F8等氟基气体中的一种或几种组合作为刻蚀气体。
需要说明的是，对所述通孔353底部的刻蚀停止层340进行第二刻蚀工艺之前，所述形成方法还包括：对所述通孔353进行第一等离子体处理。
所述第一等离子体处理可以有效去除所述通孔353内的杂质，有利于提高所述通孔353的表面清洁度，为后续形成接触孔提供良好的工艺基础，进而提高所述接触孔的形成质量。
还需要说明的是，对所述通孔353底部的刻蚀停止层340进行第二刻蚀工艺形成接触孔354后，所述形成方法还包括：对所述接触孔354进行第二等离子体处理。
所述第二等离子体处理可以有效去除所述接触孔354内的杂质，提高所述接触孔354的表面清洁度，为后续形成接触孔插塞提供良好的工艺基础，从而提高所述接触孔插塞的形成质量。
本实施例中，所述第一等离子体处理和第二等离子体处理为相同工艺的等离子体处理。具体地，所述等离子体处理的工艺参数包括：向等离子体腔室中通入的反应气体为N2、O2或CO2，辅助气体为H2，反应气体的气体流量为10sccm至100sccm，辅助气体的气体流量为10sccm至20sccm，压强为5Torr至100Torr，功率为100W至500W，射频功率为2MHz至60MHz，时间为8s至60s。
参考图21，向所述接触孔354(如图20所示)中填充导电材料，分别形成与所述第一源漏掺杂区(未标示)和第二源漏掺杂区(未标示)相连的接触孔插塞360。
所述接触孔插塞360与所述源漏掺杂区325相连接，用于实现半导体器件内的电连接，还用于实现器件与器件之间的电连接。
具体地，形成所述接触孔插塞360的工艺步骤包括：向所述接触孔354中填充满导电材料，所述导电材料还位于所述层间介质层352顶部；对所述导电材料进行平坦化处理，去除高于所述层间介质层352顶部的导电材料，分别在相邻所述鳍部310上方的接触孔354中形成接触孔插塞360，所述接触孔插塞360分别形成与所述第一源漏掺杂区和第二源漏掺杂区相连，且所述接触孔插塞360相互隔离。
本实施例中，所述接触孔插塞360的材料为W，可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述接触孔插塞360。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等金属材料。
本实施例中，在对所述层间介质层352进行第一刻蚀工艺后，通过第二刻蚀工艺去除所述通孔353(如图19所示)底部的刻蚀停止层340之前，先去除阻挡层400(如图18所示)，因此可以避免所述第二刻蚀工艺产生的副产物与所述阻挡层400反应而形成难挥发杂质的问题，从而可以提高所述接触孔354(如图20所示)的形成质量，进而提高了半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底具有多个鳍部；
在所述多个鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部表面和侧壁表面；
在所述栅极结构两侧的鳍部内形成源漏掺杂区；
形成覆盖所述源漏掺杂区的刻蚀停止层；
在所述刻蚀停止层上形成层间介质层；
在相邻所述鳍部之间的层间介质层上形成阻挡层；在垂直于所述鳍部延伸方向上，所述阻挡层位于相邻鳍部内的源漏掺杂区之间，其中位于所述阻挡层一侧的源漏掺杂区为第一源漏掺杂区，位于所述阻挡层另一侧的源漏掺杂区为第二源漏掺杂区；
以所述阻挡层为掩膜，对所述层间介质层进行第一刻蚀工艺，分别在相邻所述鳍部上方的层间介质层内形成通孔，所述通孔分别露出所述第一源漏掺杂区和第二源漏掺杂区上方的刻蚀停止层；
去除所述阻挡层；
去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层，分别在相邻所述鳍部上方形成贯穿所述层间介质层和刻蚀停止层的接触孔，所述接触孔分别露出所述第一源漏掺杂区和第二源漏掺杂区；
向所述接触孔中填充导电材料，分别形成与所述第一源漏掺杂区和第二源漏掺杂区相连的接触孔插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为TiN、BN、Ti或CuN。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为至
4.如权利要求1所述的半导体结构的形成方法，其特征在于，分别在相邻所述鳍部上方的层间介质层内形成通孔的步骤包括：在所述层间介质层和阻挡层上形成覆盖层；
在所述覆盖层上形成掩膜材料层；
在所述掩膜材料层上形成光刻胶层，所述光刻胶层内具有露出部分所述掩膜材料层的图形开口，在垂直于所述鳍部延伸方向上，所述图形开口露出位于所述第一源漏掺杂区和第二源漏掺杂区之间的掩膜材料层，还露出所述第一源漏掺杂区和第二源漏掺杂区上方的掩膜材料层；
以所述光刻胶层为掩膜，沿所述图形开口刻蚀所述掩膜材料层，形成贯穿所述掩膜材料层的第一开口，且剩余的掩膜材料层作为所述掩膜层；在垂直于所述鳍部延伸方向上，所述第一开口露出位于所述第一源漏掺杂区和第二源漏掺杂区之间的覆盖层，还露出所述第一源漏掺杂区和第二源漏掺杂区上方的覆盖层；
去除所述光刻胶层；
以所述掩膜层为掩膜，沿所述第一开口刻蚀所述覆盖层，在所述覆盖层内形成贯穿所述覆盖层厚度的第二开口，所述第二开口暴露出所述阻挡层；
以所述掩膜层为掩膜，沿所述第二开口对所述阻挡层两侧的层间介质层进行第一刻蚀工艺，分别在相邻所述鳍部上方的层间介质层内形成通孔，所述通孔分别露出所述第一源漏掺杂区和第二源漏掺杂区上方的刻蚀停止层；
去除所述掩膜层和覆盖层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用等离子体干法刻蚀工艺对所述层间介质层进行第一刻蚀工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述等离子体干法刻蚀工艺的工艺参数包括：主刻蚀气体为CF4、CHF3或C2F6等氟基气体，刻蚀气体的气体流量为50sccm至1000sccm，压强为20mTorr至200mTorr。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的材料为氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述阻挡层的工艺为湿法刻蚀工艺。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为TiN，所述湿法刻蚀工艺所采用的刻蚀溶液为硫酸和双氧水的混合溶液，工艺温度为120℃至280℃，硫酸和双氧水的体积浓度比为2:1至8:1。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，所述形成方法还包括：对所述通孔进行清洗处理。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述清洗处理所采用的溶液为NH4OH、H2O2和H2O的混合溶液，工艺温度为10℃至40℃。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述阻挡层后，通过第二刻蚀工艺去除所述通孔底部的刻蚀停止层之前，所述形成方法还包括：对所述通孔进行第一等离子体处理；
分别在相邻所述鳍部上方形成贯穿所述层间介质层和刻蚀停止层的接触孔后，向所述接触孔中填充导电材料之前，所述形成方法还包括：对所述接触孔进行第二等离子体处理。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一等离子体处理和第二等离子体处理为相同工艺的等离子体处理。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述等离子体处理的工艺参数包括：向等离子体腔室中通入的反应气体为N2、O2或CO2，辅助气体为H2，反应气体的气体流量为10sccm至100sccm，辅助气体的气体流量为10sccm至20sccm，压强为5Torr至100Torr，功率为100W至500W，射频功率为2MHz至60MHz，时间为8s至60s。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为伪栅结构；
形成覆盖所述源漏掺杂区的刻蚀停止层后，在所述刻蚀停止层上形成层间介质层之前，所述形成方法还包括：在所述刻蚀停止层上形成底部层间介质层，所述底部层间介质层位于相邻所述栅极结构之间，且所述底部层间介质层的顶部与所述栅极结构的顶部齐平；去除所述栅极结构，在所述底部层间介质层内形成开口；在所述开口内形成金属栅极结构，所述金属栅极结构的顶部与所述底部层间介质层的顶部齐平；
在所述刻蚀停止层上形成层间介质层的步骤中，所述层间介质层位于所述底部层间介质层和金属栅极结构的顶部上。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为金属栅极结构；
在所述刻蚀停止层上形成层间介质层的步骤中，所述层间介质层位于相邻所述栅极结构之间，所述层间介质层的顶部高于所述栅极结构的顶部。
CN201610664299.XA 2016-08-12 2016-08-12 半导体结构的形成方法 Pending CN107731738A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610664299.XA CN107731738A (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610664299.XA CN107731738A (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN107731738A true CN107731738A (zh) 2018-02-23

Family

ID=61201006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610664299.XA Pending CN107731738A (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107731738A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128880A (zh) * 2018-10-31 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111508896A (zh) * 2019-01-30 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755334A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863710A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113140631A (zh) * 2020-01-16 2021-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法及半导体器件
CN116031205A (zh) * 2023-03-30 2023-04-28 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090117A1 (en) * 2003-10-23 2005-04-28 Min-Suk Lee Method for fabricating semiconductor device with fine pattern
US20060003571A1 (en) * 2004-06-30 2006-01-05 Hynix Semiconductor, Inc. Method for forming contact hole in semiconductor device
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090117A1 (en) * 2003-10-23 2005-04-28 Min-Suk Lee Method for fabricating semiconductor device with fine pattern
US20060003571A1 (en) * 2004-06-30 2006-01-05 Hynix Semiconductor, Inc. Method for forming contact hole in semiconductor device
CN104217990A (zh) * 2013-06-04 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128880A (zh) * 2018-10-31 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111128880B (zh) * 2018-10-31 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111508896A (zh) * 2019-01-30 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111508896B (zh) * 2019-01-30 2023-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755334A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755334B (zh) * 2019-03-27 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863710A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863710B (zh) * 2019-04-29 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113140631A (zh) * 2020-01-16 2021-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法及半导体器件
CN116031205A (zh) * 2023-03-30 2023-04-28 合肥晶合集成电路股份有限公司 半导体器件的制备方法
CN116031205B (zh) * 2023-03-30 2023-06-30 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Similar Documents

Publication Publication Date Title
TWI828806B (zh) 半導體裝置與其形成方法
TWI655776B (zh) 半導體元件與其形成方法
TWI392030B (zh) 半導體裝置的製造方法
CN107731738A (zh) 半导体结构的形成方法
CN107731737B (zh) 半导体结构的形成方法
CN104810368B (zh) Cmos晶体管及其形成方法
TW201913760A (zh) 半導體裝置與其製作方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN107039335B (zh) 半导体结构的形成方法
CN109390235B (zh) 半导体结构及其形成方法
TWI725557B (zh) 半導體裝置的製造方法
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
TW201839822A (zh) 半導體裝置的形成方法
TW201913751A (zh) 半導體元件及其形成方法
KR102184593B1 (ko) 반도체 디바이스를 위한 게이트 구조물
TW202011487A (zh) 半導體裝置的形成方法
CN109872953B (zh) 半导体器件及其形成方法
TWI777530B (zh) 半導體裝置與其形成方法
CN111900088A (zh) 半导体器件及其形成方法
CN107978514B (zh) 晶体管及其形成方法
CN107785265B (zh) 半导体器件的形成方法
CN105097537B (zh) 鳍式场效应管的形成方法
CN108630610B (zh) 鳍式场效应管及其形成方法
CN111029302A (zh) 半导体器件及其形成方法
CN111489972A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223

RJ01 Rejection of invention patent application after publication