KR100656476B1 - 접속 강도를 높인 시스템 인 패키지 및 그 제조방법 - Google Patents

접속 강도를 높인 시스템 인 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100656476B1
KR100656476B1 KR1020050123221A KR20050123221A KR100656476B1 KR 100656476 B1 KR100656476 B1 KR 100656476B1 KR 1020050123221 A KR1020050123221 A KR 1020050123221A KR 20050123221 A KR20050123221 A KR 20050123221A KR 100656476 B1 KR100656476 B1 KR 100656476B1
Authority
KR
South Korea
Prior art keywords
substrate
molding
main board
semiconductor chip
reinforcement pad
Prior art date
Application number
KR1020050123221A
Other languages
English (en)
Inventor
안준현
서호성
김기현
김홍권
강석명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050123221A priority Critical patent/KR100656476B1/ko
Application granted granted Critical
Publication of KR100656476B1 publication Critical patent/KR100656476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

시스템 인 패키지는 일면에 적어도 하나의 몰딩부와 다수의 솔더볼이 형성된 기판과, 상기 몰딩부의 일면에 부착되어 상기 몰딩부와 상기 솔더볼이 접합되는 메인 보드 사이의 간격에 해당하는 두께를 갖는 보강패드를 포함한다. 밀봉부와 메인 보드 사이의 공간이 보강패드에 의해 채워짐으로써 접속강도가 높아지고, 실장 신뢰성이 향상된다.
반도체, 패키지, 시스템 인 패키지, SIP, 접속

Description

접속 강도를 높인 시스템 인 패키지 및 그 제조방법{system in package for strengthening connectivity and method for fabricating the same}
도 1은 본 발명의 일 실시예에 따른 시스템 인 패키지를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 시스템 인 패키지를 메인 보드에 접속한 상태를 나타내는 단면도이다.
도 3a 내지 3b은 본 발명의 다른 실시예에 따른 시스템 인 패키지의 제조방법을 순차적으로 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 시스템 인 패키지의 제조방법을 나타낸 단면도이다.
** 도면의 주요부분의 부호에 대한 설명 **
110 : 기판
120 : 몰딩부
130 : 솔더볼
150 : 보강패드
본 발명은 시스템 인 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 메인 보드와의 접합 강도를 높인 시스템 인 패키지 및 그 제조방법에 관한 것이다.
반도체 웨이퍼에서 반도체 칩 상태로 존재하는 반도체 집적회로는 일련의 패키지 공정을 거치면서 외부로부터의 충격으로부터 보호하고 타 장치의 연결을 위한 반도체 패키지로 가공된다.
근래에 휴대폰이나 디지털 카메라 등의 극소형 휴대용 제품에서 반도체 칩 자체를 패키지하지 않고 3차원으로 적층하는 3차원 적층 패키지를 활용한 시스템 인 패키지(system in package)가 널리 활용되고 있다.
시스템 인 패키지는 여러 개의 반도체 칩을 하나의 기판 위에 부착하는 멀티 칩 모듈(multi chip module) 기술의 연장으로, 궁극적으로 모든 기능을 하나의 반도체 칩에 구현하는 SOC(system on chip) 기술을 구현하는 중간 단계라 할 수 있다. 시스템 인 패키지는 경박단소의 모듈 제작이 가능하고, 전기적 성능이 향상되고, 소비 전력 및 발열량이 감소하는 장점이 있다.
일반적으로 시스템 인 패키지의 기판에 실장된 반도체 칩의 주변에는 몰딩부가 형성된다. 몰딩부는 내부 또는 외부의 환경으로부터 반도체 칩을 보호한다. 이러한 몰딩부와 더불어 기판에는 메인 보드와의 접속을 위한 솔더볼이 형성된다. 시스템 인 패키지는 솔더볼을 통해 메인 보드와 전기적으로 접속한다.
그런데 대부분의 시스템 인 패키지에 있어서 솔더볼의 높이와 몰딩부의 높이에는 차이가 있다. 즉 몰딩부의 높이가 솔더볼의 높이보다 낮다. 따라서 솔더볼을 메인 보드에 융착시켜, 기판과 메인 보드가 접속된 경우 몰딩부와 메인 보드 사이에는 일정한 간격이 남아있게 된다.
상기의 간격으로 인해 몰딩부는 허공에 떠있는 결과가 되어, 이 부분은 충격에 약하고 쉽게 휘어진다. 이로 인해 기판이나 메인 보드가 파손될 우려가 크다. 즉 몰딩부가 있는 부분은 솔더 볼이 접속한 부분에 비해 상대적으로 접속 강도가 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 상기의 문제점을 해결하기 위해 메인 보드와의 접속 강도를 높인 시스템 인 패키지를 제공하는 데에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기의 문제점을 해결하기 위해 메인 보드와의 접속 강도를 높인 시스템 인 패키지의 제조방법을 제공하는 데에 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 양태에 의한 시스템 인 패키지는 일면에 적어도 하나의 몰딩부와 다수의 솔더볼이 형성된 기판과, 상기 몰딩부의 일면에 부착되어 상기 몰딩부와 상기 솔더볼이 접합되는 메인 보드 사이의 간격에 해당하는 두께를 갖는 보강패드를 포함한다.
바람직하게는 상기 보강패드는 금속으로 이루어질 수 있다. 이로써 보강패드를 직접 메인 보드와 결합시켜 접속 강도를 더 높일 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 다른 양태에 의한 시스템 인 패키지의 제조방법은 반도체 칩이 실장된 기판을 준비한다. 상기 반도체 칩 주변의 상기 기판에 댐(dam)을 형성하고, 상기 댐 내부에 필(fill)용액을 채운다. 이어서 상기 필용액의 상부에 상기 기판이 접속될 메인 보드와 경화된 상기 필용액의 상면 사이의 간격에 해당하는 두께를 갖는 보강패드를 배치하고, 상기 필용액을 경화시킨다.
상기 기술적 과제를 해결하기 위한 본 발명의 또 다른 양태에 의한 시스템 인 패키지의 제조방법은 반도체 칩이 실장된 기판을 준비한다. 또한, 상기 반도체 칩이 삽입되고, 상기 기판과 상기 기판이 접속될 메인 보드 사이의 간격에 해당하는 깊이를 갖는 몰딩홈이 형성된 몰딩틀을 준비한다. 다음으로, 상기 몰딩홈에 보강패드를 삽입하고, 상기 보강패드가 삽입된 상기 몰딩홈에 몰딩 용액을 도포한다. 상기 몰딩 용액이 도포된 상기 몰딩홈에 상기 반도체 칩이 삽입되도록 상기 기판을 상기 몰딩틀에 배치한다. 상기 몰딩 용액을 경화시킨다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 시스템 인 패키지를 나타낸 단면도이다.
도 1을 참조하면, 시스템 인 패키지의 기판(110)의 일면에는 반도체 칩(125) 과 솔더볼(130)이 형성된다. 기판(110)의 반대쪽 면에는 표면실장소자(surface mount device; 112)나 또 다른 종류의 칩(114) 등이 더 실장될 수 있다.
솔더볼(130)은 기판(110)과 메인 보드(도 2의 190)와의 전기적인 접속을 위한 것이다. 솔더볼(130)은 구형으로 기판(110)의 일면에 대해 일정한 높이(h1)를 갖는다. 일반적으로 솔더볼(130)은 기판(110) 내부의 비아홀(미도시)을 통해 반도체 칩(125)이나 다른 표면실장소자(112) 등과 연결되어 있다.
반도체 칩(125)은 와이어 본딩을 통해 기판(110)에 전기적으로 접속한다. 다만, 반도체 칩(125)과 기판(110)과의 접속은 와이어 본딩에 한하지 않고, TAB 본딩이나 플립칩(flip-chip) 본딩 등을 통해서도 할 수 있다.
몰딩부(120)는 반도체 칩(125)을 감싸도록 형성된다. 몰딩부(120)는 내부의 반도체 칩(125)을 외부 환경으로부터 물리적, 화학적으로 보호하기 위한 것으로, 일반적으로 에폭시 성형 수지(epoxy molding compound)로 이루어진다. 몰딩부(120)는 솔더볼(130)과 동일한 기판(110)의 면에 형성된다.
도면에는 하나의 반도체 칩(125)에 대해 하나의 몰딩부(120)를 형성한 것을 나타내고 있으나 이는 제한이 아니다. 다수의 반도체 칩에 대해 각각의 몰딩부를 형성할 수 있고, 또는 다수의 반도체 칩에 하나의 몰딩부를 형성할 수도 있다.
몰딩부(120)는 반도체 칩(125)을 완전히 밀봉하도록 반도체 칩(125)의 높이보다 더 큰 높이(h2)를 갖는다. 또한, 몰딩부(120)의 높이(h2)는 솔더볼(130)의 높이(h1)보다 작다.
몰딩부(120)의 일면에는 보강패드(150)가 부착된다. 보강패드(150)는 몰딩부 (120)와 솔더볼(130) 사이의 높이 차를 보상하여, 기판(110)과 메인 보드(190) 사이의 접속 강도를 높인다.
도 2는 본 발명의 일 실시예에 따른 시스템 인 패키지를 메인 보드에 접속한 상태를 나타내는 단면도이다.
도 2를 참조하면, 기판(110)을 메인 보드(190)에 접속하기 위해서는 솔더볼(130) 측으로 메인 보드(190)를 근접시키고, 솔더볼(130)을 메인 보드(190)에 융착시킨다.
솔더볼(130)이 메인 보드(190)에 융착되면서 그 높이가 줄어든다. 즉, 접속된 상태에서 기판(110)과 메인 보드(190) 사이의 간격(h3)은 융착되기 전 솔더볼(130)의 높이(h1)보다 약간 작아진다.
보강패드(150)는 몰딩부(120)와 메인 보드(190) 사이의 간격에 해당하는 두께를 갖는다. 즉, 접속된 상태의 기판(110)과 메인 보드(190) 사이의 간격(h3)에서 몰딩부(120)의 높이(h2)를 뺀 값이 보강패드(150)의 두께가 된다.
보강패드(150)가 상기의 두께를 가지면, 기판(110)이 메인 보드(190)에 접속됨에 따라 보강패드(150)는 메인 보드(190)에 접촉하게 된다. 따라서, 기판(110)과 몰딩부(120) 사이에 빈 공간이 생기지 않는다. 따라서 몰딩부(120)가 허공에 있게 됨으로 인한 기판(110)이나 메인 보드(190)의 파손의 우려가 적어 지고, 접속 강도가 높아진다.
한편, 보강패드(150)는 금속 재질로 이루어질 수 있다. 이를 구체적으로 설명하면 보강패드(150)는 솔더링이 가능한 재질로 형성한다. 예를 들어 구리 등으로 보강패드(150)를 형성한다.
보강패드(150)를 금속 재질로 형성한 경우 기판(110)을 메인 보드(190)에 접속하기 전 보강패드(150)에 솔더 패이스트(solder paste)를 먼저 도포한다. 이어서 메인 보드(190)를 기판(110)의 솔더볼(130)에 접촉시키고, 리플로우 공정을 통해 솔더볼(130)을 메인 보드(190)에 융착시킨다. 이때 보강패드(150)에 도포된 솔더 패이스트도 융착되어 메인 보드(190)에 달라붙는다. 즉 보강패드(150)를 솔더링이 가능한 재질로 형성함으로써 보강패드(150)를 메인 보드(190)에 결합시킬 수 있다. 이로써 기판(110)과 메인 보드(190)가 서로 강하게 접속되어, 접속 강도가 더욱 높아지고 실장 신뢰성이 향상될 수 있다.
도 3a 내지 3b은 본 발명의 다른 실시예에 따른 시스템 인 패키지의 제조방법을 순차적으로 나타낸 단면도이다.
도 3a를 참조하면, 먼저 반도체 칩(225)이 실장된 기판(210)을 준비한다. 반도체 칩(225)은 와이어 본딩 등을 통해 기판(210)에 실장된다.
그 다음 반도체 칩(225) 주변을 따라 댐(dam; 220a)을 형성한다. 댐(220a)은 고점성의 물질을 반도체 칩(225) 주변을 따라 도포함으로써 형성된다.
도 3b를 참조하면, 댐(220a) 내부에 필(fill)용액(220b)을 채운다. 채워진 필용액(220b)의 상부에 보강패드(250)를 배치한다. 여기서 보강패드(250)는 기판(210)이 접속될 메인 보드(미도시)와 경화된 밀봉부(220) 사이의 간격에 해당하는 두께를 갖는다.
이어서 고온의 큐어링(curing) 공정을 통해 필용액(220b)을 경화시킨다. 경화된 댐(220a)과 필용액(220b)은 몰딩부(220)를 형성한다. 필용액(220b)이 경화되면서 그 상부에 위치한 보강패드(250)는 밀봉부(220)에 결합된다.
즉, 본 발명에 의하면 댐 앤 필(dam and fill) 공정을 통해 접속 강도를 보강하기 위한 보강패드(250)를 몰딩부(220)에 결합시킨다.
도 4는 본 발명의 또 다른 실시예에 따른 시스템 인 패키지의 제조방법을 나타낸 단면도이다.
도 4를 참조하면, 먼저 반도체 칩(325)이 실장된 기판(310)을 준비한다. 반도체 칩(325)은 와이어 본딩 등을 통해 기판(310)에 실장된다.
또한, 몰딩홈(410)이 형성된 몰딩틀(400)을 준비한다. 몰딩홈(410)은 기판(310)과 기판(310)이 접속될 메인 보드(미도시) 사이의 간격에 해당하는 깊이를 갖는다.
몰딩홈(410)의 내부에는 먼저 보강패드(350)를 삽입한다. 이어서, 몰딩홈(410) 내부를 몰딩 용액(320')으로 채운다. 다음으로, 기판(310)의 반도체 칩(325)이 몰딩홈(410) 에 삽입되도록 기판(310)을 몰딩틀(400)에 배치한다.
반도체 칩(325)이 몰딩홈(410)에 삽입된 상태로 몰딩 용액(320')을 경화시킨다. 이로써 몰딩부(320)가 형성되고 몰딩 용액(320')이 경화되면서 몰딩부(320)에 보강패드(350)가 결합된다.
즉 본 발명에서는 몰딩틀(400)을 통해 몰딩부(320)에 보강패드(350)를 결합 시킨다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 명세서에서 사용된 용어 및 표현들은 서술의 목적으로 사용된 것일 뿐 어떠한 제한을 가지는 것은 아니며, 이와 같은 용어 및 표현의 사용은 도시되고 기술된 구성 요소 또는 그 일부분들의 등가물을 배제하고자 하는 것이 아니며, 청구된 발명의 범주 안에서 다양한 변형이 가능함은 물론이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기에서 상술한 바와 같이 본 발명에 의하면 기판의 밀봉부과 메인 보드 사이에 보강패드를 배치한다. 따라서 밀봉부와 메인 보드 사이의 공간이 보강패드에 의해 채워짐으로써 접속강도가 높아지고, 실장 신뢰성이 향상된다.

Claims (4)

  1. 일면에 적어도 하나의 몰딩부와 다수의 솔더볼이 형성된 기판; 및
    상기 몰딩부의 일면에 부착되어, 상기 몰딩부와 상기 솔더볼이 접합되는 메인 보드 사이의 간격에 해당하는 두께를 갖는 보강패드를 포함하는 것을 특징으로 하는 시스템 인 패키지.
  2. 제 1 항에 있어서,
    상기 보강패드는 금속으로 이루어진 것을 특징으로 하는 시스템 인 패키지.
  3. 반도체 칩이 실장된 기판을 준비하고,
    상기 반도체 칩 주변의 상기 기판에 댐(dam)을 형성하고,
    상기 댐 내부에 필(fill)용액을 채우고,
    상기 필용액의 상부에 상기 기판이 접속될 메인 보드와 경화된 상기 필용액의 상면 사이의 간격에 해당하는 두께를 갖는 보강패드를 배치하고,
    상기 필용액을 경화시키는 것을 포함하는 것을 특징으로 하는 시스템 인 패키지의 제조방법.
  4. 반도체 칩이 실장된 기판을 준비하고,
    상기 반도체 칩이 삽입되고, 상기 기판과 상기 기판이 접속될 메인 보드 사 이의 간격에 해당하는 깊이를 갖는 몰딩홈이 형성된 몰딩틀을 준비하고,
    상기 몰딩홈에 보강패드를 삽입하고,
    상기 보강패드가 삽입된 상기 몰딩홈에 몰딩 용액을 도포하고,
    상기 몰딩 용액이 도포된 상기 몰딩홈에 상기 반도체 칩이 삽입되도록 상기 기판을 상기 몰딩틀에 배치하고,
    상기 몰딩 용액을 경화시키는 것을 포함하는 것을 특징으로 하는 시스템 인 패키지의 제조방법.
KR1020050123221A 2005-12-14 2005-12-14 접속 강도를 높인 시스템 인 패키지 및 그 제조방법 KR100656476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123221A KR100656476B1 (ko) 2005-12-14 2005-12-14 접속 강도를 높인 시스템 인 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123221A KR100656476B1 (ko) 2005-12-14 2005-12-14 접속 강도를 높인 시스템 인 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100656476B1 true KR100656476B1 (ko) 2006-12-11

Family

ID=37732981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123221A KR100656476B1 (ko) 2005-12-14 2005-12-14 접속 강도를 높인 시스템 인 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100656476B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510381B1 (ko) 2008-08-13 2015-04-06 엘지이노텍 주식회사 카메라 모듈
CN109698176A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 印刷电路板、半导体封装件及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510381B1 (ko) 2008-08-13 2015-04-06 엘지이노텍 주식회사 카메라 모듈
CN109698176A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 印刷电路板、半导体封装件及制造方法

Similar Documents

Publication Publication Date Title
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US8207022B1 (en) Exposed die overmolded flip chip package method
US10424526B2 (en) Chip package structure and manufacturing method thereof
US7902650B2 (en) Semiconductor package and method for manufacturing the same
US6552267B2 (en) Microelectronic assembly with stiffening member
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US9147600B2 (en) Packages for multiple semiconductor chips
US6888238B1 (en) Low warpage flip chip package solution-channel heat spreader
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US20110084375A1 (en) Semiconductor device package with integrated stand-off
KR20120020983A (ko) 패키지 온 패키지
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US9748157B1 (en) Integrated circuit packaging system with joint assembly and method of manufacture thereof
JP4626445B2 (ja) 半導体パッケージの製造方法
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
JP2010263108A (ja) 半導体装置及びその製造方法
KR20160082286A (ko) 전자 부품 모듈 및 이의 제조 방법
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
TWI710093B (zh) 天線置頂之半導體封裝結構
CN108288608B (zh) 芯片封装体及其制备方法
TWI748189B (zh) 系統模組封裝結構及系統模組封裝方法
KR20080074654A (ko) 적층 반도체 패키지
TW202240803A (zh) 半導體覆晶封裝結構及方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee