CN104216183A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN104216183A
CN104216183A CN201410431286.9A CN201410431286A CN104216183A CN 104216183 A CN104216183 A CN 104216183A CN 201410431286 A CN201410431286 A CN 201410431286A CN 104216183 A CN104216183 A CN 104216183A
Authority
CN
China
Prior art keywords
public electrode
connecting portion
electrode wire
array base
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410431286.9A
Other languages
English (en)
Other versions
CN104216183B (zh
Inventor
冯伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410431286.9A priority Critical patent/CN104216183B/zh
Publication of CN104216183A publication Critical patent/CN104216183A/zh
Priority to PCT/CN2014/094223 priority patent/WO2016029601A1/zh
Priority to US14/766,831 priority patent/US9865623B2/en
Priority to EP14882150.7A priority patent/EP3187929B1/en
Application granted granted Critical
Publication of CN104216183B publication Critical patent/CN104216183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，能够解决公共电极线降低显示装置开口率的问题。所述阵列基板包括用于提供公共电压的***公共电极线和多个像素单元、多个第一连接部和第二连接部。其中，第一连接部沿第一方向，设置于***公共电极线与靠近***公共电极线一侧像素单元的公共电极之间，将***公共电极线与上述公共电极电连接。第二连接部沿第一方向，设置于每两个相邻像素单元的公共电极之间将上述两个相邻的公共电极电连接。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
TFT-LCD由阵列基板和彩膜基板构成。在阵列基板和彩膜基板之间设置液晶层，通过分别向设置于阵列基板上的像素电极、设置于彩膜基板或阵列基板上的公共电极施加电压，从而在液晶层中形成电场。然后，通过调节电场的幅值来调节穿过液晶层的光线的透射率，以获得预期的显示图像。
当上述公共电极和像素电极均设置在阵列基板上时，所述公共电极和所述像素电极可以异层设置，其中位于上层的电极为狭缝状电极，位于下层的电极为板状电极(或狭缝状电极)。采用上述阵列基板构成的显示装置为AD-SDS(Advanced-Super DimensionalSwitching，简称为ADS，高级超维场开关)型显示装置。例如，如图1所示，公共电极10为板状电极位于阵列基板上多个堆叠的薄膜层的最下层，像素电极11为狭缝状电极位于阵列基板上多个堆叠的薄膜层的最上层。该显示装置通过同一平面内狭缝状电极(像素电极11)边缘所产生的电场以及狭缝状电极(像素电极11)与板状电极(公共电极10)间形成多维电场，使液晶层内狭缝状电极间、电极正上方的所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光率。因此ADS型显示装置具有高画面品质、高分辨率、高透过率、低功耗、宽视角等优点。
现有技术中在向每个像素单元01的公共电极10输入公共电压时，一般采用在栅线100的至少一侧设置一条与所述栅线100相平行的公共电极线101的方法，以连接位于同一行的多个像素单元01的公共电极10。通过上述公共电极线101向所述公共电极10提供公共电压。
然而，上述像素单元01的显示区域被一部分公共电极线101占据，从而降低了显示装置的开口率，对显示的显示效果和质量造成不利的影响。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，能够解决公共电极线降低显示装置开口率的问题。
为达到上述目的，本发明的实施例采用如下技术实施例：
本发明的一方面，提供一种阵列基板，包括用于提供公共电压的***公共电极线和多个像素单元；还包括多个第一连接部和第二连接部；
所述第一连接部沿第一方向，设置于所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间，用于将所述***公共电极线与所述公共电极电连接；
所述第二连接部沿所述第一方向，设置于每两个相邻所述像素单元的公共电极之间，用于将所述两个相邻像素单元的公共电极电连接。本发明的另一方面，提供一种显示装置，包括如上所述的任意一种阵列基板。
本发明的又一方面，提供一种阵列基板的制备方法，包括制作用于提供公共电压的***公共电极线和多个像素单元的方法；还包括：
沿第一方向，在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间设置第一连接部，用于将所述***公共电极线与所述公共电极电连接；
沿所述第一方向，在每两个相邻所述像素单元的公共电极之间设置第二连接部，用于将所述两个相邻像素单元的所述公共电极电连接。
本发明提供一种阵列基板及其制备方法、显示装置。所述阵列基板包括用于提供公共电压的***公共电极线和多个像素单元,还包括多个第一连接部和第二连接部。其中，第一连接部沿第一方向，设置于上述***公共电极线与靠近***公共电极线一侧像素单元的公共电极之间(对应像素单元的非显示区域)，用于将***公共电极线与上述公共电极电连接。此外，第二连接部沿上述第一方向，设置于每两个相邻像素单元的公共电极之间(对应像素单元的非显示区域)，用于将上述两个相邻像素单元的公共电极电连接。由于，所有像素单元的公共电极均通过上述第二连接部相互电连接，而靠近所述***公共电极线的公共电极通过第一连接部与所述***公共电极线电连接。因此，***公共电极线可以将公共电压通过第一连接部、第二连接部提供至所有公共电极，以实现向公共电极施加公共电压，控制液晶偏转的目的。与此同时，因为上述第一连接部与第二连接部均设置于像素单元的非显示区域，因此不会降低显示装置的开口率。这样一来，采用上述阵列基板制作的显示装置，在向公共电极施加公共电压的同时，能够增大开口率，提高产品质量和显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术实施例，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3a为本发明实施例提供的另一种阵列基板的结构示意图；
图3b为本发明实施例提供的一种阵列基板的局部结构剖视图；
图4a为本发明实施例提供的另一种阵列基板的结构示意图；
图4b为本发明实施例提供的一种阵列基板的局部结构剖视图；
图5为本发明实施例提供的又一种阵列基板的结构示意图；
图6为本发明实施例提供的一种阵列基板的制备方法流程图；
图7为本发明实施例提供的另一种阵列基板的制备方法流程图；
图8a-8d为本发明实施例提供的一种阵列基板的局部结构的制作过程示意图；
图9为本发明实施例提供的另一种阵列基板的制备方法流程图；
图10a-10h为本发明实施例提供的另一种阵列基板的局部结构的制作过程示意图；
图11为本发明实施例提供的又一种阵列基板的制备方法流程图。
附图说明：
01-像素单元；02-***公共电极线；03-衬底基板；04-公共电极层；05-栅极金属层；06-光刻胶；07-栅极绝缘层；08-有源层；10-公共电极；11-像素电极；100-栅线；101-数据线；110-第一连接部；120-第二连接部；130-第三连接部；1301-第一孤岛；1302-第一过孔；1303-第一跨线；140-第四连接部；1401-第二孤岛；1402-第二过孔；1403-第三过孔；1404-第二跨线；150-附加线；200-第一光刻胶完全保留区域；201-第一光刻胶部分保留区域；300-第二光刻胶完全保留区域，301-第二光刻胶部分保留区域；400-第三光刻胶部分保留区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2所示，包括用于提供公共电压Vcom的***公共电极线02和呈矩阵形式排列的多个像素单元01；还可以包括多个第一连接部110和第二连接部120；
其中，上述第一连接部110沿第一方向，设置于***公共电极线02与靠近该***公共电极线02一侧像素单元01的公共电极10之间，用于将***公共电极线02与上述公共电极10(即靠近***公共电极线02一侧像素单元01的公共电极)电连接。
上述第二连接部120沿第一方向，设置于每两个相邻像素单元01的公共电极之间，用于将上述两个相邻像素单元的公共电极10电连接。
需要说明的是，第一、上述第一方向可以是平行于栅线100的方向，第二方向可以是垂直于栅线100的方向，即平行于数据线101的方向；或者，第一方向可以是平行于数据线101的方向，第二方向可以是平行于栅线100的方向。本发明对此不作限制。但在以下的实施例中，均是以，第一方向为平行于栅线100的方向，第二方向为平行于数据线101的方向为例进行的说明。
其中，多条上述栅线100和多条上述数据线101横纵交叉界定出多个呈矩阵形式排列的像素单元01.
第二、由于***公共电极线02设置于阵列基板的四周，因此靠近该***公共电极线02一侧像素单元01可以是指，阵列基板上的所有像素单元01中位于所述阵列基板四个边缘的，距离上述***公共电极线02最近的多个像素单元01。由于，上述像素单元01的公共电极10与***公共电极线02通过第一连接部110电连接，因此通过上述像素单元01的公共电极10可以接收***公共电极线02输入的公共电压Vcom。
第三、上述像素单元01还包括像素电极11，本发明对异层设置的公共电极10和像素电极11在阵列基板上多个堆叠的薄膜层中的上、下位置不作限定。但是在本发明的实施例中，均是以公共电极10位于阵列基板上多个堆叠的薄膜层的最下层，像素电极11位于阵列基板上多个堆叠的薄膜层的最上层；且公共电极10为板状电极，像素电极11为狭缝状电极为例进行的说明。
第四、本发明对第一连接部110和第二连接部120在像素单元01内沿第二方向的上、下位置不做限定。例如，对于第一行的像素单元01而言，第一连接部110或第二连接部120的位置可以设置于像素单元01的最上方，也可以设置于像素单元01的中心位置，还可以设置于像素单元01的最下方。图2中，是以第一连接部110设置于像素单元01的最下方，第二连接部120设置于像素单元01的中心位置为例进行的说明。
第五、在保证不同的像素单元01的公共电极10之间电连接稳定性，以及公共电极10与***公共电极线02之间电连接稳定性的前提下，可以尽可能的减小第一连接部110或第二连接部120沿第二方向的宽度(即第一连接部110或第二连接部120的纵向尺寸)。优选的，第一连接部110或第二连接部120沿第二方向的宽度为像素单元10沿第二方向宽度的1/40～1/15。因此，像素单元10的尺寸越大，第一连接部110或第二连接部120的宽度可以越宽，反之同理。
第六、为了使得第一连接部110能够将***公共电极线01与公共电极10电连接。可以如图2所示，将第一连接部110延伸至所述***公共电极线02处，并与***公共电极线02相连接。
或者，
还可以如图5所示，当阵列基板还包括沿所述第二方向(即平行于数据线的方向)，设置于***公共电极线02与靠近***公共电极线02一侧像素单元01的公共电极10之间的，与***公共电极线02相连接的附加线150。上述第一连接部110可以与该附加线相连接，以达到将***公共电极线01与公共电极10电连接的目的。
具体的，可以分别在第二方向上的每两个相邻像素单元01的附加线150的表面制作过孔，并在过孔处形成能够导电的连接线，其中，上述连接线可以包括透明导电材料或金属材料。使得所述两个相邻像素单元01的附加线150电连接。
需要说明的是，可以通过普通的掩膜版分别制作公共电极10和附加线150，使得位于同一个像素单元01中的公共电极10与附加线150无重叠的部分。这样一来，附加线150就会位于像素单元01的非显示区域，从而能够增大显示装置的开口率。
进一步地，为了提高第一连接部110以及附加线150的导电率，可以采用金属材料构成上述第一连接部110以及附加线150。优选的，第一连接部110和附加线150可以与栅线100同层同材料。由于，用于制作栅线100的栅极金属层为本领域的常用金属材料，因此使得第一连接部110和附加线150的制备过程容易实现。并且，当第一连接部110和附加线150可以与栅线100同层同材料设置形成时，能够采用一次构图工艺，在形成栅线100的同时，完成第一连接部110和附加线150的制作。
以上仅仅是对通过第一连接部110将***公共电极线01与公共电极10进行电连接的举例说明，其它电连接方式在此不再一一举例。
本发明提供一种阵列基板。包括用于提供公共电压的***公共电极线和多个像素单元,还包括多个第一连接部和第二连接部。其中，第一连接部沿第一方向，设置于上述***公共电极线与靠近***公共电极线一侧像素单元的公共电极之间(对应像素单元的非显示区域)，用于将***公共电极线与上述公共电极电连接。此外，第二连接部沿上述第一方向，设置于每两个相邻像素单元的公共电极之间(对应像素单元的非显示区域)，用于将上述两个相邻像素单元的公共电极电连接。由于，所有像素单元的公共电极均通过上述第二连接部相互电连接，而靠近所述***公共电极线的公共电极通过第一连接部与所述***公共电极线电连接。因此，***公共电极线可以将公共电压通过第一连接部、第二连接部提供至所有公共电极，以实现向公共电极施加公共电压，控制液晶偏转的目的。与此同时，因为上述第一连接部与第二连接部均设置于像素单元的非显示区域，因此不会降低显示装置的开口率。这样一来，采用上述阵列基板制作的显示装置，在向公共电极施加公共电压的同时，能够增大开口率，提高产品质量和显示效果。
公共电极10一般采用透明导电材料构成。例如，氧化铟锡(Indium Tin Oxide，简称ITO)或氧化铟锌等。由于上述透明导电材料的导电率小于金属材料，因此，可以采用金属材料制作上述第一连接部110和第二连接部120，以增加公共电极10与***公共电极线02，以及位于两个不同像素单元01的公共电极10之间的导电率。优选的，第一连接部110、第二连接部120可以与栅线100同层同材料。由于，用于制作栅线100的栅极金属层为本领域的常用金属材料，因此可以使得第一连接部110、第二连接部120的制备过程容易实现。并且，当第一连接部110、第二连接部120可以与栅线100同层同材料设置形成时，能够采用一次构图工艺，在形成栅线100的同时，完成第一连接部110、第二连接部120的制作。
需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
综上所述，通过设置上述第一连接部110和第二连接部120可以将所述***公共电极线02提供的公共电压Vcom输入至阵列基板上的所有公共电极10。然而，由于第一连接部110和第二连接部120均是沿第一方向将公共电压Vcom输入至公共电极10，因此会使得公共电极10表面上的不同区域输入的电压不均匀。例如，距离第一连接部110或第二连接部120较近的区域电压大，距离第一连接部110或第二连接部120较远的区域电压小。这样一来，会导致在控制液晶发生偏转时，可能会使得应当偏转同一角度的液晶分子，由于公共电极10与像素电极11之间电场的不均匀，而使其偏转角度之间存在差异。因此会导致显示画面出现亮度不均或闪烁等等的不良现象。
为了解决上述问题，本发明提供如下实施例：
实施例一
如图3a所示，阵列基板还可以包括多个第三连接部130，沿第二方向，设置于两个相邻像素单元01之间，用于将上述两个相邻像素单元01的公共电极10电连接。
具体的，上述第三连接部130可以采用透明导电材料构成。当第三连接部130采用透明导电材料构成时，可以在像素电极11的表面对应第三连接部130的位置形成过孔(图中未示出)，然后制作采用透明导电材料构成的第三连接部130，通过上述过孔将两个相邻的像素单元01的公共电极10电连接。但是由于像素电极11同样为透明导电材料构成。因此还需要在第三连接部130与像素电极11之间形成绝缘层，并且为了防止过孔处的像素电极与第三连接部130电连接，还需要通过构图工艺将上述过孔周边的一部分像素电极去除掉。
或者，为了提高第三连接部130的导电率，上述第三连接部130还可以由金属材料构成。
优选的，在阵列基板包括数据线101的情况下，如图3b(图3a沿A—A’的剖视图)所示。
第三连接部130可以包括分别设置于两个相邻像素单元的公共电极10表面，与栅线100同层同材料的至少一个第一孤岛1301。具体的，可以通过一次构图工艺在形成栅线100的同时完成第一孤岛1301和第二连接部120的制作；
位于第一孤岛1301表面的第一过孔1302；
以及与数据线101同层同材料的第一跨线1303。具体的，数据线101一般采用源漏金属层制成，因此可以通过一次构图工艺在形成数据线101的同时，完成第一跨线1303的制作。
其中，第一跨线1303沿第二方向，通过第一过孔1302，将上述两个相邻像素单元01的公共电极10电连接。
这样一来，不仅沿第一方向上的相邻两个像素单元01的公共电极10电连接，沿第二方向上的相邻两个像素单元01的公共电极10也电连接。从而使得输入至公共电极10的公用电压Vcom更加的均匀。解决了上述由于公用电压Vcom不均匀而导致显示画面出现亮度不均或闪烁等等的不良现象的问题。
实施例二
如图4a所示，可以在实施例一的基础上，所述阵列基板还可以包括多个第四连接部140，沿第二方向，设置于***公共电极线02与靠近***公共电极线02一侧的像素单元01的公共电极10之间，用于将***公共电极线02与上述像素单元01的公共电极10电连接。
如同实施例一的第三连接部130，第四连接部140也可以采用透明导电材料构成。
或者，为了提高第四连接部140的导电率，上述第四连接部140还可以由金属材料构成。
优选的，在所述阵列基板包括数据线101的情况下，如图4b(图4a沿B—B’的剖视图)所示。
第四连接部140可以包括设置于靠近***公共电极线02一侧像素单元01的公共电极10表面，与栅线100同层同材料的第二孤岛1401。
位于第二孤岛1401表面的第二过孔1402以及位于***公共电极线02表面的第三过孔1403；
以及与数据线101同层同材料的第二跨线1404。具体的，数据线101一般采用源漏金属层制成，因此可以通过一次构图工艺在形成数据线101的同时，完成第二跨线1404的制作。
其中，第二跨线1404沿第二方向，通过第二过孔1402、第三过孔1403，将***公共电极线02与靠近该***公共电极线02一侧像素单元01的公共电极10电连接。
这样一来，***公共电极线02不仅可以向沿第二方向靠近该***公共电极线02一侧像素单元01的公共电极10提供公共电压Vcom，还可以向沿第一方向靠近该***公共电极线02一侧像素单元01的公共电极10提供公共电压Vcom。从而更进一步地提高了输入公共电极10电压的均匀性。解决了上述由于公用电压Vcom不均匀而导致显示画面出现亮度不均或闪烁等等的不良现象的问题。
本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。具有与前述实施例中的阵列基板相同的有益效果，由于阵列基板的详细结构以及有益效果已在前述实施例中做了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供一种阵列基板的制备方法，包括制作用于提供公共电压Vcom的***公共电极线02和呈矩阵形式排列的多个像素单元01的方法；如图6所示，还可以包括：
S101、如图2所示，沿第一方向(平行于栅线100的方向)，在***公共电极线02与靠近***公共电极线02一侧像素单元01的公共电极10之间设置第一连接部110，用于将***公共电极线02与上述公共电极10(即靠近***公共电极线02一侧像素单元01的公共电极)电连接。
需要说明的是，为了使得第一连接部110能够将***公共电极线01与公共电极10电连接。上述在***公共电极线02与靠近***公共电极线02一侧像素单元01的公共电极10之间设置第一连接部110的方法可以包括：
如图2所示，在***公共电极线02与靠近***公共电极线02一侧像素单元01的公共电极10之间，形成与***公共电极线02相连接的第一连接部110。
或者，
如图5所示，可以先沿第二方向，在***公共电极线02与靠近***公共电极线02一侧像素单元01的公共电极10之间，形成与***公共电极线02相连接的附加线150。具体的，可以分别在第二方向上的每两个相邻像素单元01的附加线150的表面制作过孔，并在过孔处形成能够导电的连接线，其中，上述连接线可以包括透明导电材料或金属材料。使得所述两个相邻像素单元01的附加线150电连接。
然后，在附加线150与靠近附加线150一侧像素单元01的公共电极10之间形成与附加线150相连接的第一连接部110，以达到将***公共电极线01与公共电极10电连接的目的。
此外、为了提高第一连接部110以及附加线150的导电率，可以采用金属材料构成上述第一连接部110以及附加线150。优选的，第一连接部110和附加线150可以与栅线100同层同材料。由于，用于制作栅线100的栅极金属层为本领域的常用金属材料，因此使得第一连接部110和附加线150的制备过程容易实现。并且，当第一连接部110和附加线150可以与栅线100同层同材料设置形成时，能够采用一次构图工艺，在形成栅线100的同时，完成第一连接部110和附加线150的制作。
需要说明的是，在制作过程中，可以通过普通的掩膜版分别制作公共电极10和附加线150，使得位于同一个像素单元01中的公共电极10与附加线150无重叠的部分。这样一来，附加线150就会位于像素单元01的非显示区域，从而能够增大显示装置的开口率。
上述仅仅是对第一连接部110的制作方法的举例说明，其它制作方法在此不再一一举例。
S102、沿上述第一方向，在每两个相邻像素单元01的公共电极10之间形成第二连接部120，用于将上述两个相邻像素单元的公共电极10电连接。
需要说明的是，本发明对上述步骤S101和步骤S102制作顺序不作限制。可以先进行步骤S101，后进行步骤S102。或者，可以先进行步骤S102，后进行步骤S101。或者当第一连接部110和第二连接部120为同层同材料形成时，还可以同时进行步骤S101和步骤S102。
本发明实施例提供一种阵列基板的制备方法，包括制作用于提供公共电压的***公共电极线和呈矩阵形式排列的多个像素单元的方法。还包括沿第一方向，在***公共电极线与靠近***公共电极线一侧像素单元的公共电极之间(对应像素单元的非显示区域)形成第一连接部，以将***公共电极线与公共电极电连接。此外，所述第一方向，在每两个相邻像素单元的公共电极之间(对应像素单元的非显示区域)形成第二连接部，用于将两个相邻像素单元的公共电极电连接。由于，所有像素单元的公共电极均通过上述第二连接部相互电连接，而靠近所述***公共电极线的公共电极通过第一连接部与所述***公共电极线电连接。因此，***公共电极线可以将公共电压通过第一连接部、第二连接部提供至所有公共电极，以实现向公共电极施加公共电压，控制液晶偏转的目的。与此同时，因为上述第一连接部与第二连接部均形成于像素单元的非显示区域，因此不会降低显示装置的开口率。这样一来，采用上述阵列基板制作的显示装置，在向公共电极施加公共电压的同时，能够增大开口率，提高产品质量和显示效果。
需要说明的是，公共电极10一般采用透明导电材料构成。例如，氧化铟锡(Indium Tin Oxide，简称ITO)、氧化铟锌等。由于上述透明导电材料的导电率小于金属材料，因此，可以采用金属材料制作上述第一连接部110和第二连接部120，以增加公共电极10与***公共电极线02，以及位于两个不同像素单元01的公共电极10之间的导电率。优选的，第一连接部110、第二连接部120可以与栅线100同层同材料形成。由于，用于制作栅线100的栅极金属层为本领域的常用金属材料，因此使得第一连接部110、第二连接部120的制备过程容易实现。并且，当第一连接部110、第二连接部120可以与栅线100同层同材料形成时，能够采用一次构图工艺，在形成栅线100的同时，完成第一连接部110、第二连接部120的制作。
具体的，当第一连接部110、第二连接部120与栅线100同层同材料形成的方法，见实施例三。
实施例三
如图7所示，包括：
S201、如图8a所示，在衬底基板03上形成公共电极层04。
具体的，上述公共电极层04可以为透明导电材料，例如ITO构成。可以采用磁控溅射法将公共电极层04沉积于上述衬底基板03的表面。
S202、在上述公共电极层04的表面形成栅极金属层05。
具体的上述栅极金属层05可以通过涂覆或磁控溅射法形成于公共电极层04的表面。
S203、如图8b所示(其中，图8b—8d为沿图3a的C—C’的剖视图，是以第二连接部120为例进行的说明，第一连接部110的制作过程同理可得)，在栅极金属层05的表面涂覆一层光刻胶06，采用双色调掩膜版或单狭缝掩膜版通过一次曝光显影工艺后形成第一光刻胶完全保留区域200、第一光刻胶部分保留区域201和第一光刻胶完全去除区域(图中未示出)。
其中，第一光刻胶完全保留区域200对应待形成的栅线100、薄膜晶体管(Thin Film Transistor，简称TFT)的栅极(图中未示出)、第一连接部110以及第二连接部120的图案。所述第一光刻胶部分保留区域201对应待形成的公共电极10的图案。所述第一光刻胶完全去除区域对应该栅极金属层05表面的其余区域。
需要说明的是，双色调掩膜版为一种半透式掩膜版，可以在栅极金属层05表面形成两种不同厚度的光刻胶06(第一光刻胶完全保留区域200的光刻胶、第一光刻胶部分保留区域201的光刻胶)。该双色调掩膜版可以包括：灰色调掩膜版(Gray-tone mask)和半色调掩膜版(Half-tone mask)。
S204、刻蚀对应第一光刻胶完全去除区域的栅极金属层05、所述公共电极层04。
S205、如图8c所示，采用灰化工艺去除第一光刻胶部分保留区域201的光刻胶06，并对第一光刻胶部分保留区域201对应的栅极金属层05进行刻蚀，形成公共电极10的图案。在此过程中，第一光刻胶完全保留区域200的光刻胶的厚度变薄。
S206、如图8d所示，对第一光刻胶完全保留区域200的光刻胶06进行剥离，最终形成栅线100、TFT的栅极、第一连接部110(如图3a所示)以及第二连接部120的图案。
综上所述，通过形成上述第一连接部110和第二连接部120可以将所述***公共电极线02提供的公共电压Vcom输入至阵列基板上的所有公共电极10。然而，由于第一连接部110和第二连接部120均是沿第一方向将公共电压Vcom输入至公共电极10，因此会使得公共电极10表面上的不同区域输入的电压不均匀。例如，距离第一连接部110或第二连接部120较近的区域电压大，距离第一连接部110或第二连接部120较远的区域电压小。这样一来，会导致在控制液晶发生偏转时，可能会使得应当偏转同一角度的液晶分子，由于公共电极10与像素电极11之间电场的不均匀，而使其偏转角度之间存在差异。因此会导致显示画面出现亮度不均或闪烁等等的不良现象。
为了解决上述问题，本发明对阵列基板的制备方法提供如下实施例：
实施例四
上述阵列基板的制备方法还可以包括：
如图3a所示，沿第二方向，在两个相邻像素单元01之间形成多个第三连接部130，用于将上述两个相邻像素单元01的公共电极10电连接。
具体的，上述第三连接部130可以采用透明导电材料构成。当第三连接部130采用透明导电材料构成时可以在像素电极11的表面对应第三连接部130的位置形成过孔(图中未示出)，然后制作采用透明导电材料构成的第三连接部130，通过上述过孔将两个相邻的像素单元01的公共电极10电连接。但是由于像素电极11同样为透明导电材料构成。因此还需要在第三连接部130与像素电极11之间形成绝缘层，并且为了防止过孔处的像素电极与第三连接部130电连接，还需要通过构图工艺将上述过孔周边的一部分像素电极去除掉。
或者，为了提高第三连接部130的导电率，上述第三连接部130还可以由金属材料构成。例如在阵列基板包括数据线101的情况下，制作上述第三连接部130的方法，如图9所示，可以包括：
S301、在两个相邻像素电极01的公共电极10的表面，分别形成与栅线100同层同材料的第一孤岛1301；
S302、在第一孤岛1301的表面形成第一过孔1302。
S303、在第一过孔1302的表面形成与数据线101同层同材料的第一跨线1303。
其中，上述第一孤岛1301、第一过孔1302以及第一跨线1303构成上述第三连接部130。第一跨线1303沿第二方向，通过第一过孔1302，将上述两个相邻像素单元01的公共电极10电连接。
这样一来，不仅沿第一方向上的相邻两个像素单元01的公共电极10电连接，沿第二方向上的相邻两个像素单元01的公共电极10也电连接。从而使得输入至公共电极10的公用电压Vcom更加的均匀。解决了上述由于公用电压Vcom不均匀而导致显示画面出现亮度不均或闪烁等等的不良现象的问题。
具体的，如以下实施例所述。
实施例四
上述步骤S202之后，制作第三连接部130的方法，可以包括：
首先、如图10a所示(其中，图10b—10d为沿图3a的A—A’的剖视图，剖视图中未包含第一连接部110，但同理可得出第一连接部110的制作方法)在所述栅极金属层05的表面涂覆一层光刻胶06，通过一次曝光显影工艺后形成第二光刻胶完全保留区域300、第二光刻胶部分保留区域301和第二光刻胶完全去除区域(图中未示出)。
其中，第二光刻胶完全保留区域300对应待形成的栅线100、TFT的栅极、第一连接部110、第二连接部120以及第一孤岛1301的图案，第二光刻胶部分保留区域301对应待形成的公共电极10的图案，第二光刻胶完全去除区域对应栅极金属层05表面的其余区域。
接下来、刻蚀对应第二光刻胶完全去除区域的栅极金属层05、公共电极层04。
接下来、如图10b所示，采用灰化工艺去除第二光刻胶部分保留区域301的光刻胶06，并对第二光刻胶部分保留区域301对应的栅极金属层05进行刻蚀，形成公共电极10的图案。在此过程中，第二光刻胶完全保留区域300的厚度减薄。
接下来、如图10c所示，对第二光刻胶完全保留区域300的光刻胶进行剥离，最终形成栅线、TFT的栅极、第一连接部110、第二连接部120以及第一孤岛1301的图案。
接下来、如图10d所示，在形成有上述结构的基板表面制作栅极绝缘层07。
接下来、在上述栅极绝缘层07的表面制作有源层08。其中，上述有源层08可以由a-Si层和n+a-Si层构成。具体的可以通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)分别采用反应气体硅烷(SiH4)和氢气(H2)形成上述a-Si层；然后采用反应气体硅烷(SiH4)和磷化氢(PH3)形成n+a-Si层。这样一来，由于n+a-Si层为磷掺杂半导体，因此其具有导电率高的特点，能够减少有源层8与接下来的步骤中形成于该有源层8表面的源漏金属层之间的电阻。
此外，上述有源层08还可以由氧化物半导体材料构成，例如IGZO(Indium Gallium Zinc Oxide，为铟镓锌氧化物)。当采用IGZO制作有源层08时，由于IGZO对氧气或氢离子较为敏感，并且对位于有源层08表面的源漏金属层进行湿法刻蚀时，会对IGZO产生影响。因此一般需要在IGZO的表面制作刻蚀阻挡层(Etch Stopper Lay，简称ESL)以对IGZO进行保护。
接下来、如图10e所示，在有源层08的表面涂覆一层光刻胶06，通过一次曝光显影工艺后形成第三光刻胶完全保留区域(图中未示出)、第三光刻胶部分保留区域(图中未示出)和第三光刻胶完全去除区域400。
其中，第三光刻胶完全保留区域对应待形成的TFT的半导体有源层(图中未示出，位于TFT的沟道处)的图案。第三光刻胶完全去除区域400对应待形成的第一过孔1302的图案；第三光刻胶部分保留区域对应有源层08表面的其余区域。
接下来、如图10f所示，刻蚀对应第三光刻胶完全去除区域400的有源层08和栅极绝缘层07。露出栅极金属层07以形成第一过孔1302的图案。
接下来、如图10g所示，利用灰化工艺去除第三光刻胶部分保留区域的光刻胶06，然后采用干法刻蚀法对上述第三光刻胶部分保留区域400的有源层08进行刻蚀，露出栅极绝缘层薄膜07。最后对第三光刻胶完全保留区域的光刻胶进行剥离，以形成TFT的半导体有源层。
最后、如图10h所示，在形成上述结构的基板表面制作源漏金属层，通过一次构图工艺形成TFT的源级、漏极(图中未示出)、数据线101以及第一跨线1303的图案。
在上述实施例四的基础上，所述阵列基板的制备方法还可以包括：
沿第二方向，在***公共电极线02与靠近***公共电极线02一侧的像素单元01之间形成多个第四连接部140，用于将***公共电极线02与上述公共电极10电连接。
如同实施例一的第三连接部130，第四连接部140也可以采用透明导电材料构成。
或者，为了提高第四连接部140的导电率，上述第四连接部140还可以由金属材料构成。例如，在阵列基板包括数据线101的情况下，制作第四连接部140的方法，如图11所示，可以包括：
S401、在靠近***公共电极线02一侧像素单元01的公共电极10表面，形成与栅线100同层同材料的第二孤岛1041。
S402、在第二孤岛1041的表面形成第二过孔1042。
S403、在***公共电极线02表面形成第三过孔1043。
S404、在第二过孔1042和第三过孔1043的表面形成与数据线101同层同材料的第二跨线1044。
其中，第二孤岛1041、第二过孔1042、第三过孔1043以及第二跨线1044构成上述第四连接部140。第二跨线140沿第二方向，通过第二过孔1042、第三过孔1043，将***公共电极线01与靠近***公共电极线02一侧像素单元01的公共电极10电连接。
其中，第四连接部140的详细制作过程可以参考第三连接部130的制作过程，此处不再赘述。
这样一来，***公共电极线02不仅可以向沿第二方向靠近该***公共电极线02一侧像素单元01的公共电极10提供公共电压Vcom，还可以向沿第一方向靠近该***公共电极线02一侧像素单元01的公共电极10提供公共电压Vcom。从而更进一步地提高了输入公共电极10电压的均匀性。解决了上述由于公用电压Vcom不均匀而导致显示画面出现亮度不均或闪烁等等的不良现象的问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板，包括用于提供公共电压的***公共电极线和多个像素单元；其特征在于，还包括多个第一连接部和第二连接部；
所述第一连接部沿第一方向，设置于所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间，用于将所述***公共电极线与所述公共电极电连接；
所述第二连接部沿所述第一方向，设置于每两个相邻所述像素单元的公共电极之间，用于将所述两个相邻像素单元的公共电极电连接。
2.根据权利要求1所述的阵列基板，其特征在于，在所述阵列基板包括栅线情况下，
所述第一连接部、所述第二连接部与所述栅线同层同材料。
3.根据权利要求1或2所述的阵列基板，其特征在于，
所述阵列基板还包括多个第三连接部，沿第二方向，设置于两个相邻所述像素单元之间，用于将所述两个相邻像素单元的公共电极电连接。
4.根据权利要求3所述的阵列基板，其特征在于，在所述阵列基板包括数据线的情况下，
所述第三连接部包括分别设置于所述两个相邻像素单元的公共电极表面，与所述栅线同层同材料的第一孤岛；
位于所述第一孤岛表面的第一过孔；
与所述数据线同层同材料的第一跨线；
其中，所述第一跨线沿所述第二方向，通过所述第一过孔，将所述两个相邻像素单元的公共电极电连接。
5.根据权利要求1或2所述的阵列基板，其特征在于，
还包括多个第四连接部，沿所述第二方向，设置于所述***公共电极线与靠近所述***公共电极线一侧的像素单元的公共电极之间，用于将所述***公共电极线与所述公共电极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，在所述阵列基板包括数据线的情况下，
所述第四连接部包括设置于靠近所述***公共电极线一侧像素单元的公共电极表面，与所述栅线同层同材料的第二孤岛；
位于所述第二孤岛表面的第二过孔以及位于所述***公共电极线表面的第三过孔；
与所述数据线同层同材料的第二跨线；
其中，所述第二跨线沿第二方向，通过所述第二过孔、第三过孔，将所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极电连接。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一连接部与所述***公共电极线相连接。
8.根据权利要求1所述的阵列基板，其特征在于，还包括沿所述第二方向，设置于所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间的，与所述***公共电极线相连接的附加线；
所述第一连接部与所述附加线相连接。
9.根据权利要求1所述的阵列基板，其特征在于，
所述第一连接部或第二连接部沿所述第二方向的宽度为所述像素单元沿所述第二方向宽度的1/40～1/15。
10.一种显示装置，包括如权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制备方法，包括制作用于提供公共电压的***公共电极线和多个像素单元的方法；其特征在于，还包括：
沿第一方向，在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间形成第一连接部，用于将所述***公共电极线与所述公共电极电连接；
沿所述第一方向，在每两个相邻所述像素单元的公共电极之间形成第二连接部，用于将所述两个相邻像素单元的公共电极电连接。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，在所述阵列基板包括栅线的情况下，
所述第一连接部和所述第二连接部与所述栅线同层同材料形成。
13.根据权利要求11或12所述的阵列基板的制备方法，其特征在于，还包括：
沿第二方向，在两个相邻所述像素单元之间形成多个第三连接部，用于将所述两个相邻像素单元的公共电极电连接。
14.根据权利要求13所述的阵列基板的制备方法，其特征在于，在所述阵列基板包括数据线的情况下，制作所述第三连接部的方法包括：
在所述两个相邻像素电极的公共电极的表面，分别形成与所述栅线同层同材料的第一孤岛；
在所述第一孤岛的表面形成第一过孔；
在所述第一过孔的表面形成与所述阵列基板的数据线同层同材料的第一跨线；
其中，所述第一孤岛、所述第一过孔以及所述第一跨线构成所述第三连接部；所述第一跨线沿第二方向，通过所述第一过孔，将所述两个相邻像素单元的公共电极电连接。
15.根据权利要求11或12所述的阵列基板的制备方法，其特征在于，还包括：
沿所述第二方向，在所述***公共电极线与靠近所述***公共电极线一侧的像素单元的公共电极之间形成多个第四连接部，用于将所述***公共电极线与所述公共电极电连接。
16.根据权利要求15所述的阵列基板的制备方法，其特征在于，在所述阵列基板包括所述数据线的情况下，制作所述第四连接部的方法包括：
在靠近所述***公共电极线一侧像素单元的公共电极表面，形成与所述栅线同层同材料的第二孤岛；
在所述第二孤岛的表面形成第二过孔；
在所述***公共电极线表面形成第三过孔；
在所述第二过孔和所述第三过孔的表面形成与所述数据线同层同材料的第二跨线；
其中，所述第二孤岛、所述第二过孔、所述第三过孔以及所述第二跨线构成所述第四连接部；所述第二跨线沿第二方向，通过所述第二过孔、所述第三过孔，将所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极电连接。
17.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间形成第一连接部的方法包括：
在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间形成与所述***公共电极线相连接的所述第一连接部。
18.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间形成第一连接部的方法包括：
沿第二方向，在所述***公共电极线与靠近所述***公共电极线一侧像素单元的公共电极之间，形成与所述***公共电极线相连接的附加线；
在所述附加线与靠近所述附加线一侧像素单元的公共电极之间形成与所述附加线相连接的所述第一连接部。
CN201410431286.9A 2014-08-28 2014-08-28 一种阵列基板及其制备方法、显示装置 Active CN104216183B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410431286.9A CN104216183B (zh) 2014-08-28 2014-08-28 一种阵列基板及其制备方法、显示装置
PCT/CN2014/094223 WO2016029601A1 (zh) 2014-08-28 2014-12-18 阵列基板及其制备方法、显示装置
US14/766,831 US9865623B2 (en) 2014-08-28 2014-12-18 Array substrate and manufacturing method thereof, and display device
EP14882150.7A EP3187929B1 (en) 2014-08-28 2014-12-18 Array substrate and manufacturing method therefor, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410431286.9A CN104216183B (zh) 2014-08-28 2014-08-28 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104216183A true CN104216183A (zh) 2014-12-17
CN104216183B CN104216183B (zh) 2017-08-29

Family

ID=52097848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410431286.9A Active CN104216183B (zh) 2014-08-28 2014-08-28 一种阵列基板及其制备方法、显示装置

Country Status (4)

Country Link
US (1) US9865623B2 (zh)
EP (1) EP3187929B1 (zh)
CN (1) CN104216183B (zh)
WO (1) WO2016029601A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104503172A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104808376A (zh) * 2015-05-11 2015-07-29 厦门天马微电子有限公司 阵列基板及显示装置
WO2016029601A1 (zh) * 2014-08-28 2016-03-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105652547A (zh) * 2016-04-15 2016-06-08 京东方科技集团股份有限公司 阵列基板、其制造方法、显示面板及显示装置
CN106098709A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 阵列基板、显示装置
US10374018B2 (en) 2015-08-28 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Display device
CN114035381A (zh) * 2021-01-18 2022-02-11 重庆康佳光电技术研究院有限公司 彩膜基板、显示面板、显示装置及修复方法
WO2022088952A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088200A1 (ja) * 2016-11-09 2018-05-17 凸版印刷株式会社 前面板積層体及びこれを用いた表示装置、並びにこれらの製造方法
CN109164655B (zh) * 2018-09-28 2021-03-23 合肥鑫晟光电科技有限公司 阵列基板、显示装置及其制备与驱动方法、基板制备方法
JP2023036194A (ja) * 2021-09-02 2023-03-14 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114086A (zh) * 2006-07-27 2008-01-30 爱普生映像元器件有限公司 液晶显示装置
CN101750821A (zh) * 2008-12-03 2010-06-23 株式会社半导体能源研究所 液晶显示器
CN102237355A (zh) * 2010-04-30 2011-11-09 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板和液晶面板
CN202533686U (zh) * 2012-05-09 2012-11-14 京东方科技集团股份有限公司 一种阵列基板及显示设备
CN103135296A (zh) * 2011-11-30 2013-06-05 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
CN103353695A (zh) * 2013-06-28 2013-10-16 北京京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
TWI381232B (zh) * 2009-02-06 2013-01-01 Au Optronics Corp 平面顯示面板及其線路修補方法
CN102023422B (zh) 2009-09-15 2013-07-10 北京京东方光电科技有限公司 Tft-lcd组合基板、液晶显示器及其制造方法
US9761613B2 (en) * 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
KR101924473B1 (ko) * 2010-12-28 2018-12-03 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102082409B1 (ko) * 2013-08-28 2020-02-28 삼성디스플레이 주식회사 표시 장치
CN104216183B (zh) * 2014-08-28 2017-08-29 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114086A (zh) * 2006-07-27 2008-01-30 爱普生映像元器件有限公司 液晶显示装置
CN101750821A (zh) * 2008-12-03 2010-06-23 株式会社半导体能源研究所 液晶显示器
CN102237355A (zh) * 2010-04-30 2011-11-09 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板和液晶面板
CN103135296A (zh) * 2011-11-30 2013-06-05 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
CN202533686U (zh) * 2012-05-09 2012-11-14 京东方科技集团股份有限公司 一种阵列基板及显示设备
CN103353695A (zh) * 2013-06-28 2013-10-16 北京京东方光电科技有限公司 一种阵列基板及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865623B2 (en) 2014-08-28 2018-01-09 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
WO2016029601A1 (zh) * 2014-08-28 2016-03-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104503172A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104808376A (zh) * 2015-05-11 2015-07-29 厦门天马微电子有限公司 阵列基板及显示装置
US10374018B2 (en) 2015-08-28 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2017177589A1 (zh) * 2016-04-15 2017-10-19 京东方科技集团股份有限公司 阵列基板、其制造方法、显示面板及显示装置
US10317739B2 (en) 2016-04-15 2019-06-11 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel and display apparatus
CN105652547A (zh) * 2016-04-15 2016-06-08 京东方科技集团股份有限公司 阵列基板、其制造方法、显示面板及显示装置
CN106098709A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 阵列基板、显示装置
CN106098709B (zh) * 2016-08-19 2019-05-28 京东方科技集团股份有限公司 阵列基板、显示装置
WO2022088952A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US11921388B2 (en) 2020-10-30 2024-03-05 Beijing Boe Display Technology Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN114035381A (zh) * 2021-01-18 2022-02-11 重庆康佳光电技术研究院有限公司 彩膜基板、显示面板、显示装置及修复方法
CN114035381B (zh) * 2021-01-18 2022-08-26 重庆康佳光电技术研究院有限公司 彩膜基板、显示面板、显示装置及修复方法

Also Published As

Publication number Publication date
EP3187929B1 (en) 2021-06-30
EP3187929A4 (en) 2018-04-25
WO2016029601A1 (zh) 2016-03-03
CN104216183B (zh) 2017-08-29
US9865623B2 (en) 2018-01-09
EP3187929A1 (en) 2017-07-05
US20160254275A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN107479287B (zh) 阵列基板及其制作方法
CN100593752C (zh) 液晶显示面板、像素结构及其制造方法
KR102063983B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN202339463U (zh) 薄膜晶体管液晶显示器像素结构及液晶显示器
CN105470269A (zh) Tft阵列基板及其制作方法
CN103309100B (zh) 液晶显示装置及其制造方法
CN102468308A (zh) 阵列基板及其制造方法和液晶显示器
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
KR102043578B1 (ko) 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치
CN104049430A (zh) 一种阵列基板、显示装置及其制造方法
CN102629047B (zh) 像素单元、阵列基板、液晶面板及显示设备
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN104007574A (zh) 一种阵列基板、显示装置及其制造方法
CN101833204A (zh) 阵列基板及其制造方法和液晶面板
CN105097832A (zh) 一种阵列基板及其制作方法、显示装置
CN103278986A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
US10209541B2 (en) Liquid crystal display device and method for manufacturing the same
CN102778793B (zh) 一种液晶显示装置、阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant