CN107039391A - 布线基板、具有布线基板的半导体封装件及其制造方法 - Google Patents

布线基板、具有布线基板的半导体封装件及其制造方法 Download PDF

Info

Publication number
CN107039391A
CN107039391A CN201611048337.5A CN201611048337A CN107039391A CN 107039391 A CN107039391 A CN 107039391A CN 201611048337 A CN201611048337 A CN 201611048337A CN 107039391 A CN107039391 A CN 107039391A
Authority
CN
China
Prior art keywords
mentioned
layer
wiring
thickness
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611048337.5A
Other languages
English (en)
Inventor
林直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of CN107039391A publication Critical patent/CN107039391A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供能够施加大电流的厚的布线层与能够进行精密加工的薄的布线层共存于同一层的布线基板及其制造方法。本发明提供布线基板，上述布线基板具有：绝缘膜，位于第一布线上，且具有通孔；以及绝缘膜上的第二布线。第二布线具有包括第一层和位于第一层上且与第一层相接的第二层的层叠结构。第二层在通孔中与第一布线直接相接。与第一层重叠的区域中的第二层的厚度与在通孔内的第二层的厚度不同。

Description

布线基板、具有布线基板的半导体封装件及其制造方法
技术领域
本发明涉及布线基板、具有上述布线基板的半导体封装件或层叠型半导体封装件及它们的制造方法。例如，本发明涉及由大电流驱动的功率器件用的布线基板、具有上述布线基板的半导体封装件或层叠型半导体封装件、以及它们的制造方法。
背景技术
功率器件是以电力的转换和控制为基本功能的半导体器件。上述功率器件不仅用于家电或OA(办公自动化)机器所使用的逆变器或小型电机中，而且在发电厂的电力***、电车或汽车等的电机驱动***等中的电力的转换或控制的方面也承担重要的作用。与显示器等中使用的薄膜晶体管等的半导体器件不同，功率器件由高电压驱动，并要施加大电流。因此，一直在进行关于由大电流引起的布线的发热的对策研究(参见日本特开2013-219267号公报、日本特开2005-79462号公报及日本特开2015-162516号公报)。
发明内容
在本发明的一个实施方式中，布线基板具有：绝缘膜，位于第一布线上，且具有通孔(via)；以及绝缘膜上的第二布线。第二布线具有包括第一层及覆盖第一层的第二层的层叠结构。第二层在通孔处与第一布线直接相接。与第一层重叠的区域中的第二层的厚度与在通孔内的第二层的厚度不同。
在上述实施方式中，在通孔内的第二层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。绝缘膜的上表面在通孔与第一层之间可以具有凹部。
在本发明的一个实施方式中，布线基板具有：绝缘膜，位于第一布线上，且具有通孔；以及绝缘膜上的第二布线。第二布线具有层叠结构，上述层叠结构包括：第二层，在通孔中与第一布线直接相接；以及第一层，位于第二层，且与第二层电连接。与绝缘膜重叠的区域中的第二层的厚度与在通孔内的第一层的厚度不同。
在上述实施方式中，通孔内的第二层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。
在本发明的一个实施方式中，半导体封装件具有：半导体器件，具有端子；绝缘膜，位于上述端子上，且具有通孔；以及绝缘膜上的布线。布线具有包括第一层和覆盖第一层的第二层的层叠结构。第二层在通孔中与端子直接相接，与第一层重叠的区域中的第二层的厚度与在通孔内的第二层的厚度不同。
在上述实施方式中，通孔内的第二层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。绝缘膜的上表面在通孔与第一层之间可以具有凹部。
在本发明的一个实施方式中，半导体封装件具有：半导体器件，位于第一布线上，且具有第一端子和第二端子；绝缘膜，位于第二端子上，且具有通孔；以及绝缘膜上的第二布线。第二布线具有层叠结构，上述层叠结构包括：第二层，在通孔中与第二端子直接相接；以及第一层，位于第二层，且与第二层电连接。与绝缘膜重叠的区域中的第二层的厚度与在通孔内的第二层的厚度不同。
在上述实施方式中，通孔内的第二层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。
本发明的一个实施方式提供布线基板的制造方法。上述布线基板的制造方法包括以下步骤：在第一布线上形成绝缘膜；以及在上述绝缘膜上形成具有第一层和第二层的第二布线层。第二布线的形成包括以下步骤：通过将金属板接合于上述绝缘膜来形成上述第二层；在上述第二层中形成开口部来露出上述绝缘膜；在上述绝缘膜中形成通孔来露出上述第一布线；以及以位于上述第一布线和上述第二层上且与上述第一布线和上述第二层直接相接的方式，利用电解镀法形成上述第一层。
在上述实施方式中，通孔内的第二层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。
本发明的一个实施方式提供布线基板的制造方法。上述布线基板的制造方法包括以下步骤：在第一布线上形成绝缘膜；在上述绝缘膜中形成通孔来露出上述第一布线；以及在上述绝缘膜上形成具有第一层和第二层的第二布线。第二布线的形成包括以下步骤：以位于上述第一布线和上述绝缘膜上且与上述第一布线和上述绝缘膜相接的方式，利用电解镀法形成上述第二层；以及通过在上述第二层之上设置金属板，以与上述第二层电连接的方式形成上述第一层。
在上述实施方式中，通孔内的第二层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。
本发明的一个实施方式提供半导体封装件的制造方法。上述半导体封装件的制造方法包括以下步骤：在第一布线上设置具有第一端子和第二端子的半导体器件；在上述第二端子上形成绝缘膜；以及在上述绝缘膜上形成具有第一层和第二层的第二布线。第二布线的形成包括以下步骤：通过将金属板接合于上述绝缘膜来形成上述第二层；在上述第二层中形成开口部来露出上述绝缘膜；在上述绝缘膜中形成通孔来露出上述第一布线；以及以位于上述第一布线和上述第二层上且与上述第一布线和上述第二层直接相接的方式，利用电解镀法形成上述第一层。
在上述实施方式中，在通孔内的第二层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与第一层重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。绝缘膜的上表面在通孔与第一层之间可以具有凹部。
本发明的一个实施方式提供半导体封装件的制造方法。上述半导体封装件的制造方法包括以下步骤：在第一布线上形成具有第一端子和第二端子的半导体器件；在上述第二端子上形成绝缘膜；以及在上述绝缘膜上形成具有第一层和第二层的第二布线。第二布线的形成包括以下步骤：以位于上述第一布线和上述绝缘膜上且与上述第一布线和上述绝缘膜相接的方式，利用电解镀法形成上述第二层；以及通过在上述第二层之上设置金属板，以与上述第二层电连接的方式形成上述第一层。
在上述实施方式中，通孔内的第二层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层的膜厚可以大于与绝缘膜重叠的区域中的第二层的膜厚。第一层和第二层可以包含铜。第一层与第二层的电导率可以互不相同。
附图说明
图1A至图1E为示出本发明的一个实施方式的布线基板及其制造方法的图。
图2A至图2D为示出本发明的一个实施方式的布线基板及其制造方法的图。
图3A至图3D为示出本发明的一个实施方式的布线基板及其制造方法的图。
图4A、图4B为示出本发明的一个实施方式的布线基板及其制造方法的图。
图5A至图5C为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图6A至图6C为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图7A至图7C为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图8A至图8C为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图9A、图9B为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图10A、图10B为示出本发明的一个实施方式的半导体封装件及其制造方法的图。
图11为本发明的一个实施方式的半导体封装件的电路图。
图12为本发明的一个实施方式的半导体封装件的截面示意图。
图13为本发明的一个实施方式的半导体封装件的截面示意图。
(附图标记说明)
100：第一布线；110：绝缘膜；115：通孔；120：金属板；125：第一层；
130：第二层；140：第二布线；200：第一布线；210：绝缘膜；215：通孔；
220：第二层；225：金属粘接层；230：第一层；240：第二布线；300：第一布线；
310：绝缘膜；312：凹部；315：通孔；320：金属板；330：第二层；
340：第二布线；400：第一布线；410：粘接层；420：半导体器件；
422：第一端子；424：第二端子；430：绝缘膜；432：通孔；434：通孔；
440：金属板；445：第一层；450：第二层；460：第二布线；470：第三层；
480：第四层；490：第三布线；500：第一布线；510：粘接层；520：半导体器件；
522：第一端子；524：第二端子；530：绝缘膜；532：通孔；534：通孔；
540：第二层；550：金属粘接层；560：第一层；570：第二布线；580：第三层；
585：第四层；590：第三布线；600：控制IC；602：端子；610：功率器件；
612：第一端子；614：第二端子；620：功率器件；622：第一端子；
624：第二端子；630：第一布线；640：粘接层；650：金属粘接层；660：绝缘膜；
665：绝缘膜；670：第一层；680：第二层；690：第二布线；695：上部布线；
700：第二层；710：金属粘接层；720：第一层；730：第二布线；740：绝缘膜；
750：上部布线
具体实施方式
以下，参照附图等对本发明的各实施方式进行说明。但是，本发明可以在不脱离其要旨的范围内以各种实施方式来实施，因此不局限于以下例示的实施方式的记载内容来进行解释。
另外，为了使说明更加明确，与实际的实施方式相比，附图存在示意性地示出各部位的宽度、厚度及形状等的情况，归根究底附图只是一个示例，并不用于限定本发明的解释。另外，在本发明的说明书和各个附图中，对于具备与针对既有的附图已说明的要素相同的功能的要素，赋予相同的附图标记，省略重复说明。
即使是与由以下记载的各实施方式的方式所带来的效果不同的其他效果，但根据本发明的说明书的记载而明确可知的效果、或者本发明所属领域的普通技术人员容易预测到的效果，应理解为本发明所带来的效果。
(第一实施方式)
在本发明的实施方式中，参照图1对在本发明的一个实施方式的布线基板中所使用的布线结构及其制造方法进行说明。如图1E所示，上述布线结构包括能够流过大电流的膜厚大的层(第一层125)和具有能够进行精密加工的膜厚小的层(第二层130)层叠起来并互相电连接而成的布线(第二布线140)。另外，在通孔内也形成有膜厚小的第二层130。这样的布线结构能够用于将层叠的多个布线层或布线基板电连接。
具体地，如图1A所示，在第一布线100上形成绝缘膜110。第一布线100可以是形成于例如玻璃或塑料基板等的绝缘基板上的布线，也可以是设置于集成电路(IC)芯片或功率器件的引线或焊盘。第一布线100可以包含金、铜、钛、钼及铝等的金属。作为绝缘膜110可以使用丙烯酸树脂、聚酰亚胺树脂或聚酯树脂等的有机材料，并且绝缘膜110可采用旋涂法、喷墨法及印刷法等的湿法制膜方法来形成。或者，绝缘膜110可以将上述树脂的膜设置于第一布线100上并进行压接(层压加工)来形成。
接下来，将金属板120接合于绝缘膜110(图1A、图1B)。金属板120可以使用例如铜或金等。上述金属板120的厚度只需选择能够充分地使布线基板所需的电流流过的膜厚即可。例如，上述金属板120的厚度可以从1μm至10mm范围的膜厚中选择，优选上述金属板120的厚度在100μm至300μm范围内。金属板120可以一边加热一边从绝缘膜110的上部施加压力来进行接合。在图1A中，金属板120具有利用半蚀刻等所形成的凹部。通过形成凹部，能够容易地形成后述的开口部，但是本发明的实施方式不局限于这些实施方式，也可以使用没有凹部的、整个面都平整的金属板120。
接下来，如图1C所示，利用蚀刻等的方法在金属板120上形成开口部，露出绝缘膜110，同时形成第一层125。在金属板120具有凹部的情况下，由于从与凹部重叠的区域(凹部的相反侧)开始进行蚀刻，因此能够在与凹部相对应的位置处容易地打开开口部。蚀刻可以是干法蚀刻、湿法蚀刻中的任一种方法。
接下来，如图1D所示，对于在金属板120形成开口部而露出的绝缘膜110进行激光加工或蚀刻，来形成通孔115。由此，露出第一布线100的表面。
之后，如图1E所示，利用电解镀法等形成第二层130。电解镀法可以使用例如电解镀铜法、电解镀金法等，由此可形成具有铜或金的第二层130。具有第一层125和第二层130的层叠的结构的布线为第二布线140。
此时，第二层130形成为覆盖第一层125并掩埋通孔115。换而言之，与第一层125重叠的区域中的第二层130的膜厚与通孔115内的第二层130的膜厚不同，后者的膜厚大。此外，在形成于通孔115内的第二层130的膜厚小的情况下，例如可以在第二层130的形成之后或者形成之前，利用导电膏等掩埋通孔115。作为导电膏可以使用金膏、银膏等。之后，可以利用蚀刻等方法对第二层130进行加工，形成所需的电路布线。
第二层130的膜厚可以小于第一层125的膜厚。具体而言，与第一层125重叠的区域中的第二层130的膜厚可以小于第一层125的膜厚。由此，能够缩短第二层130的形成时间，能够缩短工序。第二层130的膜厚可以为1μm至50μm，优选为10μm至30μm。
第一层125与第二层130的电阻率可以不同。或者，第一层125与第二层130的杂质的浓度可以不同。或者，第一层125与第二层130的密度可以不同。
此外，除了电解镀法之外，还可以利用例如溅射法等来形成第二层130。
通常，在封装功率器件时，针对功率器件与外部电极之间的连接，可采用利用引线键合或电极夹(clip electrode)的方法。与显示器等所利用的薄膜晶体管等的半导体器件不同，功率器件可由高电压驱动，并可施加大电流。由于利用引线键合等的连接方法很难将布线变厚，因而在施加如此的大电流时，由布线电阻引起的发热成为大问题。
另外，近年来，应器件的高集成度、低成本化及小型化等的要求，已提出了层叠型封装件，上述层叠型封装件具有将整个芯片埋入绝缘树脂内，并具有布线层和绝缘层层叠为层状的结构。在这样的层叠型封装件中，为了在不同的层之间实现电连接而使用通孔布线，并且利用电解镀法等同时地进行通孔的掩埋和布线层的形成。然而，电解镀法不适于形成膜厚大的布线，在形成厚的布线层时需要很长时间，因此生产效率下降，导致生产成本的增加。
进一步地，如上所述，由于要在功率器件上施加大电流，因此为了抑制布线的发热需要厚的布线层。因此，在使用具有利用电解镀法形的膜厚比较小的通孔布线的情况下，由布线电阻引起的发热成为非常大的问题。另一方面，若利用金属板等形成膜厚大的布线，则能够抑制发热，但是利用这种方法无法掩埋通孔。另外，很难对膜厚大的布线进行微细加工，因而无法形成集成度高的布线结构。例如，在功率器件和控制IC等混合存在的模块封装件中，用于形成功率器件用的厚的金属布线的最小设计规则比控制IC的电极间距大。针对控制IC的布线需要以更高的集成度来配置布线，因此无法利用同一布线对功率器件和控制IC进行图案化。
然而，在本发明的实施方式的布线结构中，利用金属板形成的膜厚大的金属层(在本发明的实施方式中是第一层125)与利用电解镀法等形成的膜厚小的金属层(在本发明的实施方式中是第二层130)混合存在。因此，以第一层125为主的导电路径能够流过大电流，能够驱动功率器件。另一方面，针对不需流过大电流的、集成度高的布线的区域，可以利用基于电解镀法等形成的第二层130。为此，也能够实现用于控制IC的布线图案化。由此，能够在相同的层内配置功率器件和控制IC等的、所要求的设计规则不同的器件，并利用相同的布线工序来连接。
(第二实施方式)
在本发明的实施方式中，利用图2对与第一实施方式不同的布线基板的布线结构进行说明。此外，省略对与本发明的第一实施方式同样的结构的说明。
如图2D所示，在本发明的一个实施方式的布线基板中使用的布线结构具有可流过大电流的膜厚大的层(第一层230)和能够进行精密加工的膜厚小的层(第二层220)层叠起来并互相电连接的布线(第二布线240)。另外，在通孔内也形成有膜厚小的第二层220。与第一实施方式同样地，这样的布线结构可以用于将层叠了的多个布线层或布线基板电连接。
首先，在第一布线200上形成绝缘膜210，并对绝缘膜210进行加工来形成通孔215(图2A、图2B)。关于能够用于绝缘膜210的材料或其制膜方法，可以采用在第一实施方式中所记载的内容。
之后，利用电解镀法或溅射法等将第二层220形成于绝缘膜210上(图2C)。电解镀法可以采用如在第一实施方式中所述的方法。此时，以掩埋通孔215的方式来形成第二层220。换言之，与绝缘膜210重叠的区域中的第二层220的膜厚与通孔215内的第二层220的膜厚不同，后者的膜厚大。进而，与第一实施方式同样地，在形成于通孔215内的第二层220的膜厚小的情况下，例如可以在第二层220的形成之后或形成之前，利用导电膏等来掩埋通孔215。第二层220的具体的膜厚方面是与第一实施方式的膜厚同样的。
接下来，如图2D所示，经由金属粘接层225将金属板接合于第二层220来形成第一层230。金属板能够使用例如铜或金等。与第一实施方式同样地，上述金属板的厚度只需选择能够充分地使在布线基板所需的电流流过的膜厚即可，可以从第一实施方式所记载的膜厚中选择。金属板可以一边加热一边从金属粘接层225的上部施加压力来进行接合。金属粘接层225可以使用例如锌或锡等的熔点比较低的金属或其合金等，还可以包含几个百分点(例如3％至10％，或者5％至8％)的磷。之后，可以利用蚀刻法等将第一层230加工成所需的形状。具有第一层230和第二层220的层叠的结构的布线为第二布线240。
第二层220的膜厚也可以小于第一层230的膜厚。具体而言，与绝缘膜210交叠的区域中的第二层220的膜厚小于第一层230的膜厚。因此，可以缩短第二层220的形成时间，进而能够缩短工序。
第二层220与第一层230的电阻率可以不同。或者，第二层220与第一层230的杂质的浓度可以不同。或者，第二层220与第一层230的密度可以不同。
如在第一实施方式中所述，在本实施方式的布线结构中，利用金属板形成的膜厚大的金属层(在实施方式中是第一层230)与利用电解镀法等形成的膜厚小的金属层(在实施方式中是第二层220)混合存在。因此，以第一层230为主的导电路径能够流过大电流，能够驱动功率器件。另一方面，利用电解镀法等而形成的第二层220可以用于要求配置不需流过大电流的、集成度高的布线的区域。为此，可以实施用于控制IC的布线图案化。由此，可以在同一层内形成功率器件与控制IC等、所要求的设计规则不同的器件，并利用同一布线工序来连接。
(第三实施方式)
在本实施方式中，利用图3、图4对与第一实施方式、第二实施方式不同的布线基板的布线结构进行说明。此外，对与第一实施方式、第二实施方式同样的结构的说明有所省略。
如图4B所示，本实施方式的布线基板的布线结构与第一实施方式的布线基板的布线结构的不同点在于：形成于第一布线300上的绝缘膜310具有凹部。
首先，如图3A所示，在第一布线300上形成绝缘膜310。第一布线300或绝缘膜310的材料及形成方法等可以与在第一实施方式中所使用的材料及形成方法同样。
接下来，将金属板320接合于绝缘膜310(图3A、图3B)。金属板320的材料或厚度可以从在第一实施方式中记载的范围中选择。另外，金属板320的接合方法也可以采用在第一实施方式中记载的方法。在图3A中，金属板320具有通过半蚀刻等形成的多个凹部。通过形成凹部，在金属板320上容易地形成后述的开口部，但是本实施方式不局限于这些实施方式，也可以使用没有凹部的、整个面都平整的金属板320。
接下来，如图3C所示，利用蚀刻等的方法，在金属板320上形成开口部来露出绝缘膜310，同时形成第一层325。在金属板320具有凹部的情况下，通过从与凹部重叠的区域(凹部的相反侧)开始进行蚀刻，能够在与凹部相对应的位置处容易地打开开口部。
接下来，如图3C的箭头所示，对于露出的绝缘膜310，例如通过施加物理力、或者利用蚀刻法等，在绝缘膜310的表面上形成凹部312(图3D)。凹部312也可以通过激光照射形成。通过形成如此的凹部312，随后在绝缘膜310上能够容易地形成通孔。
接下来，如图4A所示，对于形成有凹部312的绝缘膜310采用蚀刻法或激光照射等的方法来形成通孔315。由此，露出第一布线300的表面。
接下来，如图4B所示，通过电解镀法等形成第二层330。电解镀法可以采用在第一实施方式中记载的方法。具有层叠了第一层325和第二层330的结构的布线为第二布线340。
此时，第二层330形成为覆盖第一层325并掩埋通孔315。换言之，与第一层325重叠的区域中的第二层330的膜厚与在通孔315内的第二层330的膜厚不同，后者的膜厚大。此外，在形成于通孔315内的第二层330的膜厚小的情况下，例如可以在第二层330的形成之后或者形成之前，利用导电膏等来掩埋通孔315。之后，可以利用蚀刻等方法对第二层330进行加工，形成所需的电路布线。
第二层330的膜厚可以小于第一层325的膜厚。具体而言，与第一层325重叠的区域中的第二层330的膜厚可以小于第一层325的膜厚。因此，可以缩短第二层330的形成时间，进而能够缩短工序。对于第一层325和第二层330的具体的膜厚，可以从在第一实施方式中所述的膜厚中选择。
第一层325与第二层330的电阻率可以不同。或者，第一层325与第二层330的杂质的浓度可以不同。或者，第一层325与第二层330的密度可以不同。
此外，除了电解镀法之外，也可以利用例如溅射法等来形成第二层330。
如在第一实施方式中所述，在本实施方式的布线结构中，利用金属板形成的膜厚大的金属层(在本实施方式中是第一层325)与利用电解镀法等形成的膜厚小的金属层(在本发明的实施方式中是第二层330)混合存在。因此，以第一层325为主的导电路径能够流过大电流，能够驱动功率器件。另一方面，针对要求配置不需流过大电流的、集成度高的布线的区域，可以利用基于电解镀法等形成的第二层330。因此，能够进行用于控制IC的布线图案化。由此，可以在同一层内配置功率器件与控制IC等的、所要求的设计规则不同的器件，并通过同一布线工序来连接。
(第四实施方式)
在本实施方式中，利用图5至7对将具有在第一实施方式中所述的布线结构的布线基板应用于半导体封装件的一个示例进行说明。此外，对于与第一实施方式相同的结构的说明有所省略。
如图6C或图7C所示，在实施方式中的布线基板至少在功率器件等的半导体器件之上或之下具有布线。另外，上述布线具有膜厚大的层与膜厚小的层混合存在的结构。膜厚大的层可以用作流过大电流的路径，膜厚小的层可以用于形成集成度高的布线。
在图5至7中示出本实施方式的半导体封装件的制造方法。首先，经由粘接层410将功率器件等的半导体器件420接合于第一布线400上。在半导体器件420的上下设置有作为引出布线的第一端子422和第二端子424。第一布线400可以是设置于绝缘基板上的布线，或者可以是形成为层状的布线，或者可以是用于连接形成为层状的布线的布线。另外，第一布线400可以是设置于IC芯片或功率器件的引出布线或焊盘。粘接层410可以使用丙烯酸树脂粘接剂等的有机类粘接材料。或者，粘接层410可以是包含例如锌或锡等的熔点比较低的金属或其合金等的金属粘接层。
接下来，以覆盖第一布线400和半导体器件420的方式形成绝缘膜430。绝缘膜430的材料或制造方法采用在第一实施方式中所示的材料或方法即可。利用绝缘膜430来保护半导体器件420，能够防止外部的水或离子等的杂质的侵入。
接下来，如图5C所示，将金属板440接合到绝缘膜430上。金属板440的材料或接合方法也采用在本发明的第一实施方式中所示的材料或接合方法即可。可以预先对金属板440进行半蚀刻，在与绝缘膜430相接触的面上形成凹部。
接着，通过蚀刻等对金属板440进行加工，来形成第一层445(图6A)。在此，在金属板440上形成多个开口部，露出绝缘膜430。
接下来，如图6B所示，对半导体器件420的第二端子422上的绝缘膜430进行蚀刻或者激光照射，去除在开口部露出的区域，使第二端子422露出。由此，在第二端子422上形成多个通孔432。此外，可以在加工绝缘膜430之前，对其表面施加物理力、或者进行激光照射，来形成凹部。
之后，如图6C所示，利用电解镀法等以覆盖第一层445并掩埋通孔432的方式形成第二层450。电解镀法采用在第一实施方式中所示的方法即可。具有第一层445和第二层450层叠了的结构的布线为第二布线460。有关第一层445及第二层450的膜厚的特征与第一实施方式同样。
通过以上的工序，能够在半导体器件420上形成具有层叠结构的布线(第一层445、第二层450)。用于驱动半导体器件420的大电流主要可经由第一层445来接收，而集成度高的布线可利用第二层450来形成。
在图7中示出在半导体器件420的下侧还形成具有层叠结构的布线的方法。在图7A中示出在半导体器件420的上侧形成层叠的布线(第二布线460)的步骤。首先，利用蚀刻等的方法在第一布线400及粘接层410中形成通孔434，露出第一端子422(图7B)。在此，形成有多个通孔434。由此，可形成第三层470。可以同时对第一布线400和粘接层410进行加工，在一个步骤中进行通孔434的形成。或者，可以首先利用蚀刻等方法在第一布线400上形成开口部，在下一步骤中，利用例如不同的条件或者手法对粘接层410进行加工来形成通孔434。
之后，利用电解镀法等以覆盖第三层470并掩埋通孔434的方式形成第四层480。具有第三层470和第四层480的层叠结构的布线为第三布线490。与第一布线400和第四层480的膜厚有关的特征与第一实施方式同样。
通过以上的工序，能够在半导体器件420之下形成具有层叠结构的布线(第三层470、第四层480)。用于驱动半导体器件420的大电流主要可利用第三层470来接收，而集成度高的布线可利用第四层480来形成。通过使用本实施方式的制造方法，能够制造大电流用布线与小电流用布线共存于同一层的半导体封装件。
(第五实施方式)
在本实施方式中，利用图8至10对将具有在第一实施方式、本发明的第二实施方式中所述的布线结构的布线基板应用于半导体封装件的的一个示例进行说明。此外，对与第一实施方式、第二实施方式同样的结构的说明有所省略。
如图9B或图10B所示，本实施方式的布线基板至少在功率器件等的半导体器件之上或之下具有布线。另外，上述布线具有膜厚大的层与膜厚小的层混合存在的结构。膜厚大的层能够用作流过大电流的路径，膜厚小的层能够用作形成集成度高的布线。
在图8至图10中示出本实施方式的半导体封装件的制造方法。首先，经由粘接层510将功率器件等的半导体器件520接合于第一布线500上(图8A)。在半导体器件520的上下设置有作为引出布线的第一端子522和第二端子524。第一布线500可以是设置于绝缘基板的布线，或者可以是形成为层状的布线，或者可以是用于连接形成为层状的布线的布线。另外，第一布线500可以是设置在IC芯片或功率器件上的引出布线或焊盘。粘接层510可以使用丙烯酸树脂粘接剂等的有机类粘接材料。或者，粘接层510可以是包含例如锌或锡等的熔点比较低的金属或其合金等的金属粘接层。
接下来，以覆盖第一布线500和半导体器件520的方式形成绝缘膜530(图8B)。绝缘膜530的材料或制造方法采用在第一实施方式中记载的材料或制造方法即可。利用绝缘膜530能够保护半导体器件520，由此能够防止外部的水或离子等的杂质的侵入。
接下来，如图8C所示，在绝缘膜530上形成通孔532，露出第二端子524。在此，形成有多个通孔532。可以利用蚀刻或激光照射等来形成通孔532。
之后，利用如在第一实施方式中所述的电解镀法，或者溅射法等，以掩埋通孔532的方式在绝缘膜530上形成第二层540(图9A)。
接下来，如图9B所示，经由金属粘接层550将金属板接合于第二层540形成第一层560。对于金属板或金属粘接层550，使用与在第二实施方式中所示的物质同样的物质，并利用同样的手法接合即可。与第一层560和第二层540的膜厚相关的特征与第二实施方式同样。之后，可以利用蚀刻法等将第一层560加工成所需的形状。具有第一层560和第二层540的层叠的结构的布线为第二布线570。
通过以上的工序，可以在半导体器件520上形成具有层叠结构的布线(第一层560、第二层540)。用于驱动半导体器件520的大电流主要可利用第一层560来接收，而集成度高的布线可利用第二层540来形成。
在图10中示出在半导体器件520的下侧还形成在第一实施方式中所示的具有层叠结构的布线的方法。首先，通过蚀刻等方法在第一布线500及粘接层510上形成通孔534，露出第一端子522(图10A)。在此，形成有多个通孔534。由此，形成第三层580。可以同时对第一布线500和粘接层510进行加工，在一个步骤中进行通孔534的形成。或者，可以首先利用蚀刻等对第一布线500形成开口部，在下一步骤中，利用例如不同的条件或手法加工粘接层510来形成通孔534。
之后，通过电解镀法等以覆盖第三层580并掩埋通孔534的方式形成第四层585。具有第三层580和第四层585层叠起来的结构的布线为第三布线590。与第三层580和第四层585的膜厚有关的特征与第一实施方式同样。之后，可以通过对第四层585进行适当的加工，来形成例如集成度高的电路布线。
通过以上的工序，能够在半导体器件520之下形成具有层叠结构的布线(第三层580、第四层585)。用于驱动半导体器件520的大电流主要可利用第三层580来接收，而集成度高的布线可利用第四层585来形成。可通过使用本实施方式的制造方法，制造大电流用的布线与小电流用的布线共存于同一层的半导体封装件。
(第六实施方式)
在本实施方式中，利用图11、图12对大电流用的布线与小电流用的布线共存于同一层，并且由小电力驱动的半导体器件与要施加大电流的功率器件共存于同一层的半导体封装件进行说明。
图11为在本实施方式中所示的半导体封装件的电路图。附图标记600是用于控制两个功率器件610、620的控制IC。功率器件610、620具有晶体管结构，并且彼此的漏极电连接。控制IC 600是由比较小的电流驱动的器件，与此相对，功率器件610、620是由大电流驱动的器件。因此，优选与控制IC 600连接的布线为厚度小的布线，另一方面，功率器件610、620与厚度大的布线连接。
图12为在图11中所示的布线基板的截面结构的一个示例。本实施方式的布线基板具有第一布线630、632、634。控制IC 600经由粘接层640固定于第一布线630上。作为粘接层640，可以使用与在第四实施方式中所示的材料同样的材料。
在功率器件610上形成有第一端子612和第二端子614，同样地，在功率器件620上形成有第一端子622和第二端子624。功率器件610利用例如金属粘接层650固定在第一布线632上，并与第一布线632电连接。同样地，功率器件620利用例如金属粘接层650固定在第一布线634上，并与第一布线634电连接。
绝缘膜660设置为掩埋控制IC 600、功率器件610、620，并覆盖控制IC 600的端子602、功率器件610、620的第二端子614、624。上述绝缘膜660可以具有与第一实施方式的绝缘膜110同样的结构。
在功率器件610、620上经由绝缘膜660设置有膜厚大的第一层670。第一层670可以具有与第一实施方式的第一层125同样的结构，并且通过与第一实施方式的第一层125同样的方法来形成。上述第一层670可以用作向功率器件610、620供给大电流的主要布线路径。
在第一层670、绝缘膜660上设置有使控制IC 600的端子602、功率器件610、620的第二端子614、624以及第一布线632、634露出的通孔，并且利用电解镀法等以掩埋通孔的方式在第一层670之上形成有第二层680。第二层680可以具有与第一实施方式的第二层130同样的结构，并且通过与第一实施方式的第二层130同样的方法来形成。此外，在图12中，第二层680还可以进一步实施图案化，并且可以用于供给例如来自控制IC的信号。层叠了第一层670和第二层680而成的布线为第二布线690。
在第二层680上经由绝缘膜665还层叠有上部布线695。上述上部布线695可以通过与第二层680同样的方法形成。
像这样，本实施方式的半导体封装件具有大电流用的布线(第一层670)与小电流用的布线(第二层680)共存于同一层的结构，并且在同一层上可以设置功率器件和控制IC等的、所要求的设计规则不同的器件，并通过同一布线工序来连接。
(第七实施方式)
在本实施方式中，利用图11、图13对大电流用的布线与小电流用的布线共存于同一层且由小电力驱动的半导体器件与7要施加大电流的功率器件共存于同一层的半导体封装件进行说明。此外，本实施方式在第二布线结构的方面与第六实施方式不同。主要对与第六实施方式不同的结构进行说明，而对同样的结构的说明有所省略。
图11为在本实施方式中所示的半导体封装件的电路图，与第六实施方式同样。图13为在图11中所示的布线基板的截面结构的一个示例。在绝缘膜660上设置有到达控制IC的端子602、功率器件610的第二端子614、功率器件620的第二端子624及第一布线632、634的通孔，以掩埋这些通孔的方式形成有第二层700。第二层700可以利用与第二实施方式的第二层220同样的材料、手法来形成。
在第二层700中的与功率器件610、620重叠的区域上经由金属粘接层710设置有膜厚大的第一层720。第一层720可以具有与第一实施方式的第一层125同样的结构，并能够利用与第一实施方式的第一层125相同的方法来形成。第一层720和第二层700层叠的结构为第二布线730，与第二实施方式的第二布线240相对应。第一层720可用作向功率器件610、620供给大电流的布线路径，第二层700可用于形成集成度高的布线，例如可用于供给来自控制IC的信号。
在第一层720上经由绝缘膜740还层叠有上部布线750。上述上部布线750可以通过与第二层700同样的方法来形成。
像这样，本实施方式的布线基板具有大电流用的布线(第一层720)与小电流用的布线(第二层700)共存于同一层结构，并且可以在同一层上设置功率器件与控制IC等的、所要求的设计规则不同的器件，并通过同一布线工序来连接。

Claims (27)

1.一种布线基板，具有：
第一布线；
绝缘膜，位于上述第一布线上，且具有通孔；以及
上述绝缘膜上的第二布线，
上述第二布线具有层叠结构，上述层叠结构包括第一层和覆盖上述第一层的第二层，
上述第二层在上述通孔处与上述第一布线直接相接，
与上述第一层重叠的区域中的上述第二层的膜厚与上述通孔内的上述第二层的膜厚不同。
2.根据权利要求1所述的布线基板，其中，上述通孔内的上述第二层的膜厚大于与上述第一层重叠的上述区域中的上述第二层的膜厚。
3.根据权利要求1所述的布线基板，其中，上述第一层的膜厚大于与上述第一层重叠的上述区域中的上述第二层的膜厚。
4.根据权利要求1所述的布线基板，其中，上述绝缘膜的上表面在上述通孔与上述第一层之间具有凹部。
5.一种布线基板，具有：
第一布线；
绝缘膜，位于上述第一布线上，且具有通孔；以及
上述绝缘膜上的第二布线，
上述第二布线具有层叠结构，上述层叠结构包括：第二层，在上述通孔中与上述第一布线直接相接；以及第一层，位于上述第二层上，且与上述第二层电连接，
与上述绝缘膜重叠的区域中的上述第二层的膜厚与上述通孔内的上述第一层的膜厚不同。
6.根据权利要求2所述的布线基板，其中，上述通孔内的上述第二层的膜厚大于与上述绝缘膜重叠的上述区域中的上述第二层的膜厚。
7.根据权利要求2所述的布线基板，其中，上述第一层的膜厚大于与上述绝缘膜重叠的上述区域中的上述第二层的膜厚。
8.一种半导体封装件，具有：
半导体器件，具有端子；
绝缘膜，位于上述端子上，且具有通孔；以及
上述绝缘膜上的布线，
上述布线具有层叠结构，上述层叠结构包括第一层和覆盖上述第一层的第二层，
上述第二层在上述通孔处与上述端子直接相接，
与上述第一层重叠的区域中的上述第二层的膜厚与上述通孔内的上述第二层的膜厚不同。
9.根据权利要求8所述的布线基板，其中，上述通孔内的上述第二层的膜厚大于与上述第一层重叠的上述区域中的上述第二层的膜厚。
10.根据权利要求8所述的布线基板，其中，上述第一层的膜厚大于与上述第一层重叠的上述区域中的上述第二层的膜厚。
11.根据权利要求8所述的布线基板，其中，上述绝缘膜的上表面在上述通孔与上述第一层之间具有凹部。
12.一种半导体封装件，具有：
半导体器件，具有端子；
绝缘膜，位于上述端子上，且具有通孔；以及
上述绝缘膜上的布线，
上述布线具有层叠结构，上述层叠结构包括：第二层，在上述通孔中与上述端子直接相接；以及第一层，位于上述第二层上，且与上述第二层电连接，
与上述绝缘膜重叠的区域中的上述第二层的膜厚与上述通孔内的上述第二层的膜厚不同。
13.根据权利要求12所述的布线基板，其中，上述通孔内的上述第二层的膜厚大于与上述绝缘膜重叠的上述区域中的上述第二层的膜厚。
14.根据权利要求12所述的布线基板，其中，上述第一层的膜厚大于与上述绝缘膜重叠的上述区域中的上述第二层的膜厚。
15.一种布线基板的制造方法，包括以下步骤：
在第一布线上形成绝缘膜；以及
在上述绝缘膜上形成具有第一层和第二层的第二布线，
上述第二布线通过如下的步骤来形成：
通过将金属板接合于上述绝缘膜来形成上述第二层；
在上述第二层中形成开口部来露出上述绝缘膜；
在上述绝缘膜中形成通孔来露出上述第一布线；以及
以位于上述第一布线和上述第二层上且与上述第一布线和上述第二层直接相接的方式，利用电解镀法形成上述第一层。
16.根据权利要求15所述的布线基板的制造方法，其中，上述通孔内的上述第二层的膜厚大于与上述第一层重叠的区域中的上述第二层的膜厚。
17.根据权利要求15所述的布线基板的制造方法，其中，上述第一层的膜厚大于与上述第一层重叠的区域中的上述第二层的膜厚。
18.一种布线基板的制造方法，包括以下步骤：
在第一布线上形成绝缘膜；
在上述绝缘膜中形成通孔来露出上述第一布线；以及
在上述绝缘膜上形成具有第一层和第二层的第二布线，
上述第二布线通过如下的步骤形成：
以位于上述第一布线和上述绝缘膜上且与上述第一布线和上述绝缘膜相接的方式，利用电解镀法形成上述第二层；以及
通过在上述第二层之上设置金属板，以与上述第二层电连接的方式形成上述第一层。
19.根据权利要求18所述的布线基板的制造方法，其中，上述通孔内的上述第二层的膜厚大于与上述绝缘膜重叠的区域中的上述第二层的膜厚。
20.根据权利要求18所述的布线基板的制造方法，其中，上述第一层的膜厚大于与上述绝缘膜重叠的区域中的上述第二层的膜厚。
21.一种半导体封装件的制造方法，包括以下步骤：
在第一布线上设置具有第一端子和第二端子的半导体器件；
在上述第二端子上形成绝缘膜；以及
在上述绝缘膜上形成具有第一层和第二层的第二布线，
上述第二布线通过如下的步骤形成：
通过将金属板接合于上述绝缘膜来形成上述第二层；
在上述第二层中形成开口部来露出上述绝缘膜；
在上述绝缘膜中形成通孔来露出上述第一布线；以及
以位于上述第一布线和上述第二层的层上且与上述第一布线和上述第二层直接相接的方式，利用电解镀法形成上述第一层。
22.根据权利要求21所述的半导体封装件的制造方法，其中，上述通孔内的上述第二层的膜厚大于与上述第一层重叠的区域中的上述第二层的膜厚。
23.根据权利要求21所述的半导体封装件的制造方法，其中，上述第一层的膜厚大于与上述第一层重叠的区域中的上述第二层的膜厚。
24.根据权利要求21所述的半导体封装件的制造方法，其中，上述绝缘膜的上表面在上述通孔与上述第一层之间具有凹部。
25.一种半导体封装件的制造方法，包括以下步骤：
在第一布线上形成具有第一端子和第二端子的半导体器件；
在上述第二端子上形成绝缘膜；以及
在上述绝缘膜上形成具有第一层和第二层的第二布线，
上述第二布线通过如下的步骤形成：
以位于上述第一布线和上述绝缘膜上且与上述第一布线和上述绝缘膜相接的方式，利用电解镀法形成上述第二层；以及
通过在上述第二层之上设置金属板，以与上述第二层电连接的方式形成上述第一层。
26.根据权利要求25所述的半导体封装件的制造方法，其中，上述通孔内的上述第二层的膜厚大于与上述绝缘膜重叠的区域中的上述第二层的膜厚。
27.根据权利要求25所述的半导体封装件的制造方法，其中，上述第一层的膜厚大于与上述绝缘膜重叠的区域中的上述第二层的膜厚。
CN201611048337.5A 2015-12-11 2016-11-22 布线基板、具有布线基板的半导体封装件及其制造方法 Pending CN107039391A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015241907A JP6862087B2 (ja) 2015-12-11 2015-12-11 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JP2015-241907 2015-12-11

Publications (1)

Publication Number Publication Date
CN107039391A true CN107039391A (zh) 2017-08-11

Family

ID=59020855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611048337.5A Pending CN107039391A (zh) 2015-12-11 2016-11-22 布线基板、具有布线基板的半导体封装件及其制造方法

Country Status (5)

Country Link
US (3) US20170170106A1 (zh)
JP (1) JP6862087B2 (zh)
KR (2) KR102584116B1 (zh)
CN (1) CN107039391A (zh)
TW (2) TWI801795B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056818A (zh) * 2018-11-19 2021-06-29 罗姆股份有限公司 半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885524A (zh) * 2005-06-24 2006-12-27 米辑电子股份有限公司 线路组件结构制造方法及其结构
US20080032447A1 (en) * 2006-08-04 2008-02-07 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
CN101925264A (zh) * 2009-06-09 2010-12-22 揖斐电株式会社 双面电路板及其制造方法
US20110127675A1 (en) * 2009-12-01 2011-06-02 Infineon Technologies Ag Laminate electronic device
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法
CN204424252U (zh) * 2015-03-27 2015-06-24 蔡亲佳 半导体芯片的包埋式板级封装结构

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379119B1 (ko) * 1997-11-19 2003-04-07 이비덴 가부시키가이샤 다층 프린트배선판과 그의 제조 방법
US6057612A (en) * 1998-07-02 2000-05-02 Intersil Corporation Flat power pack
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2005079462A (ja) 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置およびその製造方法
JP4434809B2 (ja) * 2004-03-29 2010-03-17 三洋電機株式会社 半導体装置の製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
US7750459B2 (en) * 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP2011258867A (ja) * 2010-06-11 2011-12-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8866302B2 (en) * 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US8853003B2 (en) * 2011-08-09 2014-10-07 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
JP5656907B2 (ja) 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
JP5624697B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
US9018045B2 (en) * 2013-07-15 2015-04-28 Freescale Semiconductor Inc. Microelectronic packages and methods for the fabrication thereof
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9355892B2 (en) * 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9293437B2 (en) * 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885524A (zh) * 2005-06-24 2006-12-27 米辑电子股份有限公司 线路组件结构制造方法及其结构
US20080032447A1 (en) * 2006-08-04 2008-02-07 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
CN101925264A (zh) * 2009-06-09 2010-12-22 揖斐电株式会社 双面电路板及其制造方法
US20110127675A1 (en) * 2009-12-01 2011-06-02 Infineon Technologies Ag Laminate electronic device
CN102593046A (zh) * 2010-12-22 2012-07-18 通用电气公司 制造半导体器件封装件的方法
CN204424252U (zh) * 2015-03-27 2015-06-24 蔡亲佳 半导体芯片的包埋式板级封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056818A (zh) * 2018-11-19 2021-06-29 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
KR20230142406A (ko) 2023-10-11
TW202127612A (zh) 2021-07-16
TW201721821A (zh) 2017-06-16
JP6862087B2 (ja) 2021-04-21
US20170170106A1 (en) 2017-06-15
KR20170069925A (ko) 2017-06-21
US20220044991A1 (en) 2022-02-10
TWI801795B (zh) 2023-05-11
KR102584116B1 (ko) 2023-10-04
TWI718217B (zh) 2021-02-11
US11908783B2 (en) 2024-02-20
US20200066623A1 (en) 2020-02-27
JP2017108039A (ja) 2017-06-15
US11189553B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
CN105845635B (zh) 电子封装结构
CN101517738B (zh) 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
CN203608443U (zh) 印刷电路和包括该印刷电路的电子模块
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR20110026427A (ko) 복수의 부품을 구비한 칩 카드
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
CN113632232A (zh) 驱动背板及其制备方法、显示面板、显示装置
US9721900B2 (en) Semiconductor package and its manufacturing method
JP2009288540A (ja) 有機ｅｌパネルの製造方法及び有機ｅｌパネル
CN106024755B (zh) 半导体装置
CN103855099B (zh) 具有元件设置区的基板结构及其制作工艺
CN100468670C (zh) 带有大面积接线的功率半导体器件的连接技术
CN104124180B (zh) 芯片封装结构的制作方法
CN106971982A (zh) 再分布层结构、半导体衬底结构、半导体封装结构、芯片结构及其制造方法
CN107305849A (zh) 封装结构及其制作方法
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
TWI232706B (en) Manufacturing method of mounting substrate and manufacturing method of circuit device
CN105226031A (zh) 衬底、其半导体封装及其制造工艺
TW200950031A (en) Method for fabricating pakage substrate
CN115529745A (zh) 电路板及其制造方法
JP3705896B2 (ja) 半導体素子及びその電極形態変更方法及び半導体装置
JP2004133952A (ja) 非接触型ｉｃカードの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Oita Prefecture

Applicant after: Rely on Technology Japan company

Address before: Oita Prefecture

Applicant before: J-DEVICES Corp.