CN106783990A - 一种槽栅双极型晶体管 - Google Patents

一种槽栅双极型晶体管 Download PDF

Info

Publication number
CN106783990A
CN106783990A CN201710082601.5A CN201710082601A CN106783990A CN 106783990 A CN106783990 A CN 106783990A CN 201710082601 A CN201710082601 A CN 201710082601A CN 106783990 A CN106783990 A CN 106783990A
Authority
CN
China
Prior art keywords
igbt
gate
groove
gfp
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710082601.5A
Other languages
English (en)
Inventor
许晓锐
陈万军
刘超
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710082601.5A priority Critical patent/CN106783990A/zh
Publication of CN106783990A publication Critical patent/CN106783990A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体器件技术领域，具体的说涉及一种槽栅双极型晶体管。本发明的主要方案是采用两块分离的P型基区，并在相邻的P型基区之间***一个沟槽场板结构(GFP)。该结构沿器件垂直方向***到N‑漂移区层1中。由于沟槽场板GFP的存在，所发明的沟槽结构与N‑漂移区层接触的区域比常规IGBT更多，所以GFP结构形成积累层的效果更加显著，提高了发射极一侧载流子浓度，使电导调制更加充分，导通压降得以降低。由于采用微小的分离的P型基区，减少了反偏PN结对N漂移区中空穴的抽取，提高了发射极一侧载流子的浓度，起到了辅助降低导通压降的作用。

Description

一种槽栅双极型晶体管
技术领域
本发明属于半导体技术领域，具体的说涉及一种槽栅双极型晶体管(TrenchInsulated Gate Bipolar Transisitor，简称：GFP-IGBT)。
背景技术
高压功率半导体器件是功率电子的重要组成部分，在诸如动力***中的电机驱动，消费电子中变频等领域具有广泛的应用。在应用中，高压功率半导体器件需要具有低导通功耗，大导通电流，高电压阻断能力，栅驱动简单，低开关损耗等特性。绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称：IGBT)由于其在中高压电力电子领域中展现出优越的性能而得到广泛的应用。但是，IGBT作为一种双极型器件，其关键参数导通压降与关断损耗之间存在折中关系，如何优化这折中关系成为提高IGBT性能的关键。
发明内容
本发明所要解决的，就是针对上述问题，提出一种新的槽栅型IGBT结构(可称为GFP-IGBT)，优化了IGBT导通压降和关断损耗的折中关系。
为实现上述目的，本发明采用如下技术方案：
一种槽栅双极型晶体管，如图1所示，包括集电极结构、漂移区结构、发射极结构和沟槽结构；所述集电极结构包括P+集电极区10和位于P+集电极区10下表面的金属化集电极11；所述漂移区结构包括N+缓存层9和位于N+缓存层9上表面的N-漂移区层1，所述N+缓存层9位于P+集电极区10的上表面；所述发射极结构包括P型基区2、P+接触区7、N+发射区6和金属化发射极8，所述发射极结构位于N-漂移区层1的上层；所述N+发射区6位于器件元胞上表面的两端，P+接触区7与N+发射区6并列设置，所述金属化发射极8位于P+接触区7和N+发射区6的上表面；所述沟槽结构由栅氧化层3、多晶硅栅4和金属化栅极5构成，所述栅氧化层3沿器件垂直方向延伸入N-漂移区层1中形成沟槽，所述栅氧化层3的侧面与P型基区2、N+发射区6和N+载流子存储层接触，所述多晶硅栅4位于沟槽中，所述金属化栅极5位于多晶硅栅4的上表面；其特征在于，所述的P型基区2为两块分离的微型区域，分别位于两侧的P+接触区7与N+发射区6下表面；所述沟槽结构包括沟槽栅结构和沟槽场板结构，沟槽栅结构位于发射极结构的两侧，其侧面与N+发射区6、P型基区2、N-漂移区层1接触；沟槽场板结构位于两块分离的P型基区之间，其侧面只与N-漂移区层1接触，且沟槽栅结构和沟槽场板结构沿器件横向方向依次交替排列。
本发明总的技术方案，主要有两点，一是将如图2所示的常规绝缘栅双极管的P型基区结构进行改进，即把图1所示的常规IGBT的P型基区变为两块分离的微P型基区，微P型基区的结深和横向长度根据实际器件性能要求设计，但不与沟槽场板结构接触；二是加入沟槽场板结构，所述的沟槽场板结构其宽度和深度根据实际器件性能要求设计。本发明有用与当前商业IGBT相兼容的工艺流程。
本发明的有益效果为，通过提出新结构槽栅双极型晶体管(GFP-IGBT)，在不改变器件参数的前提下，优化了IGBT导通压降和关断损耗之间的折中关系，降低了功率损耗。
附图说明
图1是本发明的GFP-IGBT结构示意图；
图2是常规的IGBT结构示意图；
图3是常规的IGBT与本发明提供的GFP-IGBT的阈值电压比较图；
图4是常规的IGBT与本发明提供的GFP-IGBT的导通压降比较图；
图5是常规的IGBT与本发明提供的GFP-IGBT在相同集电极浓度下的关断特性比较图；
图6是常规的IGBT与本发明提供的GFP-IGBT在相同导通压降下的关断特性比较图；
图7是常规的IGBT与本发明提供的GFP-IGBT的折中曲线比较图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明提出的一种具有显著注入增强效果的槽栅双极型晶体管，结构示意图如图1，优化了IGBT导通压降和关断损耗之间的折中关系，降低了功率损耗。本发明的主要方案是适当缩小P型基区成为两块分离的区域，并在分离P型基区之间***沟槽场板结构。使得沟槽结构能更多的与N-漂移区层接触，形成积累层，从而提高发射极一侧的载流子浓度，获得低导通压降。并且，缩小P型基区也可以减少反偏PN结对N漂移区中空穴的抽取，对降低导通压降起辅助作用。
本发明的一种槽栅双极型晶体管，如图1所示，包括集电极结构、漂移区结构、发射极结构和沟槽结构；所述集电极结构包括P+集电极区10和位于P+集电极区10下表面的金属化集电极11；所述漂移区结构包括N+缓存层9和位于N+缓存层9上表面的N-漂移区层1，所述N+缓存层9位于P+集电极区10的上表面；所述发射极结构包括P型基区2、P+接触区7、N+发射区6和金属化发射极8，所述发射极结构位于N-漂移区层1的上层；所述N+发射区6位于器件元胞上表面的两端，且P+接触区7位于相邻两个沟槽结构之间，所述金属化发射极8位于P+接触区7和N+发射区6的上表面；所述沟槽结构由栅氧化层3、多晶硅栅4和金属化栅极5构成，所述栅氧化层3沿器件垂直方向延伸入N-漂移区层1中形成沟槽，所述栅氧化层3的侧面与P型基区2、N+发射区6和N+载流子存储层接触，所述多晶硅栅4位于沟槽中，所述金属化栅极5位于多晶硅栅4的上表面；其特征在于，所述的P型基区2为两块分离的微型区域；所述沟槽结构包括沟槽栅结构和沟槽场板结构，沟槽栅结构位于发射极结构的两侧，其侧面与N+发射区6、P型基区2、N-漂移区层1接触；沟槽场板结构位于两块分离的P型基区之间，其侧面只与N-漂移区层1接触，且沟槽栅结构和沟槽场板结构沿器件横向方向依次交替排列。本发明有用与当前商业IGBT相兼容的工艺流程。
本发明工作原理：在所述器件的金属化集电极11上加正电压，在金属化发射极8上加零电压，使栅极上加上大于阈值电压的正电压，则器件开启。由于GFP-IGBT中沟槽场板的存在，GFP-IGBT的沟槽结构与N-漂移区层接触的区域比C-IGBT更多，所以MIS结构形成积累层的效果更加显著，提高了发射极一侧载流子浓度，使电导调制更加充分，导通压降得以降低。由于微小的P型基区存在，减少了反偏PN结对N漂移区中空穴的抽取，提高了发射极一侧载流子的浓度，起到了辅助降低导通压降的作用。
当器件在相同集电极浓度下关断时，由于显著的电导调制效应，GFP-IGBT导通时有高浓度的载流子积累在发射极一侧，但是这些过剩载流子在器件关断过程中会被扩展的耗尽层迅速抽走，对电流下降时间基本没有影响。也就是说，GFP-IGBT在不影响关断功耗的前提下有更低的导通功耗。
另一方面，器件在相同导通压降关断时，由于注入增强效应，GFP-IGBT储存更少的过剩载流子在N缓冲层中，这部分载流子无法被耗尽层扫走，只能依靠复合来消除。所以，GFP-IGBTN缓冲层中更少的载流子储存导致更短的拖尾电流和更低的关断功耗。
对本发明提供的GFP-IGBT和常规IGBT(C-IGBT)结构进行仿真对比，进一步证实了本结构的优越性。图3给出了GFP-IGBT与C-IGBT的阈值电压对比。由于GFP-IGBT采用缩小P型基区的方法，不仅缩短了横向尺寸也缩短了纵向尺寸。为了保证公平比较，GFP-IGBT适当增大了P型基区的掺杂浓度，以确保GFP-IGBT拥有与C-IGBT一致的阻断能力和阈值电压；图4给出了GFP-IGBT和C-IGBT导通压降的对比。从图3可以看出，GFP-IGBT在沟槽场板的宽度为1μm(与C-IGBT沟槽栅的宽度一致)时，导通压降从1.80V降低到1.46V，实现了19％的降低量。而对于GFP-IGBT，其沟槽场板的参数可以根据需要进行优化，以获得更显著的电导调制效应。当沟槽场板的宽度增大到3μm时，GFP-IGBT实现了25％的导通压降降低量。对GFP-IGBT与C-IGBT的关断特性进行了仿真，其结果如图5所示.GFP-IGBT的电流下降时间与C-IGBT基本一致。图5内部给出了测试器件在感性负载下性能的电路图。
图6给出了GFP-IGBT和C-IGBT在导通压降均为1.46V下的关断曲线对比。由于关断时候，储存在N+缓存层中的少子只能依靠复合来移除，引起较长的电流拖尾，从而增大电流下降时间和关断功耗。而在相同导通压降下，由于显著的电导调制效应，GFP-IGBT在导通时有较少的少子储存在N+缓存层中。所以，GFP-IGBT拥有更短的电流下降时间。其结果如图7所示，相比与C-IGBT，GFP-IGBT的关断时间减少了233ns(89％)。图7给出了GFP-IGBT和C-IGBT的导通压降和关断损耗折中关系曲线。有图可知，GFP-IGBT拥有更加优化的导通压降和关断损耗的折中曲线。在导通压降为1.46V下，GFP-IGBT的关断损耗为3.51mJ/cm2，C-IGBT的关断损耗为7.48mJ/cm2。GFP-IGBT的关断损耗比C-IGBT少3.97mJ/cm2(53％)。
通过对导通、关断状态下的关键参数比较，直观地展示出了本发明结构相对与常规IGBT结构在中高压功率半导体器件应用上所具有的性能优势。

Claims (1)

1.一种槽栅双极型晶体管，包括集电极结构、漂移区结构、发射极结构和沟槽结构；所述集电极结构包括P+集电极区(10)和位于P+集电极区(10)下表面的金属化集电极(11)；所述漂移区结构包括N+缓存层(9)和位于N+缓存层(9)上表面的N-漂移区层(1)，所述N+缓存层(9)位于P+集电极区(10)的上表面；所述发射极结构包括P型基区(2)、P+接触区(7)、N+发射区(6)和金属化发射极(8)，所述发射极结构位于N-漂移区层(1)的上层；所述N+发射区(6)位于器件元胞上表面的两端，所述P+接触区(7)与N+发射区(6)并列设置，所述金属化发射极(8)位于P+接触区(7)和N+发射区(6)的上表面；所述沟槽结构由栅氧化层(3)、多晶硅栅(4)和金属化栅极(5)构成，所述栅氧化层(3)沿器件垂直方向延伸入N-漂移区层(1)中形成沟槽，所述栅氧化层(3)的侧面与P型基区(2)、N+发射区(6)接触，所述多晶硅栅(4)位于沟槽中，所述金属化栅极(5)位于多晶硅栅(4)的上表面；其特征在于，所述P型基区(2)为两块分离的微型区域，分别位于两侧的P+接触区(7)与N+发射区(6)下表面；所述沟槽结构包括沟槽栅结构和沟槽场板结构，沟槽栅结构位于发射极结构的两侧，沟槽栅结构的侧面与N+发射区(6)、P型基区(2)、N-漂移区层(1)接触；沟槽场板结构位于两块分离的P型基区(2)之间，沟槽场板结构的侧面只与N-漂移区层(1)接触，且沟槽栅结构和沟槽场板结构沿器件横向方向依次交替排列。
CN201710082601.5A 2017-02-16 2017-02-16 一种槽栅双极型晶体管 Pending CN106783990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710082601.5A CN106783990A (zh) 2017-02-16 2017-02-16 一种槽栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710082601.5A CN106783990A (zh) 2017-02-16 2017-02-16 一种槽栅双极型晶体管

Publications (1)

Publication Number Publication Date
CN106783990A true CN106783990A (zh) 2017-05-31

Family

ID=58957421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710082601.5A Pending CN106783990A (zh) 2017-02-16 2017-02-16 一种槽栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN106783990A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302020A (zh) * 2017-06-19 2017-10-27 西安理工大学 一种沟槽栅rc‑igbt及其制备方法
CN108922923A (zh) * 2018-07-10 2018-11-30 电子科技大学 一种槽栅双极型晶体管
CN109300975A (zh) * 2018-09-29 2019-02-01 电子科技大学 一种具有低电磁干扰噪声特性的槽栅双极型晶体管
CN117650169A (zh) * 2024-01-30 2024-03-05 深圳天狼芯半导体有限公司 沟槽栅igbt的结构、制造方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
CN105355655A (zh) * 2015-11-16 2016-02-24 电子科技大学 一种槽栅双极型晶体管
WO2016072144A1 (ja) * 2014-11-04 2016-05-12 トヨタ自動車株式会社 半導体装置
US20160336394A1 (en) * 2015-05-14 2016-11-17 Alpha And Omega Semiconductor Incorporated New dual-gate trench igbt with buried floating p-type shield

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
WO2016072144A1 (ja) * 2014-11-04 2016-05-12 トヨタ自動車株式会社 半導体装置
US20160336394A1 (en) * 2015-05-14 2016-11-17 Alpha And Omega Semiconductor Incorporated New dual-gate trench igbt with buried floating p-type shield
CN105355655A (zh) * 2015-11-16 2016-02-24 电子科技大学 一种槽栅双极型晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302020A (zh) * 2017-06-19 2017-10-27 西安理工大学 一种沟槽栅rc‑igbt及其制备方法
CN108922923A (zh) * 2018-07-10 2018-11-30 电子科技大学 一种槽栅双极型晶体管
CN109300975A (zh) * 2018-09-29 2019-02-01 电子科技大学 一种具有低电磁干扰噪声特性的槽栅双极型晶体管
CN109300975B (zh) * 2018-09-29 2021-03-30 电子科技大学 一种具有低电磁干扰噪声特性的槽栅双极型晶体管
CN117650169A (zh) * 2024-01-30 2024-03-05 深圳天狼芯半导体有限公司 沟槽栅igbt的结构、制造方法及电子设备

Similar Documents

Publication Publication Date Title
CN109768080B (zh) 一种具有mos控制空穴通路的igbt器件
CN105742346B (zh) 双***沟槽栅电荷存储型rc-igbt及其制造方法
CN103794647B (zh) 一种双向igbt器件及其制作方法
CN105932042A (zh) 一种双***沟槽栅电荷存储型igbt及其制造方法
CN106783990A (zh) 一种槽栅双极型晶体管
CN109192772A (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN102169892B (zh) 一种增强型平面绝缘栅双极型晶体管
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN102779842A (zh) 一种变形槽栅介质的cstbt器件
CN102201439A (zh) 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN109728084A (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN110400840A (zh) 一种抑制电压回折现象的rc-ligbt器件
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
CN102306657A (zh) 一种具有浮空埋层的绝缘栅双极型晶体管
CN105047705A (zh) 一种电子注入增强型的高压igbt及其制造方法
CN103956381B (zh) 一种mos栅控晶闸管
CN102800691A (zh) 一种载流子储存槽栅双极型晶体管
CN108493242A (zh) 一种优化体内电场的载流子增强型igbt器件
CN105845718B (zh) 一种4H-SiC沟槽型绝缘栅双极型晶体管
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN105047704B (zh) 一种具有连通型存储层的高压igbt及其制造方法
CN102354706A (zh) 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531