CN109728084A

CN109728084A - 一种具有深槽电场屏蔽结构的平面栅igbt器件

Info

Publication number: CN109728084A
Application number: CN201811472217.7A
Authority: CN
Inventors: 易波; 李平
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2018-12-04
Filing date: 2018-12-04
Publication date: 2019-05-07
Anticipated expiration: 2038-12-04
Also published as: CN109728084B

Abstract

本发明涉及功率半导体领域，提供一种具有深槽电场屏蔽结构的平面栅IGBT器件，用以克服现有的具有载流子存储层的槽栅IGBT栅驱电荷过大、短路安全工作区较小以及CSL层浓度受限的问题；本发明将传统用于制作槽栅IGBT沟道的深槽与槽底部的P型埋层结合构成电场屏蔽结构，实现对载流子存储层电位的钳位；并且，一个IGBT元胞内设置有多个深槽；从而使得本发明IGBT的载流子存储层的浓度能够比传统IGBT高很多，能够具有更高的阴极注入效率，获得更优的导通压降和关断损耗的折中关系。同时，由于采用平面栅和电场屏蔽结构，本发明IGBT具有更低的栅驱动功耗和更低的饱和电流密度，从而提高了IGBT的安全工作区。

Description

一种具有深槽电场屏蔽结构的平面栅IGBT器件

技术领域

本发明涉及功率半导体领域，具体提供一种具有低导通压降，低驱动功耗和高短路安全工作区的快速关断特性的IGBT器件。

背景技术

IGBT折中了BJT的低导通压降和MOSFET快速开关的特点，因而被广泛应用于电力电子***。根据IGBT栅的结构，可以将IGBT分为槽栅和平面栅两类；平面栅具有较低的栅驱动损耗，并且饱和电流密度较低，短路安全工作区较大，但是由于存在JEFT区，其导通压降较大；槽栅则消除了JEFT区，从而其导通压降较小，但是由于沟道密度较大，其栅驱动损耗较大，饱和电流密度较高，从而短路安全工作区较小。

同时，由于IGBT导通时阳极注入大量非平衡载流子来形成电导调制效应以降低导通压降；其关断时，漂移区的少数载流子需要一段时间才能消失，从而使得IGBT关断速度较慢。为了进一步优化IGBT导通压降和关断速度的折中关系，具有载流子存储层(CarrierStored Layer：CSL)的IGBT被提出，如图6所示，该IGBT采用载流子存储层来提高IGBT阴极的注入效率，从而可以降低阳极的注入效率来获得相同的导通压降；这样，IGBT在关断时，由于阳极注入较低，关断时间被大大降低。对于如图6所示的具有载流子存储层的IGBT，随着CSL层的浓度的提高，器件将获得更优的性能；但是，当CSL浓度超过一定值时，IGBT 的耐压就会急剧下降，同时，如图6所示的槽栅结构沟道密度很大，这将极大地增大IGBT 的栅驱动电荷，并且导致IGBT饱和电流密度很高，使得IGBT的短路安全工作区极大地降低。为了提高CSL的浓度，具有浮空P埋层的槽栅IGBT被提出，如图7，该结构可以使得 CSL的浓度进一步提高，有助于优化器件性能；但是该器件的栅驱动电荷和短路安全工作区并没有得到改善，并且CSL的浓度仍然不能过高，不然IGBT的击穿电压将急剧降低。进一步，一种具有自偏置PMOS钳位CSL层的结构被提出，如文献《Li P,Lyu X,Cheng J,et al.“A low on-state voltage and saturation current TIGBT with self-biased pMOS,”IEEE Electron Device Letters,2016,37(11):1470-1472》，该结构很好地解决的CSL层浓度不能过高的问题，但是由于仍然采用深槽作为IGBT的栅，所以IGBT的栅电荷密度仍然较高，弥勒电容较大。

发明内容

本发明的目的在于针对现有的具有载流子存储层的槽栅IGBT栅驱电荷过大、短路安全工作区较小以及CSL层浓度受限的问题，提出一种新型具有载流子存储层的平面栅IGBT。

为实现该目的，本发明采用的技术方案为：

一种具有载流子存储层的IGBT器件，包括：

耐压区1；

设置于耐压区1上的N型载流子存储层3；

设置于N型载流子存储层3上的N型JFET区2以及与之相邻的P型基区6；

设置在P型基区6内的阴极N型源区4及P型体接触区5；

设置于半导体区上表面的多个结构相同的深入至耐压区1的深槽，所述深槽贯穿所述体接触区5、P型基区6与N型载流子存储层3，且深槽与深槽之间的N型载流子存储层3替换为N型半导体区17；每个深槽下方均设置有位于耐压区1中的P型埋层7，且P型埋层7与深槽底部相接触；

设置于半导体区上表面的栅氧化层10和阴极金属13，所述栅氧化层10覆盖了部分或全部N型JFET区2、部分P型基区6及部分阴极源区4，所述阴极金属13覆盖部分阴极源区4、体接触区5及所有深槽，且所述栅氧化层10与阴极金属13不接触；

设置于栅氧化层10上的重掺杂多晶硅11；

设置于重掺杂多晶硅11上的作为栅电极金属12；

所述深槽由槽壁介质层15和槽内导体16构成；

设置在耐压区1下的N型缓冲层9，设置在N型缓冲层9下的P型阳极区8，设置在P 型阳极区8下的阳极金属14。

进一步的，所述N型半导体区17的掺杂浓度小于或等于所述N型载流子存储层3的掺杂浓度。

所述多个P型埋层7之间被耐压区1分隔、或者连接在一起。

本发明的有益效果在于：

本发明提供一种具有载流子存储层的平面栅IGBT器件，将传统用于制作槽栅IGBT沟道的深槽与槽底部的P型埋层结合构成电场屏蔽结构，实现对载流子存储层电位的钳位；其钳位原理在于，当IGBT阳极电压升高时，P型埋层、深槽、N型半导体区17以及基区6构成的PMOS将自动开启，从而P型埋层将通过开启的P型沟道和阴极连接在一起，漂移区产生的空穴电流将通过开启的P型沟道而流向阴极。由于绝大部分空穴电流不再流过反偏的由载流子存储层3和P型基区6构成的反偏PN结，从而，该PN结的反偏电压不再继续增加，击穿将不再提前发生在这个重掺杂的反偏PN结上。并且，一个IGBT元胞内设置有多个深槽来增加自动开启的P型沟道密度，可以流过更多的空穴电流，从而增强电场屏蔽的效果；从而使得本发明IGBT的载流子存储层的浓度能够比传统IGBT高很多，能够具有更高的阴极注入效率，获得更低的导通压降。同时，由于载流子存储层电位被电场屏蔽结构很好地钳位，IGBT的nMOS沟道的漏极电位很低，从而本发明的IGBT在开启情况下具有较低的饱和电流密度，有利于提高IGBT的安全工作区。另外，由于深槽的电场屏蔽作用，可以使得平面栅IGBT的JFET区2的掺杂浓度很大程度地提高，加上更高的载流子存储层浓度，从而使得平面栅IGBT的工作电流密度能够比槽栅IGBT更高，同时饱和电流密度却能更低。综上，本发明的IGBT具有平面栅IGBT低的饱和电流密度、低的栅驱动电荷以及槽栅IGBT低的导通压降的特性，且具有更好的导通压降和关断损耗的折中关系。

附图说明

图1为本发明实施例1中一种具有载流子存储层的平面栅IGBT元胞结构示意图。

图2为本发明实施例2中一种具有载流子存储层的平面栅IGBT元胞结构示意图。

图3为本发明实施例2中一种具有载流子存储层的平面栅IGBT元胞结构沿AA’的切面示意图。

图4本发明IGBT实施例2中具有三个深槽时的输出特性和传统具有浮空P埋层的槽栅IGBT输出特性对比。

图5本发明IGBT实施例2中具有三个深槽时的开启栅电荷密度和传统具有浮空P埋层的槽栅IGBT开启栅电荷密度的对比。

图6为现有具有载流子存储层的槽栅IGBT元胞结构示意图。

图7为现有具有载流子存储层和浮空P埋层的槽栅IGBT元胞结构示意图

具体实施方式

下面结合附图和实施例对本发明做进一步详细说明。

实施例1

本实施例提供一种具有载流子存储层的平面栅IGBT器件，其元胞结构如图1所示，

作为耐压区的N型轻掺杂区1；

设置于耐压区1上的N型载流子存储层3；

设置在基区6内的作为阴极源区的N⁺型重掺杂区4以及作为体接触区的P⁺重掺杂区5；

设置于半导体区上表面的多个结构相同的深入至耐压区1的深槽，所述深槽贯穿所述体接触区5、P型基区6与N型载流子存储层3，且深槽与深槽之间的N型载流子存储层3替换为掺杂浓度小于或等于所述N型载流子存储层3的N型半导体区17；深槽由槽壁介质层1 5和槽内导体16构成，每个深槽下方均设置有位于耐压区1中的P型埋层7，且P型埋层7 与槽壁介质层15相接触，深槽与P型埋层共同构成一个电场屏蔽结构的一部分；

设置于半导体(N型JFET区2与P型半导体区6)上表面的栅氧化层10和阴极金属13，所述栅氧化层10覆盖了部分或全部N型JFET区2、部分P型半导体区6及部分阴极源区4；所述阴极金属13覆盖部分阴极源区4、体接触区5及所有深槽(槽壁介质层15和槽内导体1 6)；

设置于栅氧化层10上的重掺杂多晶硅11，设置于重掺杂多晶硅11上的作为栅电极金属 12；

设置于耐压区1下的N型缓冲层9，设置在N型缓冲层9下的P型阳极区8，设置在P 型阳极区8下的阳极金属14。

该电场屏蔽层的原理在于：当阳极电压升高时，由P型埋层7、N型区17或者N型区17以及位于17和P型埋层7之间的耐压区1、P型基区6以及深槽侧壁共同构成的一个PMOS的沟道将自动开启，耐压区产生的空穴电流将由P型沟道流向阴极。由于绝大部分空穴电流不再经过反偏的由载流子存储层3和基区6构成的PN结，所以该PN结反偏电压不再增加，从而避免其提前击穿。并且随着深槽的增多，P型沟道密度增加，更多的空穴电流将由P型沟道流走，从而增强电场屏蔽效果。由于需要P型沟道在较低的阳极电压下自动开启，所以作为PMOS的N型基区的17区掺杂不能过高，当载流子存储层浓度很高时，N区17浓度应该被限制小于载流子存储层浓度。该实施例的特点在于只将传统结构的深槽作为电场屏蔽结构的一部分而不作为IGBT的栅，IGBT的栅则采用平面结构，从而可以提高其安全工作区和降低其栅驱动电荷，并且载流子存储层电位被很好地屏蔽，掺杂浓度不受限制，从而可以获得更优的导通压降和关断损耗的折中。

本实施例的IGBT除了N型JFET区2和载流子存储层之外均和传统具有浮空P埋层电场屏蔽结构的槽栅IGBT具有相同的各区掺杂和耐压区厚度；耐压区1的浓度为1.2×10¹⁴cm^-3、厚度为120μm，P型阳极区8的峰值浓度为3×10¹⁸cm^-3，N型缓冲层9的峰值浓度2 ×10¹⁶cm^-3，栅氧化层10区以及槽壁介质层15区(也是传统槽栅IGBT的栅氧)厚度为50 nm。传统槽栅IGBT的载流子存储层厚度为2μm、浓度设置为1×10¹⁷cm^-3以达到1200V的耐压等级；本发明的IGBT的平面栅的N型JFET区2的浓度设置为3×10¹⁶cm^-3，载流子存储层厚度为2μm、浓度设置为1×10¹⁸cm^-3以达到1200V的耐压等级。可以看出，在相同的耐压下，本发明的IGBT载流子存储层浓度可以比传统具有电场屏蔽层的槽栅IGBT结构高出一个数量级。

如图4所示为本发明的IGBT和传统具有浮空P埋层的槽栅IGBT输出电流的对比，可以看出，在实现相同导通压降的设计参数下，传统槽栅IGBT随着阳极电压的升高，输出特性很快出现不饱和、电流急剧增大的现象，IGBT将很快烧毁。而由于本发明具有改进的电场屏蔽结构，本发明的IGBT的饱和电流密度比传统槽栅IGBT降低了约40％，并且在很高电压下依然具有电流饱和特性，这极大地提高了IGBT的安全工作区。而从图5可以看出，在相同的导通压降下本发明IGBT具有更低的开启栅电荷密度，降低了约76％；需要指出的是图4、图5所示的结果为本发明的IGBT在未进行参数优化的情况下得到的。

实施例2

本实施例提供一种具有载流子存储层的平面栅IGBT器件，其元胞结构如图2所示，沿 AA’的切面示意图如图3所示；

其与实施例1的不同在于：沟道电流的方向与深槽的侧壁平行或近似平行。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims

1.一种具有深槽电场屏蔽结构的平面栅IGBT器件，包括：

耐压区(1)；

设置于耐压区上的N型载流子存储层(3)；

设置于N型载流子存储层(3)上的N型JFET区(2)以及与之相邻的P型基区(6)；

设置在P型基区(6)内的阴极N型源区(4)及P型体接触区(5)；

设置于半导体区上表面的多个结构相同的深入至耐压区的深槽，所述深槽贯穿所述P型体接触区(5)、P型基区(6)与N型载流子存储层(3)，且深槽与深槽之间的N型载流子存储层(3)替换为N型半导体区(17)；每个深槽下方均设置有位于耐压区中的P型埋层(7)，且P型埋层与深槽底部相接触；

设置于半导体区上表面的栅氧化层(10)和阴极金属(13)，所述栅氧化层覆盖了部分或全部N型JFET区(2)、部分P型基区(6)及部分阴极源区(4)，所述阴极金属覆盖部分阴极源区(4)、体接触区(5)及所有深槽，且所述栅氧化层与阴极金属不接触；

设置于栅氧化层(10)上的重掺杂多晶硅(11)；

设置于重掺杂多晶硅(11)上的作为栅电极金属(12)；

所述深槽由槽壁介质层(15)和槽内导体(16)构成；

设置在耐压区下的N型缓冲层(9)，设置在N型缓冲层下的P型阳极区(8)，设置在P型阳极区下的阳极金属(14)。

2.按权利要求1所述具有载流子存储层的IGBT器件，其特征在于，所述N型半导体区(17)的掺杂浓度小于或等于所述N型载流子存储层(3)的掺杂浓度。

3.按权利要求1所述具有载流子存储层的IGBT器件，其特征在于，所述多个P型埋层(7)之间被耐压区分隔、或者连接在一起。