CN106783586B - 一种改善存储器单元字线化学机械研磨工艺窗口的方法 - Google Patents

一种改善存储器单元字线化学机械研磨工艺窗口的方法 Download PDF

Info

Publication number
CN106783586B
CN106783586B CN201710079403.3A CN201710079403A CN106783586B CN 106783586 B CN106783586 B CN 106783586B CN 201710079403 A CN201710079403 A CN 201710079403A CN 106783586 B CN106783586 B CN 106783586B
Authority
CN
China
Prior art keywords
word line
chemical mechanical
mechanical polishing
floating gate
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710079403.3A
Other languages
English (en)
Other versions
CN106783586A (zh
Inventor
陈宏�
曹子贵
王哲献
王卉
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710079403.3A priority Critical patent/CN106783586B/zh
Publication of CN106783586A publication Critical patent/CN106783586A/zh
Application granted granted Critical
Publication of CN106783586B publication Critical patent/CN106783586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种改善存储器单元字线化学机械研磨工艺窗口的方法,包括:第一步骤:形成具有存储器单元字线的半导体结构;第二步骤:对半导体结构执行化学机械研磨处理;第三步骤:在半导体结构上形成硬掩膜层;第四步骤:对硬掩膜层进行刻蚀,从而在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物。在本发明中,在存储器单元字线化学机械研磨工艺暴露浮栅隔离侧墙氮化硅的情况下,由于在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物,从而防止浮栅隔离侧墙被诸如磷酸之类的溶液腐蚀,因此能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口。

Description

一种改善存储器单元字线化学机械研磨工艺窗口的方法
技术领域
本发明涉及半导体制造领域;具体地,本发明涉及存储器制造领域;而且,更具体地说,本发明涉及一种改善存储器单元字线化学机械研磨工艺窗口的方法。
背景技术
化学机械研磨(CMP,chemical mechanical polishing,也称为化学机械抛光)目前被广泛用于半导体制造过程中的表面平坦化工艺处理。化学机械研磨的过程是把晶圆放在旋转的研磨垫上,再加一定的压力,用化学研磨液来研磨晶圆以使晶圆平坦化。在化学机械研磨设备对硅片进行研磨的过程中,研磨剂(抛光液)通过管路流在研磨垫上,在研磨过程中起到润滑作用,并且研磨剂也可与所研磨的硅片起适当的化学反应,提高研磨去除速度。
如图3所示,其为现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图,每个存储单元包括衬底10,形成在衬底10中的源极12和漏极11,及位于所述衬底上的栅极结构,在所述漏极11上引出有位线20,在所述源极12上引出有源线30,以及位于所述源线30和位线20之间的字线40。
一方面,如果化学机械研磨工艺的字线关键尺寸较小,字线化学机械研磨工艺会导致出现侧墙SiN材料被刻蚀的问题。具体地,图3示意性地示出了化学机械研磨工艺的存储单元关键尺寸较小的情况。如图3所示,在后续字线化学机械研磨工艺中的字线关键尺寸较小(例如,字线关键尺寸小于220nm)时,会导致出现露出侧墙氮化硅SiN材料(即,露出浮栅隔离侧墙41)的问题。
另一方面,如果化学机械研磨工艺的字线关键尺寸较大(例如,字线关键尺寸大于270nm),会出现字线残留而在阻挡浮栅氮化硅的去除处理中阻挡浮栅氮化硅。
因此,希望提供一种能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口的方法。
为了实现上述技术目的,根据本发明,提供了一种改善存储器单元字线化学机械研磨工艺窗口的方法,其包括:第一步骤:形成具有存储器单元字线的半导体结构;第二步骤:对半导体结构执行化学机械研磨处理;第三步骤:在半导体结构上形成硬掩膜层;第四步骤:对硬掩膜层进行刻蚀,从而在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,所述半导体结构的存储器区域包括衬底、成在衬底中的源极和漏极以及位于所述衬底上的浮栅结构,两个浮栅结构之间具有源极多晶硅,浮栅结构侧部形成有浮栅隔离侧墙。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,在所述化学机械研磨处理中,存储器单元字线的关键尺寸较小。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,在所述化学机械研磨处理中,存储器单元字线的关键尺寸小于220nm。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,在所述化学机械研磨处理之后,存储器单元字线暴露出与存储器单元字线邻接的浮栅隔离侧墙。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,浮栅隔离侧墙的材料是氮化硅。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,所述硬掩膜层的材料是正硅酸乙脂。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,所述化学机械研磨处理用于对字线多晶硅进行平坦化。
优选地,在所述的改善存储器单元字线化学机械研磨工艺窗口的方法中,所述改善存储器单元字线化学机械研磨工艺窗口的方法用于制造分栅结构存储器。
在本发明中,在存储器单元字线化学机械研磨工艺暴露浮栅隔离侧墙氮化硅的情况下,由于在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物,从而防止浮栅隔离侧墙被诸如磷酸之类的溶液腐蚀,因此能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图。
图2示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的具体工艺步骤的器件结构示意图。
图3示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的具体工艺步骤的器件结构示意图。
图4示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的具体工艺步骤的器件结构示意图。
图5示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的具体工艺步骤的器件结构示意图。
图6示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的流程图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
首先,需要说明的是,除非另有规定,此处使用的所有技术和/或科技术语的意思与本发明所属的领域的普通技术人员所理解的一般意义相同。虽然与本文描述的方法和材料类似或等效的方法和材料可在本发明的应用和测试中使用,但是下面将描述示例的方法和/或材料。在出现冲突的情况下,以包含定义的专利说明书为准。此外,材料、方法和示例仅仅是示例性的,而非必然用于限制目的。
图3示意性地示出了根据本发明优选实施例的存储单元关键尺寸较小的情况,而且示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的一个具体工艺步骤的器件结构示意图。图4和图5同样示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的具体工艺步骤的器件结构示意图。此外,图6示意性地示出了根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法的流程图。
例如,图2、图3、图4、图5和图6中所示的所述改善存储器单元字线化学机械研磨工艺窗口的方法用于制造分栅结构存储器。
具体地,如图2、图3、图4、图5和图6所示,根据本发明优选实施例的改善存储器单元字线化学机械研磨工艺窗口的方法包括:
第一步骤S1:形成具有存储器单元字线的半导体结构;
具体地,图2示出了所述半导体结构的存储器区域的具体器件结构的部分细节。此时,如图2所示,由于字线40较高,需要对字线40进行化学机械研磨处理。
具体地,所述半导体结构的存储器区域包括:衬底10,形成在衬底10中的源极12和漏极11,及位于所述衬底上的栅极结构,在所述漏极11上引出有位线20,在所述源极12上引出有源线30,以及位于所述源线30和位线20之间的字线40。栅极结构具有形成在栅极结构和字线40之间的浮栅隔离侧墙41。
例如,浮栅隔离侧墙41的材料是氮化硅。
第二步骤S2:对半导体结构执行化学机械研磨处理。例如,在具体优选实施方式中,优选地,所述化学机械研磨处理用于对字线多晶硅进行平坦化。
而且,在所述化学机械研磨处理中,存储器单元字线的关键尺寸较小,例如存储器单元字线的关键尺寸小于220nm;在这种情况下,如图3所示,在所述化学机械研磨处理之后,存储器单元字线暴露出与存储器单元字线邻接的浮栅隔离侧墙41。
第三步骤S3:在半导体结构上形成硬掩膜层50,如图5所示;
例如,在具体优选实施方式中,优选地,所述硬掩膜层50的材料是正硅酸乙脂TEOS。
第四步骤S4:对硬掩膜层50进行刻蚀,从而在暴露的浮栅隔离侧墙41上形成硬掩膜覆盖物51,如图6所示;换言之,在第四步骤S4,对硬掩膜层50进行刻蚀,而仅仅留下暴露的浮栅隔离侧墙41上的硬掩膜层50(硬掩膜覆盖物51)。
在本发明中,在存储器单元字线化学机械研磨工艺暴露浮栅隔离侧墙氮化硅的情况下,由于在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物,从而防止浮栅隔离侧墙被诸如磷酸H3PO4之类的溶液腐蚀,因此能够有效地改善字线关键尺寸较小的情况下的存储器单元字线化学机械研磨工艺窗口。例如,本发明能够有效地改善存储器单元字线的关键尺寸小于220nm的情况下的存储器单元字线化学机械研磨工艺窗口。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个元素”的引述意味着对一个或多个元素的引述,并且包括本领域技术人员已知的它的等价物。类似地,作为另一示例,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
而且,本发明实施例的方法和/或***的实现可包括手动、自动或组合地执行所选任务。而且,根据本发明的方法和/或***的实施例的实际器械和设备,可利用操作***通过硬件、软件或其组合实现几个所选任务。

Claims (7)

1.一种改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于包括:
第一步骤:形成具有存储器单元字线的半导体结构,所述半导体结构的存储器区域包括衬底、形成在衬底中的源极和漏极以及位于所述衬底上的浮栅结构,在所述漏极上引出有位线,在所述源极上引出有源线,所述存储器单元字线位于所述源线和位线之间;
第二步骤:对半导体结构执行化学机械研磨处理,在所述化学机械研磨处理中,存储器单元字线的关键尺寸小于220nm,在所述化学机械研磨处理之后,存储器单元字线暴露出与存储器单元字线邻接的浮栅隔离侧墙;
第三步骤:在半导体结构上形成硬掩膜层;
第四步骤:对硬掩膜层进行刻蚀,从而在暴露的浮栅隔离侧墙上形成硬掩膜覆盖物,所述硬掩膜覆盖物暴露出所述存储器单元字线的部分顶面,以控制所述存储器单元字线在后续字线化学机械研磨工艺中的关键尺寸。
2.根据权利要求1所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,两个浮栅结构之间具有源极多晶硅。
3.根据权利要求2所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,栅极结构具有形成在栅极结构和字线之间的浮栅隔离侧墙。
4.根据权利要求1或2所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,浮栅隔离侧墙的材料是氮化硅。
5.根据权利要求1或2所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,所述硬掩膜层的材料是正硅酸乙脂。
6.根据权利要求1或2所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,所述化学机械研磨处理用于对字线多晶硅进行平坦化。
7.根据权利要求1或2所述的改善存储器单元字线化学机械研磨工艺窗口的方法,其特征在于,所述改善存储器单元字线化学机械研磨工艺窗口的方法用于制造分栅结构存储器。
CN201710079403.3A 2017-02-14 2017-02-14 一种改善存储器单元字线化学机械研磨工艺窗口的方法 Active CN106783586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710079403.3A CN106783586B (zh) 2017-02-14 2017-02-14 一种改善存储器单元字线化学机械研磨工艺窗口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710079403.3A CN106783586B (zh) 2017-02-14 2017-02-14 一种改善存储器单元字线化学机械研磨工艺窗口的方法

Publications (2)

Publication Number Publication Date
CN106783586A CN106783586A (zh) 2017-05-31
CN106783586B true CN106783586B (zh) 2020-06-16

Family

ID=58957091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710079403.3A Active CN106783586B (zh) 2017-02-14 2017-02-14 一种改善存储器单元字线化学机械研磨工艺窗口的方法

Country Status (1)

Country Link
CN (1) CN106783586B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119403B (zh) * 2017-06-22 2020-11-27 中芯国际集成电路制造(上海)有限公司 用于形成字线的掩膜版、半导体存储器件以及测试结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948698A (en) * 1996-10-15 1999-09-07 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using chemical mechanical polishing
US6569770B2 (en) * 2001-06-28 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Method for improving oxide erosion of tungsten CMP operations
CN102200686A (zh) * 2010-03-26 2011-09-28 中芯国际集成电路制造(上海)有限公司 掩膜版版图及其监测化学机械研磨工艺窗口的方法
CN103346127A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 闪存器件结构以及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948698A (en) * 1996-10-15 1999-09-07 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using chemical mechanical polishing
US6569770B2 (en) * 2001-06-28 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Method for improving oxide erosion of tungsten CMP operations
CN102200686A (zh) * 2010-03-26 2011-09-28 中芯国际集成电路制造(上海)有限公司 掩膜版版图及其监测化学机械研磨工艺窗口的方法
CN103346127A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 闪存器件结构以及制作方法

Also Published As

Publication number Publication date
CN106783586A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US7452817B2 (en) CMP method providing reduced thickness variations
US9379222B2 (en) Method of making a split gate non-volatile memory (NVM) cell
CN103227111B (zh) 半导体器件的制造方法
CN104979295B (zh) 嵌入式分栅闪存器件的制造方法
CN106783586B (zh) 一种改善存储器单元字线化学机械研磨工艺窗口的方法
US10784117B2 (en) Defect relieving method for floating gate, and semiconductor structure
US9076735B2 (en) Methods for fabricating integrated circuits using chemical mechanical polishing
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
JP2005203394A (ja) 半導体装置の製造方法
CN111435639A (zh) 半导体结构及其形成方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN103862364A (zh) 研磨垫、研磨机台及研磨方法
CN104078346A (zh) 半导体器件的平坦化方法
US20020137307A1 (en) Method for forming isolation layer of semiconductor device
CN106558486B (zh) 去除半导体基片掩膜层的方法
US20080014751A1 (en) Method of manufacturing semiconductor device
CN108878363B (zh) 半导体结构及其形成方法
US20150348789A1 (en) Semiconductor process
CN109216259A (zh) 一种存储器的制作方法
US20080153183A1 (en) Floating gate process methodology
CN100565812C (zh) 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法
US20120264302A1 (en) Chemical mechanical polishing process
CN110459478B (zh) 分栅快闪存储器及其形成方法
CN111968913A (zh) 半导体器件的制备方法
US8288280B2 (en) Conductor removal process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant