CN109119403B - 用于形成字线的掩膜版、半导体存储器件以及测试结构 - Google Patents

Abstract

本发明公开了一种用于形成字线的掩膜版、半导体存储器件以及测试结构，所述掩膜版包括两个以上的间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形、引线焊垫图形以及连接线图形仅分布在相互垂直的第一方向上和第二方向上，则所述用于形成字线的掩膜版的布局整齐、且都呈直角分布。相应的，所述半导体存储器件中用于连接存储单元阵列的字线的连接结构、引线焊垫以及连接线也仅分布在相互垂直的第一方向上和第二方向上，即字线中不会存在斜线的部分，因此，形成的所述字线的连接线的线宽均一，能够提高半导体存储器件的性能。另外所述测试结构用于检验字线的有效性。

Description

用于形成字线的掩膜版、半导体存储器件以及测试结构

技术领域

本发明涉及半导体制造领域，特别涉及一种用于形成字线的掩膜版、半导体存储器件以及测试结构。

背景技术

近年来，闪存作为半导体存储器件中的一种，在半导体存储技术领域中发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和读取等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

通常，半导体存储器件包括存储单元阵列和连接所述存储单元阵列的字线(WordLine，WL)，随着半导体存储器件尺寸的急剧缩小(如缩小到24nm及以下尺寸时)，采用传统的用于形成WL的掩膜版来制造得到的字线，容易出现字线中线宽不均匀的情况，导致半导体存储器件的性能欠佳。

因此，有必要提供一种新的用于形成字线的掩膜版。

发明内容

本发明所要解决的技术问题是提供一种用于能够形成线宽均一的字线的掩膜版，以提高半导体存储器件的性能；同时提供一测试结构，为得到高性能的半导体存储器件提供更加合理合适的掩膜版。

为解决上述技术问题，本发明提供的用于形成字线的掩膜版包括两个以上的间隔排列的图形单元，其中，

所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；

所述图形单元之间的所述连接线图形沿第一方向间隔排列；

所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；

所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；

所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。

进一步的，在所述的用于形成字线的掩膜版中，所述连接结构图形的各个部分沿所述第一方向延伸；所述连接结构图形在所述掩膜版厚度方向上的投影呈T形，并包括连接尾图形和连接头图形，所述连接尾图形与所述连接线图形相连，所述连接头图形与所述引线焊垫图形相连；所述连接尾图形在所述第二方向上的尺寸小于所述连接头图形在所述第二方向上的尺寸。

可选的，在所述的用于形成字线的掩膜版中，至少其中之一所述图形单元的连接尾图形在第二方向上的两侧分别设置有第一凸角；所述图形单元的所述第一凸角与其中一个相邻图形单元的连接线图形在同一直线上。

可选的，在所述的用于形成字线的掩膜版中，所述第一凸角均位于所述连接尾图形在所述第一方向上的中间位置。

可选的，在所述的用于形成字线的掩膜版中，至少其中之一所述图形单元的连接头图形在第二方向上的至少一侧设置有第二凸角；所述图形单元的所述第二凸角与其中一个相邻图形单元的第一凸角在同一直线上。

可选的，在所述的用于形成字线的掩膜版中，至少其中之一所述图形单元的连接头图形在第二方向上的一侧还设置有第三凸角；所述图形单元的所述第三凸角与其中一个相邻图形单元的第二凸角在同一直线上。

可选的，在所述的用于形成字线的掩膜版中，所述第一凸角、第二凸角、第三凸角为长方形。

可选的，在所述的用于形成字线的掩膜版中，所述图形单元按照拟定顺序依次间隔排列；按照所述拟定顺序排列的图形单元的引线焊盘图形在所述第一方向上的尺寸递增、连接线图形用来与连接结构图形连接的端部在所述第二方向上越来越突出。

可选的，在所述的用于形成字线的掩膜版中，所述引线焊盘图形、连接线图形为长方形。

相应的，根据本发明的另一面，本发明还提供一种半导体存储器件，所述半导体存储器件包括存储单元阵列和连接所述存储单元阵列的字线，所述字线包括两个以上的间隔排列的字线单元，其中，

所述字线单元包括引线焊垫、连接线和连接结构，所述连接结构的两端分别连接所述引线焊垫的端部和连接线的端部；

所述字线单元之间的所述连接线沿第一方向间隔排列；

所述字线单元之间的所述引线焊垫沿第二方向间隔排列成焊盘阵列，所述第二方向垂直于所述第一方向；

所述字线单元的连接线位于所述焊盘阵列在所述第一方向上的同一侧；

所述连接结构的各个部分沿所述第一方向或第二方向延伸。

进一步的，在所述的半导体存储器件中，所述连接结构的各个部分沿所述第一方向延伸；所述连接结构在所述半导体存储器件厚度方向上的投影呈T形，并包括连接尾结构和连接头结构，所述连接尾结构与所述连接线相连，所述连接头结构与所述引线焊垫相连；所述连接尾结构在所述第二方向上的尺寸小于所述连接头结构在所述第二方向上的尺寸。

可选的，在所述的半导体存储器件中，至少其中之一所述字线单元的连接尾结构在第二方向上的两侧分别设置有第一突角；所述字线单元的所述第一突角与其中一个相邻字线单元的连接线在同一直线上。

可选的，在所述的半导体存储器件中，所述第一突角均位于所述连接尾结构在所述第一方向上的中间位置。

可选的，在所述的半导体存储器件中，至少其中之一所述字线单元的连接头结构在第二方向上的至少一侧设置有第二突角；所述字线单元的所述第二突角与其中一个相邻字线单元的第一突角在同一直线上。

可选的，在所述的半导体存储器件中，至少其中之一所述字线单元的连接头结构在第二方向上的一侧还设置有第三突角；所述字线单元的所述第三突角与其中一个相邻字线单元的第二突角在同一直线上。

可选的，在所述的半导体存储器件中，所述第一突角、第二突角、第三突角为长方形。

可选的，在所述的半导体存储器件中，所述字线单元按照拟定顺序依次间隔排列；按照所述拟定顺序排列的字线单元的引线焊盘在所述第一方向上的尺寸递增、连接线用来与连接结构连接的端部在所述第二方向上越来越突出。

可选的，在所述的半导体存储器件中，所述引线焊盘、连接线为长方形。

另外，本发明还提供一种测试结构，所述测试结构用于检验字线的有效性，所述测试结构通过上述用于形成字线的掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在第二方向上的尺寸不相等。

与现有技术相比，本发明具有以下有益效果：

本发明提供的用于形成字线的所述掩膜版包括两个以上的间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；所述图形单元之间的所述连接线图形沿第一方向间隔排列；所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。这样，本发明所述用于形成字线的掩膜版中连接结构图形、引线焊垫图形以及连接线图形仅分布在相互垂直的所述第一方向上和第二方向上，则所述用于形成字线的掩膜版的布局整齐、且都呈直角分布。相应的，所述半导体存储器件中用于连接存储单元阵列的字线的连接结构、引线焊垫以及连接线也仅分布在相互垂直的所述第一方向上和第二方向上，即字线中不会存在斜线的部分，因此，形成的所述字线的连接线的线宽均一，能够提高半导体存储器件的性能。

进一步的，为了使所述用于形成字线的掩膜版的布局更加合理，本发明进一步限定了所述连接结构图形，所述连接结构图形的各个部分沿所述第一方向延伸；所述连接结构图形在所述掩膜版厚度方向上的投影呈T形，并包括连接尾图形和连接头图形，所述连接尾图形与所述连接线图形相连，所述连接头图形与所述引线焊垫图形相连；所述连接尾图形在所述第二方向上的尺寸小于所述连接头图形在所述第二方向上的尺寸；而且至少其中之一所述图形单元的连接尾图形在第二方向上的两侧分别设置有相应的第一凸角，和/或至少其中之一所述图形单元的连接头图形在第二方向上设置有相应的凸角(如第二凸角和/或第三凸角)。相应的，所述半导体存储器件中用于连接存储单元阵列的字线中也还可以包括对应的第一突角、第二突角和/或第三突角，使得所述字线分布更加整齐和合理。

此外，为了检验字线的有效性，即为了验证能够形成线宽均一的字线中的连接线，本发明还提供了一种测试结构，所述测试结构通过所述掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在第二方向上的尺寸不相等。通过这样的掩膜版得到的测试结构，可以得到所述连接尾图形在第二方向上的尺寸的有效窗口，为制造半导体存储器件中用于连接存储单元阵列的字线提供更加合理、合适的掩膜版。

附图说明

图1为一种用于形成字线的掩膜版的结构示意图；

图1a为图1中部分局部结构放大图；

图2为本发明一实施例中所述用于形成字线的掩膜版的结构示意图；

图2a至图2b分别为图2中部分局部结构放大图；

图3为本发明另一实施例中所述用于形成字线的掩膜版的局部结构示意图。

具体实施方式

通常半导体存储器件包括存储单元阵列和连接所述存储单元阵列的字线(WL)，本领域技术人员可以理解的，存储单元阵列通常呈对称分布，则所述字线也呈对称分布，字线是采用掩膜版上特定设计的图形通过光刻刻蚀工艺而形成。

请参阅图1和图1a，示意出了一种用于形成字线的掩膜版的结构示意图及局部结构放大图。所述掩膜版包括：两个以上的间隔排列的图形单元，如图1中示意了所述掩膜版包括17个间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部。具体的，如图中所示，在第一方向上(即X方向上)依次间隔排列的17个连接线图形(如从左至右依次为第17个连接线图形1h、第16个连接线图形1g、第15个连接线图形1f、……、第3个连接线图形13、第2个连接线图形12、第1个连接线图形11)，所述连接线图形为长方形；在第二方向上(即Y方向上)依次间隔排列的17个引线焊垫图形(如从上至下依次为Pad17、Pad16、Pad15、……、Pad3、Pad2和Pad1)，所述引线焊垫图形沿Y方向间隔排列呈焊盘图形阵列，所述引线焊垫图形也为长方形；以及呈一定斜角分别连接所述连接线图形的端部和引线焊垫图形的端部的连接结构图形2(请参阅图1a的局部放大图)，该掩膜版中，17个所述连接结构图形2均一致，即所述连接结构图形2均为斜条形(即所述连接结构图形2沿与X方向或与Y方向具有一定夹角的方向延伸，如沿与X方向呈45度斜角延伸)。

然而，发明人发现采用上述掩膜版通过光刻和刻蚀工艺形成字线时，相应的字线包括17个间隔排列的字线单元，所述字线单元包括引线焊垫、连接线和连接结构，所述连接结构的两端分别连接所述引线焊垫的端部和连接线的端部，即所述掩膜版中的引线焊垫图形形成所述引线焊垫、所述连接线图形形成所述连接线以及所述连接结构图形形成所述连接结构。因所述连接结构图形为斜条形，则得到的所述连接结构也呈斜线分布，这样，在所述连接结构与所述连接线相连接的地方便会出现非直角的拐角，导致相邻的连接线的线宽出现不均一的现象(即连接线中出现Weak Points)。

发明人进一步研究发现，连接线中出现Weak Points的位置对应到掩膜版的结构中(如图1a中的虚线圆圈处)，例如在第三个连接结构图形2与第三条连接线图形13相连的地方，由于斜条形和长方形相连的拐角处会影响到通过第二条连接线图形12形成的连接线的线宽，假设正常字线所需的连接线在X方向上的线宽为4nm，而实际通过虚线圆圈处的连接线图形得到的连接线的线宽便要小于4nm；而且，越邻近连接线图形与连接结构图形相交的连接线图形形成的连接线出现线宽不均一性的可能性越大。因此，通过上述掩膜版形成的字线就可能导致半导体存储器件失效的现象，使得半导体存储器件的性能欠佳。

基于上述发现和研究，本发明提供一种用于形成字线的掩膜版包括两个以上的间隔排列的图形单元，其中，

所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；

所述图形单元之间的所述连接线图形沿第一方向间隔排列；

所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；

所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；

所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。

相应的，根据本发明的另一面，本发明还提供一种半导体存储器件，所述半导体存储器件包括存储单元阵列和连接所述存储单元阵列的字线，所述字线包括两个以上的间隔排列的字线单元，其中，

所述字线单元包括引线焊垫、连接线和连接结构，所述连接结构的两端分别连接所述引线焊垫的端部和连接线的端部；

所述字线单元之间的所述连接线沿第一方向间隔排列；

所述字线单元之间的所述引线焊垫沿第二方向间隔排列成焊盘阵列，所述第二方向垂直于所述第一方向；

所述字线单元的连接线位于所述焊盘阵列在所述第一方向上的同一侧；

所述连接结构的各个部分沿所述第一方向或第二方向延伸。

另外，本发明还提供一种测试结构，所述测试结构用于检验字线的有效性，所述测试结构通过上述用于形成字线的掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在第二方向上的尺寸不相等。

本发明提供的用于形成字线的所述掩膜版包括两个以上的间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；所述图形单元之间的所述连接线图形沿第一方向间隔排列；所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。这样，本发明所述用于形成字线的掩膜版中连接结构图形、引线焊垫图形以及连接线图形仅分布在相互垂直的所述第一方向上和第二方向上，则所述用于形成字线的掩膜版的布局整齐、且都呈直角分布。相应的，所述半导体存储器件中用于连接存储单元阵列的字线的连接结构、引线焊垫以及连接线也仅分布在相互垂直的所述第一方向上和第二方向上，即字线中不会存在斜线的部分，因此，形成的所述字线的连接线的线宽均一，能够提高半导体存储器件的性能。

此外，为了检验字线的有效性，即为了验证能够形成线宽均一的字线中的连接线，本发明还提供了一种测试结构，所述测试结构通过所述掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在第二方向上的尺寸不相等。通过这样的掩膜版得到的测试结构，可以得到所述连接尾图形在第二方向上的尺寸的有效窗口，为制造半导体存储器件中用于连接存储单元阵列的字线提供更加合理、合适的掩膜版。

下面将结合示意图对本发明的用于形成字线的掩膜版、半导体存储器件以及测试结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

以下列举所述用于形成字线的掩膜版、半导体存储器件以及测试结构的实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其它通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。

请参阅图2、图2a、图2b和图3，其中图2示出了本发明一实施例中所述用于形成字线的掩膜版的结构示意图，图2a和图2b分别示出了图2中部分局部结构放大图，图3示出了本发明另一实施例中所述用于形成字线的掩膜版的局部结构示意图。

如图2所示，所述用于形成字线的掩膜版包括两个以上的间隔排列的图形单元，在本实施例中，所述掩膜版包括17个间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；所述图形单元之间的所述连接线图形沿第一方向间隔排列；所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。较佳的，本实施例中的17个图形单元按照拟定顺序依次间隔排列：

具体的，所述图形单元之间的所述连接线图形沿第一方向间隔排列，如图2中所示，即在第一方向上(X方向上)依次间隔排列的17个连接线图形(如从左至右依次为第17个连接线图形3h、第16个连接线图形3g、第15个连接线图形3f、……、第2个连接线图形32和第1个连接线图形31)，所述连接线图形为长方形；所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧，即在第二方向上(Y方向上)依次间隔排列的17个引线焊垫图形(如从上至下依次为Pad17、Pad16、Pad15、……、Pad2和Pad1)，所述引线焊垫图形为长方形；以及17个连接结构图形(如从下往上依次为第1个连接结构图形41、第2个连接结构图形42、……、第15个连接结构图形4f、第16个连接结构图形4g和第17个连接结构图形4h)，所述图形单元的连接结构图形的两端分别连接所述连接线图形的端部和引线焊垫图形的端部(即第1个连接结构图形41的两端分别连接第1个连接线图形31的端部和第1个引线焊垫图形Pad1的端部；第2个连接结构图形42的两端分别连接第2个连接线图形32的端部和第2个引线焊垫图形Pad2的端部，依次类推)。于是，按照所述拟定顺序排列(即从上至下)的图形单元的引线焊盘图形在X方向上(第一方向上)的尺寸递增，所述连接线图形用来与连接结构图形连接的端部在Y方向上(第二方向上)越来越突出。

较佳的，所述连接结构图形的各个部分沿第一方向(X方向)延伸，且所述连接结构图形在所述掩膜版厚度方向上的投影呈T形，并包括连接尾图形和连接头图形，所述连接尾图形与所述连接线图形相连，所述连接头图形与所述引线焊垫图形相连；所述连接尾图形在所述第二方向上的尺寸小于所述连接头图形在所述第二方向上的尺寸，如图2、图2a和图2b所示，所述连接结构图形在X方向上呈横T形结构，即所述连接尾图形在所述Y方向上的尺寸H1小于所述连接头图形在所述Y方向上的尺寸H2，所述连接尾图形在Y方向上的尺寸H1的范围可以在50nm至100nm之间，例如，H1可以为60nm、70nm或80nm，优选的，为了掩膜版中结构的统一及方便后续结构的相关检测，本实施例中，优选17个所述连接尾图形的尺寸H1均相等。

进一步的，为了使所述掩膜版的布局更加合理化，所述图形单元还可以包括第一凸角、第二凸角和/或第三凸角，所述第一凸角可以设置在所述图形单元的连接尾图形的Y方向上的两侧，并与所述连接尾图形相连，所述第二凸角和/或第三凸角可以设置在所述图形单元的连接头图形的Y方向上的至少一侧，并与所述连接头图形相连，且所述第一凸角、第二凸角和/或第三凸角均为长方形。

具体的，所述掩膜版可以但不限于包括：至少其中之一所述图形单元的连接尾图形在第二方向上的两侧分别设置有第一凸角；所述图形单元的所述第一凸角与其中一个相邻图形单元的连接线图形在同一直线上。优选的，本实施例中，如第i个连接尾图形在第二方向上的两侧上分别设置有第一凸角，所述第一凸角与所述连接尾图形相连，其中，1≤i≤N-1(N表示所述掩膜版中共N个图形单元，在本实施例中，N＝17)，且第i个第一凸角与第i+1个连接线图形在同一直线上，所述第一凸角均位于所述连接尾图形在X方向上的中间位置。如第1个连接尾图形411在Y方向上的两侧上分别设置有第一凸角51，第1个第一凸角51与第2个连接线图形32在同一直线上；依次类推，相应的，第15个连接尾图形4f1在Y方向上的两侧上分别设置有第一凸角5f，第15个第一凸角5f与第16个连接线图形3g在同一直线上；第16个连接尾图形4g1在Y方向上的两侧上分别设置有第一凸角5g，第16个第一凸角5g与第17个连接线图形3h在同一直线上。

进一步的，所述掩膜版还可以但不限于包括：至少其中之一所述图形单元的连接头图形在第二方向上的至少一侧设置有第二凸角；所述图形单元的所述第二凸角与其中一个相邻图形单元的第一凸角在同一直线上。优选的，本实施例中，如第j个连接头图形在第二方向上设置有第二凸角，其中1≤j≤N(N表示所述掩膜版中共N个图形单元，在本实施例中，N＝17)，且第k个连接头图形在第二方向上的两侧分别设置有第二凸角，其中2≤k≤N(N表示所述掩膜版中共N个图形单元，在本实施例中，N＝17)，第n个第二凸角与第n+1个第一凸角在同一直线上，其中1≤n≤N-2，，所述第二凸角与所述连接头图形相连，且所述第二凸角位于所述连接头图形靠近所述连接尾图形的一端。如第1个连接头图形412在Y方向上设置有一个第二凸角61，第1个第二凸角61与第2个第一凸角52在同一直线上；第2个连接头图形412在Y方向上的两侧分别设置有一个第二凸角62，第2个第二凸角62与第3个第一凸角在同一直线上；依次类推，相应的，第15个连接头图形4f2在Y方向上的两侧上分别设置有第二凸角6f，第15个第二凸角6f与第16个第一凸角5g在同一直线上；第16个连接头图形4g2在Y方向上的两侧上分别设置有第二凸角6g，第17个连接头图形4h2在Y方向上的两侧上分别设置有第二凸角6h。

更进一步的，所述掩膜版也可以但不限于包括：至少其中之一所述图形单元的连接头图形在第二方向上的一侧还设置有第三凸角；所述图形单元的所述第三凸角与其中一个相邻图形单元的第二凸角在同一直线上。优选的，本实施例中，如第m个连接头图形在第二方向上的一侧还设置有第三凸角，第m个第三凸角与第m+1个第二凸角对齐，其中，1≤m≤N-2(N表示所述掩膜版中共N个图形单元，在本实施例中，N＝17)，所述第三凸角与所述连接头图形相连，且所述第三凸角位于所述连接头图形远离所述连接尾图形的一端。如第1个连接头图形412在Y方向上的上侧还设置有第三凸角71，第1个第三凸角71与第2个第二凸角62在同一直线上；第2个连接头图形412在Y方向上的上侧还设置有第三凸角72，第2个第三凸角72与第三个第二凸角在同一直线上；依次类推，相应的，第15个连接头图形4f2在Y方向上的上侧也设置有第三凸角7f，第15个第三凸角7f与第16个第二凸角6g在同一直线上。

此外，本实施例中更进一步的限定了所述连接结构图形的其他相应尺寸。详细的，如在本实施例中，17个引线焊垫图形在Y方向上的宽度H3均相等；第1个至第16个的连接尾图形在X方向上的线宽L1均相等，第17个的连接尾图形在X方向上的线宽L1′要小于其他16个线宽L1；所述连接头图形在X方向上具有第一宽度L2，17个连接头图形的第一宽度L2均相等；所述连接头图形在Y方向上具有第二宽度，其中，所述连接头图形的顶部与所述引线焊垫图形的顶部对齐，且第1个连接头图形412的第二宽度H2大于所述引线焊垫图形在Y方向的宽度H3，其他的(第2个至第17个)连接头图形的第二宽度H2′与所述引线焊垫图形在Y方向的宽度H3相等。

这样，本实施例中提供的用于形成字线的掩膜版布局非常整齐，且都呈直角分布，可采用所述掩膜版来形成半导体存储器件中的字线，即，将掩膜版上的图形转印至晶圆上从而形成字线。因此，相应的字线包括17个间隔排列的字线单元，所述字线单元包括引线焊垫、连接线和连接结构，所述连接结构的两端分别连接所述引线焊垫的端部和连接线的端部，其中，所述掩膜版的图形单元中的引线焊垫图形用于转印至晶圆上形成所述引线焊垫、所述连接线图形用于转印至晶圆上形成所述连接线以及所述连接结构图形用于转印至晶圆上形成所述连接结构；

进一步的，所述连接结构的各个部分沿X方向延伸；所述连接结构在所述半导体存储器件厚度方向上的投影呈T形，并包括连接尾结构和连接头结构，所述连接尾结构与所述连接线相连，所述连接头结构与所述引线焊垫相连，即所述掩膜版的图形单元中的所述连接尾图形形成所述连接尾结构，所述连接头图形形成所述连接头结构；所述连接尾结构在所述Y方向上的尺寸小于所述连接头结构在所述Y方向上的尺寸；而且，至少其中之一所述字线单元的连接尾结构在第二方向上的两侧分别设置有第一突角，即通过所述掩膜版中的第一凸角形成所述第一突角；所述字线单元的所述第一突角与其中一个相邻字线单元的连接线在同一直线上；且所述第一突角均位于所述连接尾结构在所述第一方向上的中间位置；进一步的，至少其中之一所述字线单元的连接头结构在第二方向上的至少一侧设置有第二突角，即通过所述掩膜版中的第二凸角形成所述第二突角；所述字线单元的所述第二突角与其中一个相邻字线单元的第一突角在同一直线上；更进一步的，至少其中之一所述字线单元的连接头结构在第二方向上的一侧还设置有第三突角，即通过所述掩膜版中的第三凸角形成所述第三突角；所述字线单元的所述第三突角与其中一个相邻字线单元的第二突角在同一直线上；所述第一突角、第二突角、第三突角均为长方形。

相应的，形成的字线中所述字线单元按照拟定顺序(从上至下)依次间隔排列；按照所述拟定顺序排列的字线单元的引线焊盘在所述X方向上的尺寸递增、连接线用来与连接结构连接的端部在所述Y方向上越来越突出。另外所述引线焊盘、连接线也均为长方形。

因此，通过本实施的掩膜版形成的半导体存储器用于连接存储单元阵列的字线中，就不会出现连接线线宽不均一的情况，即所述字线中的连接线线宽均一性很好，能够提高半导体存储器件的性能。

此外，为了进一步验证所述用于形成字线的掩膜版的有效性，同时为给字线提供更加合理、合适的掩膜版，本实施例还提供一种测试结构，所述测试结构用于检验字线的有效性，所述测试结构通过上述掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在Y方向上的尺寸设计为不相等，如所述尺寸的范围为50nm至100nm。因为所述尺寸的大小会影响邻近的连接线图形最终形成的连接线的线宽，所以通过这样的测试结构可以得到连接尾图形在Y方向上尺寸的有效窗口，为制造半导体存储器件中的字线提供更加合理、合适的掩膜版。

显然，在其他实施例中，所述用于形成字线的掩膜版不限于上述实施例的结构，如在另一实施例中，所述图形单元中的所述连接结构图形的各个部分还可以沿第二方向延伸，请参阅图3，图3示出了另一实施例中所述用于形成字线的掩膜版的局部结构示意图，所述连接结构图形可以沿Y方向延伸，且在所述掩膜版厚度方向上的投影呈直角台阶形，如第1个所述连接结构图形41′为呈沿Y方向延伸的直角台阶形，其他所述连接结构图形相同或相似，在此不做赘述。相应的，通过该掩膜版同样能够达到本发明的有益效果。

综上，本发明提供的用于形成字线的所述掩膜版包括两个以上的间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；所述图形单元之间的所述连接线图形沿第一方向间隔排列；所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；所述连接结构图形的各个部分沿所述第一方向或第二方向延伸。这样，本发明所述用于形成字线的掩膜版中连接结构图形、引线焊垫图形以及连接线图形仅分布在相互垂直的所述第一方向上和第二方向上，则所述用于形成字线的掩膜版的布局整齐、且都呈直角分布。相应的，所述半导体存储器件中用于连接存储单元阵列的字线的连接结构、引线焊垫以及连接线也仅分布在相互垂直的所述第一方向上和第二方向上，即字线中不会存在斜线的部分，因此，形成的所述字线的连接线的线宽均一，能够提高半导体存储器件的性能。

进一步的，为了使所述用于形成字线的掩膜版的布局更加合理，本发明进一步限定了所述连接结构图形，所述连接结构图形的各个部分沿所述第一方向延伸；所述连接结构图形在所述掩膜版厚度方向上的投影呈T形，并包括连接尾图形和连接头图形，所述连接尾图形与所述连接线图形相连，所述连接头图形与所述引线焊垫图形相连；所述连接尾图形在所述第二方向上的尺寸小于所述连接头图形在所述第二方向上的尺寸；而且至少其中之一所述图形单元的连接尾图形在第二方向上的两侧分别设置有相应的第一凸角，和/或至少其中之一所述图形单元的连接头图形在第二方向上设置有相应的凸角(如第二凸角和/或第三凸角)。相应的，所述半导体存储器件中用于连接存储单元阵列的字线中也还可以包括对应的第一突角、第二突角和/或第三突角，使得所述字线分布更加整齐和合理。

此外，为了检验字线的有效性，即为了验证能够形成线宽均一的字线中的连接线，本发明还提供了一种测试结构，所述测试结构通过所述掩膜版得到，且在所述掩膜版中至少部分所述连接尾图形在第二方向上的尺寸不相等。通过这样的掩膜版得到的测试结构，可以得到所述连接尾图形在第二方向上的尺寸的有效窗口，为制造半导体存储器件中用于连接存储单元阵列的字线提供更加合理、合适的掩膜版。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种用于形成字线的掩膜板，其特征在于，所述掩膜板包括两个以上的间隔排列的图形单元，其中，

所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形的两端分别连接所述引线焊垫图形的端部和连接线图形的端部；

所述图形单元之间的所述连接线图形沿第一方向间隔排列；

所述图形单元之间的所述引线焊垫图形沿第二方向间隔排列成焊盘图形阵列，所述第二方向垂直于所述第一方向；

所述图形单元的连接线图形位于所述焊盘图形阵列在所述第一方向上的同一侧；

所述连接结构图形的各个部分沿所述第一方向或第二方向延伸；

其中，所述连接结构图形的各个部分沿所述第一方向延伸；所述连接结构图形在所述掩膜板厚度方向上的投影呈T形，并包括连接尾图形和连接头图形，所述连接尾图形与所述连接线图形相连，所述连接头图形与所述引线焊垫图形相连，且第1个图形单元中的连接头图形在所述第二方向上的第二宽度大于所述第1个图形单元中的引线焊垫图形在所述第二方向的宽度；或者，所述连接结构图形沿第二方向延伸，且在所述掩膜板厚度方向上的投影呈直角台阶形。

2.如权利要求1所述的用于形成字线的掩膜板，其特征在于，

所述连接尾图形在所述第二方向上的尺寸小于所述连接头图形在所述第二方向上的尺寸。

3.如权利要求1所述的用于形成字线的掩膜板，其特征在于，至少其中之一所述图形单元的连接尾图形在第二方向上的两侧分别设置有第一凸角；

所述图形单元的所述第一凸角与其中一个相邻图形单元的连接线图形在同一直线上。

4.如权利要求3所述的用于形成字线的掩膜板，其特征在于，所述第一凸角均位于所述连接尾图形在所述第一方向上的中间位置。

5.如权利要求3所述的用于形成字线的掩膜板，其特征在于，至少其中之一所述图形单元的连接头图形在第二方向上的至少一侧设置有第二凸角；

所述图形单元的所述第二凸角与其中一个相邻图形单元的第一凸角在同一直线上。

6.如权利要求5所述的用于形成字线的掩膜板，其特征在于，至少其中之一所述图形单元的连接头图形在第二方向上的一侧还设置有第三凸角；

所述图形单元的所述第三凸角与其中一个相邻图形单元的第二凸角在同一直线上。

7.如权利要求6所述的用于形成字线的掩膜板，其特征在于，所述第一凸角、第二凸角、第三凸角为长方形。

8.如权利要求1所述的用于形成字线的掩膜板，其特征在于，所述图形单元按照拟定顺序依次间隔排列；

按照所述拟定顺序排列的图形单元的引线焊垫图形在所述第一方向上的尺寸递增、连接线图形用来与连接结构图形连接的端部在所述第二方向上越来越突出。

9.如权利要求1所述的用于形成字线的掩膜板，其特征在于，所述引线焊垫图形、连接线图形为长方形。

10.一种半导体存储器件，其特征在于，所述半导体存储器件包括存储单元阵列和连接所述存储单元阵列的字线，所述字线采用如权利要求1-9任一所述掩膜板形成，所述字线包括两个以上的间隔排列的字线单元，其中，

所述字线单元包括引线焊垫、连接线和连接结构，所述连接结构的两端分别连接所述引线焊垫的端部和连接线的端部；

所述字线单元之间的所述连接线沿第一方向间隔排列；

所述字线单元之间的所述引线焊垫沿第二方向间隔排列成焊盘阵列，所述第二方向垂直于所述第一方向；

所述字线单元的连接线位于所述焊盘阵列在所述第一方向上的同一侧；

所述连接结构的各个部分沿所述第一方向或第二方向延伸；

其中，所述连接结构的各个部分沿所述第一方向延伸；所述连接结构在所述半导体存储器件厚度方向上的投影呈T形，并包括连接尾结构和连接头结构，所述连接尾结构与所述连接线相连，所述连接头结构与所述引线焊垫相连；或者，所述连接结构沿第二方向延伸，且在所述半导体存储器件厚度方向上的投影呈直角台阶形。

11.如权利要求10所述的半导体存储器件，其特征在于，

所述连接尾结构在所述第二方向上的尺寸小于所述连接头结构在所述第二方向上的尺寸。

12.如权利要求10所述的半导体存储器件，其特征在于，至少其中之一所述字线单元的连接尾结构在第二方向上的两侧分别设置有第一突角；

所述字线单元的所述第一突角与其中一个相邻字线单元的连接线在同一直线上。

13.如权利要求12所述的半导体存储器件，其特征在于，所述第一突角均位于所述连接尾结构在所述第一方向上的中间位置。

14.如权利要求12所述的半导体存储器件，其特征在于，至少其中之一所述字线单元的连接头结构在第二方向上的至少一侧设置有第二突角；

所述字线单元的所述第二突角与其中一个相邻字线单元的第一突角在同一直线上。

15.如权利要求14所述的半导体存储器件，其特征在于，至少其中之一所述字线单元的连接头结构在第二方向上的一侧还设置有第三突角；

所述字线单元的所述第三突角与其中一个相邻字线单元的第二突角在同一直线上。

16.如权利要求15所述的半导体存储器件，其特征在于，所述第一突角、第二突角、第三突角为长方形。

17.如权利要求10所述的半导体存储器件，其特征在于，所述字线单元按照拟定顺序依次间隔排列；

按照所述拟定顺序排列的字线单元的引线焊垫在所述第一方向上的尺寸递增、连接线用来与连接结构连接的端部在所述第二方向上越来越突出。

18.如权利要求10所述的半导体存储器件，其特征在于，所述引线焊垫、连接线为长方形。

Images