CN100565812C - 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 - Google Patents
在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 Download PDFInfo
- Publication number
- CN100565812C CN100565812C CNB2006100273714A CN200610027371A CN100565812C CN 100565812 C CN100565812 C CN 100565812C CN B2006100273714 A CNB2006100273714 A CN B2006100273714A CN 200610027371 A CN200610027371 A CN 200610027371A CN 100565812 C CN100565812 C CN 100565812C
- Authority
- CN
- China
- Prior art keywords
- pattern
- wafer
- cmp
- photoresist
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种在金属和多晶硅化学机械研磨中减少大图案凹陷的方法，主要通过以光刻和蚀刻技术结合修饰性化学机械研磨的方法，避免对大图案的金属或者多晶硅进行研磨时出现过度凹陷。这种方法既可以使一个晶片的有源区性能良好，也可以使周边大图案区域的凹陷问题减少，另外这种方法也有利于提升晶片的均匀性。
Description
技术领域
本发明涉及半导体制造工艺中的化学机械研磨制程，具体涉及一种减少化学机械研磨过程中图案凹陷的方法。
背景技术
半导体器件制造工艺中，广泛使用化学机械研磨(CMP，ChemicalMechanical polishing)***进行平整处理。研磨装置一般包括研磨台(其上铺有研磨垫)和研磨头(其上有需研磨的半导体晶片)。半导体晶片被固定在研磨头上，研磨垫面对要抛光的半导体晶片，在研磨半导体晶片时，研磨垫在具有研磨粒子的研磨液存在下，以一定压力接触和研磨半导体晶片，使其表面趋于平整。
化学机械研磨制程通常会涉及金属和多晶硅的研磨，由于CMP制程耗材的特征，CMP制程的耗材包括：研磨垫，研磨液等，这些耗材的特性使化学机械研磨会引起大图案凹陷(dishing)。即使在设计规则里尽量避免出现所述的大图案，也会导致巨大的良率损失。随着集成电路制造技术的发展，对大图案的需求增加，有些时候图案尺寸甚至超过10000μm×10000μm，而由于上述问题的存在，这些大图案区域将出现大于的凹陷，这会引起器件失效。
图1a和图1b显示了金属图案密集区域在化学机械研磨前后的晶片纵切面对比示意图，图中数字1表示材料SiO2，2表示材料钨。经过化学机械研磨，上层覆盖的钨被研磨至SiO2层露出，形成钨和SiO2互相交错的图案，但是中心区域有一定程度的凹陷。
相对于图案密集区域，其周边通常会存在大图案区域，化学机械研磨后的差异更明显，图2a和图2b显示了大图案区域在化学机械研磨前后的晶片纵切面对比示意图，图中数字1表示SiO2，2表示钨。可以看到，由于钨为整块图案，研磨后其凹陷情况比图1a及图1b显示的更严重。
图3a和图3b显示了多晶硅研磨制程中，图案密集的有源区(cell area)在化学机械研磨前后的晶片纵切面对比示意图，图中数字1表示SiO2，3表示硅衬底，4表示多晶硅。经过化学机械研磨，上层的多晶硅和SiO2形成互相交错的图案，研磨区域出现一定程度的凹陷。
相对于图案密集的有源区，其周边区域为多晶硅大图案区域，图4a和图4b显示了多晶硅大图案区域在化学机械研磨前后的晶片纵切面对比示意图，图中数字1表示SiO2，3表示硅衬底，4表示多晶硅。由于被研磨的多晶硅为整块图案，其凹陷情况比图3更严重。
上述的大图案区域在化学机械研磨后严重凹陷的问题由于研磨制程本身的特性而不可避免，而随着集成电路制造技术不断发展，此问题越来越显得突出，因此有必要找到行之有效的解决方法。
发明内容
为了减少在金属以及多晶硅的CMP制程中出现的大图案区域凹陷，降低集成电路器件失效的风险，最终提升产品良率而提出本发明。
本发明的目的在于，提供一种减少大图案区域凹陷的方法，对金属或者多晶硅进行化学机械研磨时，用光刻胶保护具有大图案的周边区域，用回蚀的方式使未被光刻胶保护的部分被蚀刻一定厚度后再进行修饰性的化学机械研磨，最后的研磨结果可以大大降低大图案凹陷的程度。
本发明提供的技术方案，是整合于成熟的半导体制造工艺中，各种在前的光刻，沉积形成器件图案特征或者去除光刻胶等工艺均采用现有技术，在应用本发明之前，应已完成需要研磨的金属层，例如钨(W)，或者多晶硅层的沉积。
本发明的具体技术方案包括下列步骤：
1)在需要研磨的晶片上涂覆光刻胶，曝光显影，使大图案区域被光刻胶覆盖，露出其余图案密集的有源区域；
2)对露出的区域进行回蚀(etch back)，留下约被研磨材料层；
3)用高温烧结去胶(ashing)或者湿式蚀刻(wet etch)的方式剥离残留的光刻胶，对晶片进行修饰性化学机械研磨(touch up CMP)，结束后可以使晶片进入后续制程。
在本发明中，光刻制程以及后续去除光刻胶的手段均可以参考成熟的现有技术，其中光刻胶的涂覆厚度视步骤2)中需要回蚀的材料厚度而定，光刻胶的厚度应保证在回蚀之后，周边的大图案区域仍有光刻胶残留，使大图案区域不被蚀刻。
上述步骤2)中，所述的回蚀采用干性蚀刻，具体对于金属蚀刻而言，例如钨(W)，采用的蚀刻气体为六氟化硫(SF6)；对于多晶硅蚀刻，所用蚀刻气体为氯气(C12)或溴化氢(HBr)。
所述的修饰性化学机械研磨(touch up CMP)，实质上是一种优化的化学机械研磨方法，在实施过程中控制低的研磨头压力，低的研磨台和研磨头转速，能达到更好的研磨表面平坦化效果。
对照图5所示的流程图可以更清楚了解上述步骤，在前置步骤后，形成开放有源区的光罩进行曝光显影，使大图案区域被光刻胶覆盖，露出其余图案密集的有源区域，然后对开放的有源区填充物进行回蚀(etch back)，留下约
被研磨材料层，去除光刻胶，经修饰性化学机械研磨后即可进入后续制程。
本发明的优点在于，通过上述的方法，可以明显降低大图案区域在CMP后凹陷的程度，例如尺寸超过10000μm×10000μm的大图案，按本发明方法进行化学机械研磨后其凹陷从原来的大于
到小于
这种方法既可以使一个晶片的图案密集的有源区性能良好，也可以使周边大图案区域的凹陷问题减少，另外这种方法也有利于提升晶片的均匀性。下表1为按照本发明方法处理后对晶片随机取样测量得到的均匀性数据表，可以看到不管是晶片中心还是边缘区域，周边大图案区域与图案密集的有源区在研磨后的膜厚度差别都很小，分别为
和
表1
为了更容易理解本发明的目的、特征以及其优点，下面将配合附图和实施例对本发明加以详细说明。
附图说明
本申请中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书一起用于说明本发明的实质内容，用于更好地理解本发明。
图1a和图1b显示了现有技术中金属图案密集区域在化学机械研磨前后的晶片纵切面对比示意图；
图2a和图2b显示了现有技术中大图案区域在化学机械研磨前后的晶片纵切面对比示意图；
图3a和图3b显示了现有技术的多晶硅研磨制程中，图案密集的有源区(cell area)在化学机械研磨前后的晶片纵切面对比示意图；
图4a和图4b显示了现有技术中多晶硅大图案区域在化学机械研磨前后的晶片纵切面对比示意图；
图5为本发明所提供方法的流程图；
图6a表示应用实施例1所提供方法前，晶片有源区，即图案较小区域的纵切面示意图；
图6b为应用实施例1所提供方法前，晶片周边大图案区域的纵切面示意图；
图7a和图7b所示分别为实施例1所提供方法的回蚀步骤后，有源区和周边区域的晶片纵切面示意图；
图8a和图8b所示分别为按照实施例1所提供方法的修饰性化学机械研磨步骤后有源区和周边区域的晶片纵切面示意图；
图9a所示为实施例2中前置步骤之后的晶片纵切面示意图；
图9b所示为实施例2中用光刻胶覆盖保护晶片上大图案区域后的晶片纵切面示意图；
图9c所示为实施例2中对晶片进行回蚀后的晶片纵切面示意图；
图9d所示为实施例2中对晶片进行修饰性化学机械研磨后的晶片纵切面示意图。
具体实施方式
为了更好地理解本发明的工艺，下面结合本发明的具体实施例作进一步说明，但其不限制本发明。
实施例1
使用本发明的方法减少沉积的钨在CMP后的凹陷程度
首先按照现有技术正常进行形成沟道，沉积填充沟道等步骤，得到如图6a及图6b所示结构，其中图6a表示晶片有源区，即图案较小区域的纵切面示意图，图6b为晶片周边大图案区域的纵切面示意图。随后按下列步骤处理：
1)在晶片上涂覆光刻胶，定义出有源区和周边区域，曝光显影后露出图案密集的有源区域，而周边区域仍被光刻胶覆盖；
2)对露出的有源区进行回蚀(etch back)，留下约
钨层，所用的蚀刻方法为等离子体蚀刻，蚀刻反应气体为六氟化硫(SF6)。周边区域由于被光刻胶保护，钨层没有被蚀刻。有源区和周边区域的晶片纵切面示意图分别如图7a和图7b所示；
3)用高温烧结去胶(ashing)或者湿式蚀刻(wet etch)的方式剥离残留的光刻胶，对晶片进行修饰性(touch up)化学机械研磨，控制低的研磨头压力，低的研磨台和研磨头转速，以形成Si02和钨在一个共平面相互交错的图案；
步骤1)中光刻胶的涂覆厚度视步骤2)中需要回蚀的材料厚度而定，光刻胶的厚度应保证在回蚀之后，周边的大图案区域仍有光刻胶残留，使大图案区域不被蚀刻。
修饰性化学机械研磨适用于所有化学机械研磨机台，具体控制方案如下：研磨台的转速为30转每分钟到70转每分钟之间，研磨头的转速为30转每分钟到70转每分钟之间，研磨头的压力为1.0磅每平方英寸到3.5磅每平方英寸之间。
研磨后有源区和周边区域的晶片纵切面示意图分别如图8a和图8b所示。结束后可以使晶片进入后续制程。
实施例2
使用本发明的方法减少沉积的多晶硅在CMP后的凹陷程度
首先按照现有技术正常进行形成沟道，沉积填充沟道等步骤，得到如图9a所示晶片的纵切面示意图，多晶硅层4沉积的厚度为
随后按下列步骤处理：
1)在晶片上涂覆光刻胶，定义出有源区和周边区域，曝光显影后露出图案密集的有源区域，而周边的大图案区域仍被光刻胶层5覆盖，如图9b所示；
2)对露出的有源区进行蚀刻，留下约
多晶硅层，所用的蚀刻方法为等离子体蚀刻，蚀刻反应气体为氯气(Cl2)或溴化氢(HBr)。周边区域由于被光刻胶保护，多晶硅层没有被蚀刻。如图9c所示；
3)用高温烧结去胶(ashing)或者湿式蚀刻(wet etch)的方式剥离残留的光刻胶，对晶片进行修饰性(touch up)化学机械研磨，控制低的研磨头压力，低的研磨台和研磨头转速，以形成SiO2和多晶硅在一个共平面相互交错的图案；有源区以及周边区域的晶片纵切面示意图如图9d所示。结束后可以使晶片进入后续制程。
步骤1)中光刻胶的涂覆厚度视步骤2)中需要回蚀的材料厚度而定，光刻胶的厚度应保证在回蚀之后，周边的大图案区域仍有光刻胶残留，使大图案区域不被蚀刻。
修饰性化学机械研磨适用于所有化学机械研磨机台，具体控制方案如下：研磨台的转速为30转每分钟到70转每分钟之间，研磨头的转速为30转每分钟到70转每分钟之间，研磨头的压力为1.0磅每平方英寸到3.5磅每平方英寸之间。
Claims (2)
1、一种在金属和多晶硅化学机械研磨中减少大图案凹陷的方法，其特征在于包括下列步骤：
1)在需要研磨的晶片上涂覆光刻胶，曝光显影，使大图案区域被光刻胶覆盖，露出其余区域；
2)对露出的区域进行回蚀刻，留下
所述露出的区域；
3)剥离所述光刻胶，对晶片进行修饰性化学机械研磨，结束后使晶片进入后续制程，其中，所述修饰性化学机械研磨的条件控制为：研磨台的转速为30转每分钟到70转每分钟之间，研磨头的转速为30转每分钟到70转每分钟之间，研磨头的压力为1.0磅每平方英寸到3.5磅每平方英寸之间。
2、如权利要求1所述的方法，其中步骤2)中回蚀刻的方法是干性蚀刻，对于金属蚀刻，所用蚀刻气体为六氟化硫SF6；对于多晶硅蚀刻，所用蚀刻气体为氯气Cl2或溴化氢HBr。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100273714A CN100565812C (zh) | 2006-06-07 | 2006-06-07 | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100273714A CN100565812C (zh) | 2006-06-07 | 2006-06-07 | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101086965A CN101086965A (zh) | 2007-12-12 |
| CN100565812C true CN100565812C (zh) | 2009-12-02 |
Family
ID=38937831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100273714A Expired - Fee Related CN100565812C (zh) | 2006-06-07 | 2006-06-07 | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100565812C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
| CN105984833B (zh) * | 2015-02-04 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN112198416A (zh) * | 2020-09-28 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种提高芯片平整度的去层方法 |
-
2006
- 2006-06-07 CN CNB2006100273714A patent/CN100565812C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101086965A (zh) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001071796A3 (en) | Method for electrochemical polishing of a conductive material | |
| CN107017161A (zh) | 一种减小sti‑cmp过程中碟型凹陷的方法 | |
| JPH0997774A (ja) | 誘電体コーティングの平坦化方法 | |
| CN100565812C (zh) | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 | |
| TW471056B (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| KR100805832B1 (ko) | 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법 | |
| JP2008016692A (ja) | 半導体装置の製造方法 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| CN101425476A (zh) | 浅沟槽制备方法 | |
| CN104576539B (zh) | 半导体结构形成方法 | |
| US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
| JP2008021704A (ja) | 半導体装置の製造方法 | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| JPH07321076A (ja) | 半導体装置の製造方法と研磨装置 | |
| CN102744668B (zh) | 抛光方法以及浮栅的形成方法 | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| CN102751187A (zh) | 抛光方法以及栅极的形成方法 | |
| KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100806403B1 (ko) | 반도체 디바이스 제조 방법 | |
| KR100772678B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| CN102794699A (zh) | 浅沟槽隔离技术研磨工艺的监测方法 | |
| CN1540741A (zh) | 浅沟渠隔离的平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111201 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation Effective date of registration: 20111201 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091202 Termination date: 20190607 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |